TWI446726B - 連續逼近暫存式類比數位轉換器 - Google Patents
連續逼近暫存式類比數位轉換器 Download PDFInfo
- Publication number
- TWI446726B TWI446726B TW100119184A TW100119184A TWI446726B TW I446726 B TWI446726 B TW I446726B TW 100119184 A TW100119184 A TW 100119184A TW 100119184 A TW100119184 A TW 100119184A TW I446726 B TWI446726 B TW I446726B
- Authority
- TW
- Taiwan
- Prior art keywords
- digital converter
- common mode
- continuous approximation
- analog digital
- input signal
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本發明係有關於一種連續逼近暫存式類比數位轉換器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC),尤指一種具有放大功能的連續逼近暫存式類比數位轉換器。
請參考第1圖,第1圖為習知用以影像處理的電路100的示意圖。如第1圖所示,電路100包含有兩個緩衝器102及104、一可程式化增益放大器(Programmable gain amplifier,PGA)110,一類比數位轉換器(Analog-to-Digital Converter,ADC)120以及一數位訊號處理器(Digital Signal Processor,DSP)130。在電路100的操作上,可程式化增益放大器110接收緩衝後的輸入訊號Vp、Vn以產生放大後輸入訊號,且類比數位轉換器120對該放大後輸入訊號進行類比數位轉換操作,以產生數位輸入訊號至數位訊號處理器130,其中可程式化增益放大器110的一增益值係由數位訊號處理器130來控制。
設置於電路100中的可程式化增益放大器110通常會以一開關電容放大器或是一連續時間放大器來實現,然而,因為這些放大器在設計上需要較高的準確度,且在操作時也需要消耗很大的功率,因此會造成電路100的整體成本上升。
因此,本發明的目的之一在於提供一種連續逼近暫存式類比數位轉換器,其內含一被動可程式化增益放大(passive PGA)功能,因此不需要在電路中設置一專用的可程式化增益放大器,以解決上述的問題。
依據本發明一實施例,一連續逼近暫存式類比數位轉換器包含有一第一電容陣列、一第一輸入電容、一第一開關模組、一第二電容陣列、一第二輸入電容、一第二開關模組、一比較器以及一連續逼近暫存式控制器。該第一電容陣列包含有複數個具有不同電容值的第一開關電容,其中每一個第一開關電容具有選擇性連接於一第一訊號或是一第一預設電壓的一端點,以及具有連接於一第一共模端點的另一端點;該第一輸入電容耦接於該第一共模端點以及一第一輸出端點之間;該第一開關模組用以選擇性地將該第一共模端點耦接至一共模電壓,且選擇性地將該第一輸出端點耦接至一第二訊號;該第二電容陣列包含有複數個具有不同電容值的第二開關電容,其中每一個第二開關電容具有選擇性連接於一第二訊號或是一第二預設電壓的一端點,以及具有連接於一第二共模端點的另一端點;該第二輸入電容耦接於該第二共模端點以及一第二輸出端點;該第二開關模組用以選擇性地將該第二共模端點耦接至該共模電壓,且選擇性地將該第二輸出端點耦接至該第一訊號;該比較器耦接於該第一輸入電容以及該第二輸入電容,且用來比較該第一輸出端點以及該第二輸出端點上的電壓值以產生一比較結果;該連續逼近暫存式控制器耦接於該比較器,且用來依據該比較結果以控制該第一電容陣列以及該第二電容陣列。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。以外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接於一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第2圖,第2圖為依據本發明一實施例之用以影像處理的電路200的示意圖。參考第2圖,電路200包含有兩個緩衝器202、204、一連續逼近暫存式類比數位轉換器220以及一數位訊號處理器230。在電路200的操作上,連續逼近暫存式類比數位轉換器220接收緩衝後輸入訊號Vn
、Vp
,並對緩衝後輸入訊號Vn
、Vp
進行類比數位轉換操作以及放大操作,以產生一輸出資料Dout
。最後,數位訊號處理器230對輸出資料Dout
進行影像處理,並產生控制訊號Vc
以控制連續逼近暫存式類比數位轉換器220的操作。
第3A圖為依據本發明一實施例之B位元的連續逼近暫存式類比數位轉換器220的示意圖。參考第3A圖,連續逼近暫存式類比數位轉換器220包含有一第一電容陣列310、一第二電容陣列320、一第一輸入電容Cin1
、一第二輸入電容Cin2
、一第一開關模組312、一第二開關模組322、一比較器330以及一連續逼近暫存式控制器340,其中連續逼近暫存式控制器340係依據一時脈訊號clk以進行操作。第一電容陣列310包含複數個具有二進位電容值的開關電容,其中每一個開關電容具有選擇性連接於一訊號Vin
或是一預設電壓d1
~dn
的一端點,以及具有連接於一第一共模端點Ncm1
的另一端點;第一輸入電容Cin1
耦接於第一共模端點Ncm1
以及一第一輸出端點Nout1
之間;第一開關模組312用以選擇性地將第一共模端點Ncm1
耦接至一共模電壓Vcm
,且選擇性地將第一輸出端點Nout1
耦接至一訊號Vip
或是共模電壓Vcm
;第二電容陣列320包含複數個具有二進位電容值的開關電容,其中每一個開關電容具有選擇性連接於訊號Vip
或是預設電壓d1
~dn
的一端點,以及具有連接於一第二共模端點Ncm2
的另一端點;第二輸入電容Cin2
耦接於第二共模端點Ncm2
以及一第二輸出端點Nout2
之間;第二開關模組322用以選擇性地將第二共模端點Ncm2
耦接至共模電壓Vcm
,且選擇性地將第二輸出端點Nout2
耦接至訊號Vin
或是共模電壓Vcm
。
於本實施例中,輸入訊號Vn
、Vp
為具有共模電壓Vcm
的差動輸入訊號,此外,如第3B圖所示,第3A圖所示的每一個訊號Vin
是依據控制訊號Vc
以自輸入訊號Vn
或是共模訊號Vcm
中選擇其一,且第3A圖所示的每一個訊號Vip
是依據控制訊號Vc
以自輸入訊號Vp
或是共模訊號Vcm
中選擇其一。另外,參考第3C圖,每一個預設電壓d1
~dn
係自電壓-Vr
、Vcm
、Vr
中選擇其一,其中Vr
為一預定電壓值。
此外,第一電容陣列310、第二電容陣列320、第一開關模組312以及第二開關模組322中的開關係由連續逼近暫存式控制器340所輸出的開關訊號VSW
來控制。
在連續逼近暫存式類比數位轉換器220的操作上,連續逼近暫存式類比數位轉換器220係多次操作於取樣相位以及放大相位,以對輸入訊號Vn
、Vp
進行放大操作以及類比數位轉換操作,以產生一輸出資料Dout
。舉例來說,當連續逼近暫存式類比數位轉換器220開始對輸入訊號Vn
、Vp
進行類比數位轉換操作時,連續逼近暫存式類比數位轉換器220係操作於第3D圖所示的取樣相位,而此時開關訊號VSW
係位於取樣相位,以使得第一電容陣列310中的所有開關電容都連接到訊號Vin
、第二電容陣列320中的所有開關電容都連接到訊號Vip
、第一共模端點Ncm1
與第二共模端點Ncm2
連接至共模電壓Vcm
、第一輸出端點Nout1
連接至訊號Vip
或是共模電壓Vcm
、第二輸出端點Nout2
連接至訊號Vin
或是共模電壓Vcm
(亦即,第一開關模組312與第二開關模組322中的所有開關均導通(switchedon))。
此外,於本實施例中,如果設計者(或是如數位訊號處理器的一控制單元)決定連續逼近暫存式類比數位轉換器220的增益值在(1+1/2B
)~2之間,則當連續逼近暫存式類比數位轉換器220係操作於取樣相位時,第一輸出端點Nout1
會連接至訊號Vip
且第二輸出端點Nout2
係連接至訊號Vin
;另一方面,如果設計者決定連續逼近暫存式類比數位轉換器220的增益值在(1/2B
)~1之間,則當連續逼近暫存式類比數位轉換器220係操作於取樣相位時,第一輸出端點Nout1
會連接至共模電壓Vcm
且第二輸出端點Nout2
係連接至共模電壓Vcm
。
為了得到連續逼近暫存式類比數位轉換器220所需的增益值,控制訊號Vc
可以被用來控制分別與第一電容陣列310與第二電容陣列320中之開關電容對應的訊號Vin
、Vip
的來源。舉例來說,如果設計者決定連續逼近暫存式類比數位轉換器220的增益值為“2”,則當連續逼近暫存式類比數位轉換器220操作於取樣相位時,第一電容陣列310中所有的開關電容會連接至訊號Vin
,而此時訊號Vin
為輸入訊號Vn
(亦即,第3B圖所示之對應於輸入訊號Vn
的開關為導通),且第二電容陣列320中所有的開關電容會連接至訊號Vip
,而此時訊號Vip
為輸入訊號Vp
(亦即,第3B圖所示之對應於輸入訊號Vp
的開關為導通)。此外,如果設計者決定連續逼近暫存式類比數位轉換器220的增益值為(1+1/2B
)時,第一電容陣列310中的第一個開關電容(亦即電容值為“C”的開關電容)連接至等於輸入訊號Vn
的訊號Vin
,而第一電容陣列310中其餘的開關電容則連接到電壓值等於共模訊號Vcm
的訊號Vin
(亦即,第3B圖所示之對應於共模訊號Vcm
的開關為導通),以及第二電容陣列320中的第一個開關電容(亦即電容值為“C”的開關電容)連接至等於輸入訊號Vp
的訊號Vip
,而第二電容陣列320中其餘的開關電容則連接到電壓值等於共模訊號Vcm
的訊號Vip
(亦即,第3B圖所示之對應於共模訊號Vcm
的開關為導通)。如上所述,連續逼近暫存式類比數位轉換器220的增益值可以藉由控制訊號Vc
以在“2”以及“1/2B
”之間變動,其中控制訊號Vc
可以經由數位訊號處理器230分析連續逼近暫存式類比數位轉換器220的輸出訊號Dout
所產生。
如上所述,藉由改變第一電容陣列310與第二電容陣列320中開關電容所連接的來源(Vn
/Vp
或Vcm
),連續逼近暫存式類比數位轉換器220的增益值可以被適當地調整。在第3A圖所示的連續逼近暫存式類比數位轉換器220中,增益值係介於“2”以及“1/2B
”之間。
當連續逼近暫存式類比數位轉換器220操作於取樣相位時,以增益值為“2”、Vin
=Vn
=Vcm
-ΔV且Vip
=Vp
=Vcm
+ΔV為例,連續逼近暫存式類比數位轉換器220的等效電路可以如第4圖所示,其中Cdac1
為第一電容陣列310的一等效電容、Nin1
為Cdac1
的一端點、Cdac2
為第二電容陣列320的一等效電容、以及Nin2
為Cdac2
的一端點。在第4圖中,第一輸出端點Nout1
的電壓準位為(Vcm
+ΔV),而第二輸出端點Nout2
的電壓準位為(Vcm
-ΔV)。
在連續逼近暫存式類比數位轉換器220操作於取樣相位之後,連續逼近暫存式類比數位轉換器220立即操作於放大相位。當連續逼近暫存式類比數位轉換器220操作於放大相位時,第一電容陣列310中的每一個開關電容係連接到自己相對應的預設電壓d1
~dn
,且第二電容陣列320中的每一個開關電容係連接到自己相對應的預設電壓d1
~dn
(於本實施例中,第一電容陣列310與第二電容陣列320中的開關電容均連接到共模電壓Vcm
,亦即,每一個預設電壓d1
~dn
的電壓值均為Vcm
),此外,第一共模端點Ncm1
與第二共模端點Ncm2
均不連接到共模電壓Vcm
、第一輸出端點Nout1
不連接到訊號Vip
、且第二輸出端點Nout2
不連接到訊號Vin
(亦即,第一開關模組312與第二開關模組322中的開關均為未導通(switched off))。
當連續逼近暫存式類比數位轉換器220操作於放大相位時,連續逼近暫存式類比數位轉換器220的等效電路可以如第5圖所示。同時參考第4圖以及第5圖,因為端點Nin1
的電壓被推升(pull up)至共模電壓Vcm
,因此第一共模端點Ncm1
的電壓準位被推升至(Vcm
+ΔV),且第一輸出端點Nout1
的電壓準位被推升至(Vcm
+2ΔV);另一方面,因為端點Nin1
的電壓被拉下(pull down)至共模電壓Vcm
,因此第二共模端點Ncm2
的電壓準位被拉下至(Vcm
-ΔV),且第二輸出端點Nout2
的電壓準位被拉下至(Vcm
-2ΔV)。
如上所述,假設共模電壓Vcm
為“0”,在第一輸出端點Nout1
與第二輸出端點Nout2
所取樣之輸入訊號的振幅會加倍,亦即,連續逼近暫存式類比數位轉換器220放大了輸入訊號Vn
與Vp
。
接著,比較器330比較第一輸出端點Nout1
與第二輸出端點Nout2
的電壓值以產生一比較結果,且連續逼近暫存式控制器340依據該比較結果以決定出複數個比較值S1
~Sn
來控制第一電容陣列310與第二電容陣列320。
在連續逼近暫存式類比數位轉換器220操作於放大相位的細節中,以第一電容陣列310為例,首先,開關電容分別連接至預設電壓d1
~dn
,其中預設電壓d1
~dn
此時均等於共模電壓Vcm
。接著,連續逼近暫存式控制器340決定出一第一比較值Sn
以調整預設值dn
至Vr
或是-Vr
,接著,連續逼近暫存式控制器340決定出一第二比較值S(n-1)
以調整預設值d(n-1)
至Vr
或是-Vr
,...,最後,連續逼近暫存式控制器340決定出一第n比較值S1
以調整預設值d1
至Vr
或是-Vr
,其中Sn
對應至輸出訊號Dout
的最高位元(most significant bit,MSB),S(n-1)
=MSB-1,且S1
對應至輸出訊號Dout
的最小位元(least significant bit,MSB)。接著,在預設電壓d1
~dn
都被調整過之後,連續逼近暫存式類比數位轉換器220便可以產生輸出訊號Dout
。此外,第一電容陣列310中所連接的預設電壓d1
~dn
分別與第二電容陣列320中所連接的預設電壓d1
~dn
相反,舉例來說,如果第二電容陣列320中所連接的預設電壓d1
為-Vr
,則第一電容陣列310中所連接的預設電壓d1
為Vr
。需注意的是,只有在連續逼近暫存式類比數位轉換器220操作於放大相位時,連續逼近暫存式控制器340才會依據該比較結果來控制第一電容陣列310與第二電容陣列320,亦即,當連續逼近暫存式類比數位轉換器220操作於取樣相位時,比較器330會重設(reset)或是關閉。
此外,連續逼近暫存式類比數位轉換器220並非被限制使用在用於影像處理的電路200中,而可以被使用在任何需要類比數位轉換器的電路中。
如上所述,因為連續逼近暫存式類比數位轉換器220同時具有放大功能以及類比數位轉換功能,且連續逼近暫存式類比數位轉換器220的放大功能可以被視為一被動可程式化增益放大(passive PGA)功能,因此,電路200的耗電量會遠小於使用主動可程式化增益放大器110的習知電路100。
簡要歸納本發明,於本發明之連續逼近暫存式類比數位轉換器中,係包含有一第一電容陣列、一第一輸入電容、一第一開關模組、一第二電容陣列、一第二輸入電容、一第二開關模組、一比較器以及一連續逼近暫存式控制器。該連續逼近暫存式類比數位轉換器係多次操作於取樣相位以及放大相位,以對輸入訊號進行放大操作以及類比數位轉換操作,以產生一數位輸出資料。此外,由於該連續逼近暫存式類比數位轉換器同時具有放大功能以及類比數位轉換功能,因此使用該連續逼近暫存式類比數位轉換器的一電路並不需要額外的主動可程式化增益放大器,如此一來,該電路的耗電量可以降低。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、200...電路
102、104、202、204...緩衝器
110...可程式化增益放大器
120...類比數位轉換器
130、230...數位訊號處理器
220...連續逼近暫存式類比數位轉換器
310...第一電容陣列
320...第二電容陣列
312...第一開關模組
322...第二開關模組
330...比較器
340...連續逼近暫存式控制器
第1圖為習知用以影像處理的電路的示意圖。
第2圖為依據本發明一實施例之用以影像處理的電路的示意圖。
第3A圖為依據本發明一實施例之連續逼近暫存式類比數位轉換器的示意圖。
第3B圖為訊號Vin
係自輸入訊號Vn
或是共模電壓選擇其一、以及訊號Vip
係自輸入訊號Vp
或是共模電壓選擇其一的示意圖。
第3C圖為預設電壓係自Vr
、Vcm
、-Vr
中選擇其一的示意圖。
第3D圖為取樣相位以及放大相位的示意圖。
第4圖為當第2圖所示之連續逼近暫存式類比數位轉換器操作於取樣相位時,其等效電路的示意圖。
第5圖為當第2圖所示之連續逼近暫存式類比數位轉換器操作於放大相位時,其等效電路的示意圖。
220...連續逼近暫存式類比數位轉換器
310...第一電容陣列
320...第二電容陣列
312...第一開關模組
322...第二開關模組
330...比較器
340...連續逼近暫存式控制器
Claims (11)
- 一種連續逼近暫存式類比數位轉換器,包含有:一第一電容陣列,包含有複數個具有不同電容值的第一開關電容,其中每一個第一開關電容具有選擇性連接於一第一訊號或是一第一預設電壓的一端點,以及具有連接於一第一共模端點的另一端點;一第一輸入電容,耦接於該第一共模端點與一第一輸出端點之間;一第一開關模組,用以選擇性地將該第一共模端點耦接至一共模電壓,且選擇性地將該第一輸出端點耦接至一第二訊號;一第二電容陣列,包含有複數個具有不同電容值的第二開關電容,其中每一個第二開關電容具有選擇性連接於該第二訊號或是一第二預設電壓的一端點,以及具有連接於一第二共模端點的另一端點;一第二輸入電容,耦接於該第二共模端點與一第二輸出端點之間;一第二開關模組,用以選擇性地將該第二共模端點耦接至該共模電壓,且選擇性地將該第二輸出端點耦接至該第一訊號;一比較器,耦接於該第一輸入電容以及該第二輸入電容,用以比較該第一輸出端點以及該第二輸出端點上的電壓值以產生一比較結果;以及一連續逼近暫存式控制器,耦接於該比較器,用來依據該比較結果以控制該第一電容陣列以及該第二電容陣列。
- 如申請專利範圍第1項中所述的連續逼近暫存式類比數位轉換器,其中該第一預設電壓係自複數個預設電壓中選取其一,且該第二預設電壓係自該複數個預設電壓中選取其一,其中該複數個預設電壓包含有該共模電壓。
- 如申請專利範圍第1項中所述的連續逼近暫存式類比數位轉換器,其中該第一訊號係自一第一輸入訊號或是該共模電壓中選取其一,且該第二訊號係自一第二輸入訊號或是該共模電壓中選取其一,其中該第一輸入訊號與該第二輸入訊號為具有該共模電壓的一差動輸入訊號。
- 如申請專利範圍第3項中所述的連續逼近暫存式類比數位轉換器,其中當該連續逼近暫存式類比數位轉換器操作於一取樣相位且其增益值大於1時,至少一第一開關電容的該端點係連接到該第一輸入訊號,至少一第二開關電容的該端點係連接到該第二輸入訊號,該第一共模端點以及該第二共模端點係連接到該共模電壓,該第一輸出端點係連接到該第二輸入訊號,且該第二輸出端點係連接到該第一輸入訊號。
- 如申請專利範圍第4項中所述的連續逼近暫存式類比數位轉換器,其中當該連續逼近暫存式類比數位轉換器操作於該取樣相位後,該連續逼近暫存式類比數位轉換器操作於一放大相位,以及當該連續逼近暫存式類比數位轉換器操作於該放大相位時,每一個第一開關電容的該端點係連接到其相對應的第一預設電壓,每一個第二開關電容的該端點係連接到其相對應的第二預設電壓,該第一共模端點以及該第二共模端點不連接到該共模電壓,該第一輸出端點不連接到該第二輸入訊號,且該第二輸出端點不連接到該第一輸入訊號。
- 如申請專利範圍第5項中所述的連續逼近暫存式類比數位轉換器,其中只有在該連續逼近暫存式類比數位轉換器操作於該放大相位時,該連續逼近暫存式控制器才會依據該比較結果來控制該第一電容陣列與該第二電容陣列。
- 如申請專利範圍第4項中所述的連續逼近暫存式類比數位轉換器,其中當該連續逼近暫存式類比數位轉換器操作於取樣相位時,該比較器會重設(reset)或是關閉。
- 如申請專利範圍第3項中所述的連續逼近暫存式類比數位轉換器,其中當該連續逼近暫存式類比數位轉換器操作於一取樣相位且其增益值小於1時,至少一第一開關電容的該端點係連接到該第一輸入訊號,至少一第二開關電容的該端點係連接到該第二輸入訊號,該第一共模端點以及該第二共模端點係連接到該共模電壓,該第一輸出端點係連接到該共模電壓,且該第二輸出端點係連接到該共模電壓。
- 如申請專利範圍第8項中所述的連續逼近暫存式類比數位轉換器,其中當該連續逼近暫存式類比數位轉換器操作於該取樣相位後,該連續逼近暫存式類比數位轉換器操作於一放大相位,以及當該連續逼近暫存式類比數位轉換器操作於該放大相位時,每一個第一開關電容的該端點係連接到其相對應的第一預設電壓,每一個第二開關電容的該端點係連接到其相對應的第二預設電壓,該第一共模端點以及該第二共模端點不連接到該共模電壓,該第一輸出端點不連接到該第二輸入訊號,且該第二輸出端點不連接到該第一輸入訊號。
- 如申請專利範圍第9項中所述的連續逼近暫存式類比數位轉換器,其中只有在該連續逼近暫存式類比數位轉換器操作於該放大相位時,該連續逼近暫存式控制器才會依據該比較結果來控制該第一電容陣列與該第二電容陣列。
- 如申請專利範圍第10項中所述的連續逼近暫存式類比數位轉換器,其中當該連續逼近暫存式類比數位轉換器操作於取樣相位時,該比較器會重設或是關閉。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100119184A TWI446726B (zh) | 2011-06-01 | 2011-06-01 | 連續逼近暫存式類比數位轉換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100119184A TWI446726B (zh) | 2011-06-01 | 2011-06-01 | 連續逼近暫存式類比數位轉換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201251341A TW201251341A (en) | 2012-12-16 |
TWI446726B true TWI446726B (zh) | 2014-07-21 |
Family
ID=48139448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100119184A TWI446726B (zh) | 2011-06-01 | 2011-06-01 | 連續逼近暫存式類比數位轉換器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI446726B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104283563B (zh) * | 2014-10-20 | 2017-05-10 | 电子科技大学 | 一种用于单调开关方式的逐次逼近型模数转换器 |
US10790843B2 (en) | 2019-01-11 | 2020-09-29 | Realtek Semiconductor Corporation | Analog-to-digital converter device |
US10778242B2 (en) * | 2019-01-11 | 2020-09-15 | Realtek Semiconductor Corporation | Analog-to-digital converter device |
US10763875B2 (en) | 2019-01-11 | 2020-09-01 | Realtek Semiconductor Corporation | Switched capacitor circuit and analog-to-digital converter device |
-
2011
- 2011-06-01 TW TW100119184A patent/TWI446726B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201251341A (en) | 2012-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8344930B2 (en) | Successive approximation register analog-to-digital converter | |
JP5257955B2 (ja) | 可変利得をもつアナログ−デジタル変換器とその方法 | |
KR100824793B1 (ko) | 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터 | |
US10312932B2 (en) | Successive approximation analog-to-digital converter | |
US7187318B1 (en) | Pipeline ADC using multiplying DAC and analog delay circuits | |
EP2629428A1 (en) | A/D Converter and Method for Calibrating the Same | |
KR101681948B1 (ko) | 클럭 딜레이를 이용한 아날로그-디지털 변환장치 및 변환방법 | |
JP6111662B2 (ja) | アナログ/デジタル変換器 | |
US9483028B1 (en) | Hybrid analog-to-digital converter | |
WO2013036204A1 (en) | An analog-to-digital converter for a multi-channel signal acquisition system | |
US8659463B2 (en) | Successive approximation register analog-to-digital converter and operation method thereof | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
US10979064B2 (en) | Analog to digital converter with inverter based amplifier | |
US8514123B2 (en) | Compact SAR ADC | |
US8686889B2 (en) | Analog frontend for CCD/CIS sensor | |
KR102221061B1 (ko) | 노이즈 제거 기능을 가지는 램프 신호 발생 장치 | |
TWI446726B (zh) | 連續逼近暫存式類比數位轉換器 | |
US7969204B1 (en) | Sample hold circuit and method thereof for eliminating offset voltage of analog signal | |
CN111181563A (zh) | 一种低功耗逐次逼近型模数转换器和模数转换方法 | |
JP2010278952A (ja) | 逐次比較型ad変換回路及び半導体集積回路 | |
JP2004096636A (ja) | アナログ−デジタル変換回路 | |
US10476513B1 (en) | SAR ADC with high linearity | |
US20180061881A1 (en) | Successive approximation register analog-to-digital converter, cmos image sensor including the same and operating method thereof | |
US7414563B2 (en) | Analog-to-digital converter with a plurality of conversions | |
JP4121969B2 (ja) | アナログデジタル変換器 |