CN110868217B - 连续渐近式模拟数字转换器 - Google Patents

连续渐近式模拟数字转换器 Download PDF

Info

Publication number
CN110868217B
CN110868217B CN201811376155.XA CN201811376155A CN110868217B CN 110868217 B CN110868217 B CN 110868217B CN 201811376155 A CN201811376155 A CN 201811376155A CN 110868217 B CN110868217 B CN 110868217B
Authority
CN
China
Prior art keywords
capacitor
control circuit
capacitors
voltage
provides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811376155.XA
Other languages
English (en)
Other versions
CN110868217A (zh
Inventor
江哲豪
张斯纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN110868217A publication Critical patent/CN110868217A/zh
Application granted granted Critical
Publication of CN110868217B publication Critical patent/CN110868217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种连续渐近式模拟数字转换器，包括一比较电路、一电容群组、一额外电容以及一控制电路。比较电路比较一第一输入端及一第二输入端的电压，用以产生一比较结果。电容群组具有多个电容。所有电容耦接第一输入端。控制电路根据比较结果控制所有电容的电压。在一第一期间，控制电路提供一第一电压予第一输入端及额外电容，并提供一模拟信号予电容群组的所有电容。在一第二期间，控制电路停止提供第一电压予第一输入端，并让电容群组中的一特定电容进入一浮接状态。在一第三期间，控制电路提供一第二电压予额外电容。第二电压小于第一电压。

Description

连续渐近式模拟数字转换器
技术领域
本发明有关于一种模拟数字转换器，特别是有关于一种连续渐近式模拟数字转换器(Successive approximation register analog-to-digital converter；SAR ADC)。
背景技术
随着科技的进步，电子产品的种类及功能愈来愈多。在大部分的电子产品中，具有一模拟数字转换器(ADC)，用以将一模拟信号转换成一数字信号，以供其它元件使用。
发明内容
本发明提供一种连续渐近式模拟数字转换器(Successive approximationregister analog-to-digital converter；SAR ADC)，包括一比较电路、一电容群组、一额外电容以及一控制电路。比较电路具有一第一输入端以及一第二输入端，并比较第一及第二输入端的电压，用以产生一比较结果。电容群组具有多个电容，其中每一电容耦接第一输入端。额外电容耦接第一输入端。控制电路根据比较结果控制该多个电容的电压。在一第一期间，控制电路提供一第一电压予第一输入端及额外电容，并提供一模拟信号予电容群组的所有电容。在一第二期间，控制电路停止提供第一电压予第一输入端，并控制电容群组中的一特定电容进入一浮接状态。在一第三期间，控制电路提供一第二电压予额外电容。第二电压小于第一电压。
附图说明
图1为本发明的连续渐近式模拟数字转换器的示意图。
图2A～2F为本发明的连续渐近式模拟数字转换器的操作示意图。
图3A～3F为本发明的连续渐近式模拟数字转换器的另一操作示意图。
图4为本发明的连续渐近式模拟数字转换器的另一可能实施例。
图5为本发明的连续渐近式模拟数字转换器的另一可能实施例。
图6为本发明的连续渐近式模拟数字转换器的另一可能实施例。
符号说明：
100、400、500、600：连续渐近式模拟数字转换器；
CA、CC：电容群组；
CB、CE、CD、CF：额外电容；
120、520：控制电路；
130、530：比较电路；
111～115、511～515、541～545：电容；
131、132、531、532：输入端；
SO：比较结果；
Vcm：共模电压；
133：比较器；
VDD_L、gnd：操作电压；
121～127：开关；
128：逻辑电路；
S1～S7：切换信号；
V1～V3：电压；
Vref1、Vref2：参考电压；
Vin、Vin1、Vin2：模拟信号；
Dout：数字信号。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。另外，实施例中图式标号之部分重复，系为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的连续渐近式模拟数字转换器的示意图。连续渐近式模拟数字转换器(Successive approximation register analog-to-digital converter；SAR ADC)100用以将一模拟信号Vin转换成一数字信号Dout。如图所示，连续渐近式模拟数字转换器100包括一电容群组CA、一额外电容CB、一控制电路120以及一比较电路130。
在本实施例中，电容群组CA具有电容111～115，但并非用以限制本发明。在其它实施例中，电容群组CA具有更多或更少的电容。电容111～115的第一端耦接比较电路130的输入端131。电容111～115的第二端耦接控制电路120。在本实施例中，电容111～115的容值具有倍数关系。举例而言，电容111的容值为电容112的容值的2倍，电容112的容值为电容113的容值的2倍，电容113的容值为电容114的容值的2倍，电容114的容值为电容115的容值的2倍。
额外电容CB的第一端耦接输入端131，其第二端耦接控制电路120。在本实施例中，额外电容CB的容值小于电容111～115的总容值。在一可能实施例中，额外电容CB的容值小于电容111的容值，其中在电容群组CA中，电容111具有最大的容值。在其它实施例中，额外电容CB的容值约等于电容113～115的容值总和。
比较电路130具有输入端131与132，并比较输入端131与132的电压，用以产生一比较结果SO。在本实施例中，输入端132接收一共模电压Vcm，但并非用以限制本发明。在其它实施例中，输入端132接收一接地电压。在本实施例中，比较电路130为一比较器133。比较器133的非反相输入端作为输入端131。比较器133的反相输入端作为输入端132。当比较器133接收到操作电压VDD_L与gnd时，比较器133开始比较输入端131与132的电压。在一可能实施例中，操作电压VDD_L大于操作电压gnd。在其它实施例中，操作电压VDD_L约为1.2V、1.5V或是1.8V，操作电压gnd系为一接地电压。
控制电路120根据比较结果SO，控制电容111～115及额外电容CB的第二端的电压。在本实施例中，控制电路120更控制输入端131的电压。本发明并不限定控制电路120的架构。在一可能实施例中，控制电路120包括开关121～127以及一逻辑电路128。
开关121耦接输入端131，并根据一切换信号S1，传送电压V1至输入端131。开关122串联电容111，并根据切换信号S2，传送参考电压Vref1、Vref2或是模拟信号Vin予电容111。在一可能实施例中，参考电压Vref1高于参考电压Vref2。举例而言，参考电压Vref1约为3V或5V。在其它实施例中，参考电压Vref2约等于操作电压gnd。
开关123串联电容112，并根据切换信号S3，传送参考电压Vref1、Vref2或是模拟信号Vin予电容112。开关124串联电容113，并根据切换信号S4，传送参考电压Vref1、Vref2或是模拟信号Vin予电容113。开关125串联电容114，并根据切换信号S5，传送参考电压Vref1、Vref2或是模拟信号Vin予电容114。开关126串联电容115，并根据切换信号S6，传送参考电压Vref1、Vref2或是模拟信号Vin予电容115。开关127串联额外电容CB，并根据切换信号S7，传送电压V1或是V2予额外电容CB。
逻辑电路128根据比较结果SO，产生切换信号S1～S7以及数字信号Dout。数字信号Dout具有多个位元。数字信号Dout的位元的数量愈多时，连续渐近式模拟数字转换器100的解析度愈高。在一可能实施例中，数字信号Dout的位元的数量与电容群组CA的电容的数量有关。举例而言，数字信号Dout的位元的数量等于电容群组CA的电容的数量。本发明并不限定逻辑电路128的电路架构。在一可能实施例中，逻辑电路128系根据一外部信号(未显示)操作于一取样模式或是一资料转换模式。
图2A～2F为连续渐近式模拟数字转换器100的操作示意图。为方便说明，图2A～2F仅显示控制电路120内部的开关121～127以及电容111～115、额外电容CB。请参考图2A，当控制电路120操作于一取样模式时，在一第一期间，控制电路120提供电压V1予输入端131及额外电容CB，并提供一模拟信号Vin予电容111～115。在本实施例中，开关121传送电压V1予输入端131，并且开关122～126传送模拟信号Vin予电容111～115。在第一期间，开关127传送电压V1予额外电容CB。在一可能实施例中，电压V1约等于操作电压VDD_L。在另一可能实施例中，模拟信号Vin的最大振幅可能达3V或5V。
请参考图2B，在取样模式的一第二期间，控制电路120停止提供电压V1予输入端131，并控制电容111～115中的一第一特定电容进入一浮接状态。在一可能实施例中，控制电路120继续提供模拟信号Vin予电容111～115中第一特定电容以外的所有电容。为方便说明，假设控制电路120令电容111(或称第一特定电容)进入一浮接状态。在此例中，开关122不提供任何电压予电容111。因此，电容111进入一电性浮接状态。此时，开关123～126继续传送模拟信号Vin予电容112～115，并且开关121停止提供电压V1予输入端131。在其它实施例中，在第二期间，控制电路120可能令多个电容进入一浮接状态，如111及112。稍后将通过图3A～3F说明控制电路120控制多个电容进入一浮接状态的实施例。
在一些实施例中，额外电容CB的容值小于等于未电性浮接的电容中的最大电容值。举例而言，当控制电路120控制电容111进入一浮接状态时，额外电容CB的容值小于等于电容112的容值。在其它实施例中，当控制电路120控制电容111及112进入一浮接状态时，额外电容CB的容值小于等于电容113的容值。
请参考图2C，在取样模式的一第三期间，控制电路120提供电压V2予额外电容CB。在此期间，控制电路120继续提供模拟信号Vin予电容111～115中未浮接的电容，即112～115。然而，控制电路120仍不传送电压V1予输入端131，并持续控制电容111进入浮接状态。在本实施例中，开关121不传送电压V1予输入端131，开关122不传送任何电压予电容111，开关123～126传送模拟信号Vin予电容112～115，开关127传送电压V2予额外电容CB。
请参考图2D，当控制电路120离开取样模式并进入一资料转换模式时(或称一第四期间)，控制电路120根据未浮接的电容的电压，估测进入浮接状态的电容的电压。本发明并不限定控制电路120如何估测进入浮接状态的电容的电压。在一可能实施例中，控制电路120提供参考电压Vref1予一未被浮接的电容，并提供参考电压Vref2予其余未被浮接的电容。
举例而言，假设控制电路120控制电容111进入一浮接状态。在此例中，控制电路120提供参考电压Vref1予电容112(或称第二特定电容)，并提供参考电压Vref2予电容113～115。接着，比较电路(未显示)根据输入端131及132的电压，产生一比较结果(或称第一比较信号)。本发明并不限定比较电路如何输入端131及132的电压，产生一比较结果。在一可能实施例中，当输入端131的电压大于输入端132的电压，比较电路输出具有第一位准(如高平)的比较结果。当输入端131的电压小于输入端132的电压，比较电路输出具有第二位准(如低平)的比较结果。
请参考图2E，控制电路120根据第一比较信号提供参考电压Vref1或Vref2予电容111(或称第一特定电容)。举例而言，当第一比较信号为第一位准时，控制电路120提供参考电压Vref1予电容111。当第一比较信号为第二位准时，控制电路120提供参考电压Vref2予电容111。为方便说明，假设第一比较信号为第一位准。因此，控制电路120提供参考电压Vref1予电容111。
接着，控制电路120依序读取电容112～115所储存的电压。在一可能实施例中，控制电路120先提供参考电压Vref1予电容112(或称第二特定电容)，并提供参考电压Vref2予第一及第二特定电容以外的所有电容(如113～115)。比较电路根据输入端131及132的电压，产生一第二比较信号。
控制电路120再根据第二比较信号提供参考电压Vref1或Vref2予电容112。假设，第二比较信号为第二位准。因此，控制电路120提供参考电压Vref2予电容112。接着，控制电路120提供参考电压Vref1予电容113(或称第三特定电容)，并提供参考电压Vref2予第一、第二及第三特定电容以外的所有电容(如114及115)，用以判断电容113的电压。比较电路再根据输入端131及132的电压，产生一第三比较信号。控制电路120根据第三比较信号提供参考电压Vref1或Vref2予电容113，再继续读取电容114及115所储存的电压。由于控制电路120读取电容114及115所储存的电压的方式相同于控制电路120读取电容112所储存的电压的方式，故不再赘述。
由于控制电路120在取样期间适当地控制输入端131以及额外电容CB的电压，故不需额外设置一参考电压产生器，便可产生一共模电压予输入端131。再者，藉由额外电容CB，减少输入端131的电压，故不需使用高压元件。另外，由于控制电路120在取样期间控制具有最大容值的电容进入一浮接状态，故可维持连续渐近式模拟数字转换器100的解析度。
图3A～3F为本发明的连续渐近式模拟数字转换器的另一操作示意图。在图3A～3C中，连续渐近式模拟数字转换器100操作在一取样模式。请参考图3A中，在第一期间，控制电路120提供电压V1予输入端131及额外电容CB，并提供一模拟信号Vin予电容111～115。
请参考图3B，在一第二期间，控制电路120停止提供电压V1予输入端131。此时，控制电路120控制电容111～115中的多个电容进入一浮接状态，并继续提供模拟信号Vin予电容111～115中未进入浮接状态的电容。假设控制电路120控制电容111及112进入一浮接状态。在此例中，开关122及123不提供任何电压予电容111及112。因此，电容111及112为电性浮接状态。此时，开关124～126继续传送模拟信号Vin予电容113～115，并且开关121停止提供电压V1予输入端131。在一可能实施例中，控制电路120继续提供电压V1予额外电容CB。
请参考图3C，在一第三期间，控制电路120提供电压V2予额外电容CB。此时，控制电路120仍不提供电压V1予输入端131，并继续控制电容111及112进入一浮接状态。在本实施例中，开关124～126提供模拟信号Vin予电容113～115。
在图3D～3F中，控制电路120操作于一数据转换模式。在数据转换模式下，控制电路120根据未被浮接的电容的电压，估测被浮接的电容的电压。在本实施例中，由于控制电路120浮接两电容(111及112)，故控制电路120根据两未被浮接的电容的电压，估测电容111及112的电压。在其它实施例中，当控制电路120仅浮接一电容时，控制电路120只需根据一未被浮接的电容的电压，估测被浮接的电容的电压。
请参考图3D，控制电路120提供参考电压Vref1予电容113，并提供参考电压Vref2予电容114及115。在此例中，比较电路(未显示)根据输入端131及132的电压，产生一比较结果(如称第一比较信号)。控制电路120根据比较结果提供参考电压Vref1或Vref2予电容113。
请参考图3E，假设，第一比较信号为第一位准(如高平)。因此，控制电路120提供参考电压Vref1予电容113。在此例中，控制电路120提供参考电压Vref1予电容114，并提供参考电压Vref2予电容115。在此例中，比较电路(未显示)再次根据输入端131及132的电压，产生一新的比较结果(如称第二比较信号)。
控制电路120根据第一及第二比较信号，提供适当的电压予电容111及112。请参考图3F，假设，第一比较信号为第一位准(如高平)，第二比较信号为第二位准(如低平)。因此，控制电路120提供参考电压Vref1予电容111，并提供参考电压Vref2予电容112。
在估测出被浮接的电容的电压后，控制电路120开始读取未被浮接的电容的电压。在本实施例中，控制电路120先读取电容113的电压。因此，控制电路120提供参考电压Vref1予电容113，并提供参考电压Vref2予电容114及115。比较电路根据输入端131及132的电压，产生一比较结果(如称第三比较信号)。控制电路120再根据第三比较信号提供参考电压Vref1或Vref2予电容113，并依序读取电容114及115的电压。由于电容114及115的电压读取方法相同于电容113的电压读取方法，故不再赘述。
图4为本发明的连续渐近式模拟数字转换器的另一可能实施例。图4相似图1，不同之处在于，图4的连续渐近式模拟数字转换器400更包括一额外电容CE。额外电容CE耦接输入端131，并接收一电压V3。在一可能实施例中，电压V3约等于电压V2。在本实施例中，额外电容CE用以改变输入端131的电压。
图5为本发明的连续渐近式模拟数字转换器的另一可能实施例。图5相似图1，不同之处在于，图5的连续渐近式模拟数字转换器500更包括一电容群组CC以及一额外电容CD。在本实施例中，电容群组CC具有电容541～545，但并非用以限制本发明。在一可能实施例中，电容群组CC的电容数量相同于电容群组CA的电容数量。由于电容群组CC的特性与图1的电容群组CA的特性相似，故不再赘述。
额外电容CD耦接于控制电路520与比较电路530的输入端532之间。由于额外电容CD的特性与图1的额外电容CB的特性相同，故不再赘述。比较电路530根据输入端531及532的电压，产生一比较结果SO。由于比较电路530的特性与图1的比较电路130的特性相似，故不再赘述。
控制电路520根据比较结果SO，提供适当的电压予电容群组CC与额外电容CD。在取样模式下，控制电路520提供相同的电压予输入端531及532。举例而言，当控制电路520提供电压V1予输入端531的同时，控制电路520也提供电压V1予输入端532。当控制电路520停止提供电压V1予输入端531时，控制电路520也停止提供电压V1予输入端532。
另外，在取样模式下，控制电路520提供相同的电压予额外电容CB及CD。举例而言，当控制电路520提供电压V1予额外电容CB的同时，控制电路520也提供电压V1予额外电容CD。在此例中，当控制电路520提供电压V2予额外电容CB的同时，控制电路520也提供电压V2予额外电容CD。
在取样模式下，控制电路520提供一模拟信号Vin1予电容群组CA，并提供另一模拟信号Vin2予电容群组CC。在一可能实施例中，模拟信号Vin1与模拟信号Vin2构成一差动信号对。
在数据转换模式下，控制电路520控制电容群组CA的至少一电容以及电容群组CC的至少一电容进入一浮接状态。举例而言，控制电路520同时令电容511及541进入一浮接状态。在另一可能实施例中，控制电路520同时让电容511、512、541及542进入一浮接状态。在一些实施例中，当控制电路520令电容群组CA的至少一电容以及电容群组CC的至少一电容进入一浮接状态时，控制电路520继续提供模拟信号Vin1予电容群组CA的其它电容(如512～515)，并继续提供模拟信号Vin2予电容群组CC的其它电容(如542～545)。
为了估测进入浮接状态的电容的电压，控制电路520提供适当的电压予电容群组CA与CC里未进入浮接状态的电容。由于控制电路520估测进入浮接状态的电容的电压的方式已叙述于图2D～2E以及图3D～3E中，故不再赘述。
在估测出进入浮接状态的电容的电压后，控制电路520开始依序读取其它电容(如未进入浮接状态的电容)的电压。此时，控制电路520提供予电容群组CA的电压相反于提供予电容群组CC的电压。以电容群组CA的电容513及电容群组CC的电容543为例，当控制电路520提供参考电压Vref1予电容513时，控制电路520提供参考电压Vref2予电容543。当控制电路520提供参考电压Vref2予电容513时，控制电路520提供参考电压Vref1予电容543。
本发明并不限定控制电路520的电路架构。只要能够提供适当的电压予电容群组CA、CC、额外电容CB、CD以及输入端531、532的电路架构，均可作为控制电路520。在一可能实施例中，控制电路520的电路架构相似于图1的控制电路120的电路架构，不同之处在于，控制电路520具有更多的开关，用以控制电容群组CC、额外电容CB、以及输入端532的电压。
图6为本发明的连续渐近式模拟数字转换器的另一可能实施例。图6相似图5，不同之处在于，图6的连续渐近式模拟数字转换器600更包括额外电容CE及CF。额外电容CE耦接输入端531，并接收一电压V3。额外电容CF耦接输入端532，并接收电压V3。在一可能实施例中，电压V3约等于电压V2。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来，本发明实施例所系统、装置或是方法可以硬体、软体或硬体以及软体的组合的实体实施例加以实现。因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (11)

1.一种连续渐近式模拟数字转换器，其特征在于，包括：
一比较电路，具有一第一输入端以及一第二输入端，并比较该第一及第二输入端的电压，用以产生一比较结果；
一第一电容群组，具有多个电容，该多个电容耦接该第一输入端；
一第一额外电容，包括一第一端及一第二端，该第一端直接耦接该第一输入端；以及
一控制电路，根据该比较结果控制该多个电容及该第一额外电容的电压；其中
在一第一期间，该控制电路提供一第一电压予该第一输入端及该第一额外电容的第二端，并提供一第一模拟信号予该第一电容群组的该多个电容；
在一第二期间，该控制电路停止提供该第一电压予该第一输入端，并控制该第一电容群组中的一第一特定电容进入一浮接状态；
在一第三期间，该控制电路提供一第二电压予该第一额外电容的第二端，该第二电压小于该第一电压。
2.如权利要求1所述的连续渐近式模拟数字转换器，其特征在于，在该第二及该第三期间，该控制电路提供该第一模拟信号予该第一电容群组中该第一特定电容以外的所有电容。
3.如权利要求1所述的连续渐近式模拟数字转换器，其特征在于，在一第四期间，该控制电路提供一第一参考电压予该第一电容群组中一第二特定电容，并提供一第二参考电压予该第一电容群组中该第一及第二特定电容以外的所有电容，该比较电路根据该第一及第二输入端的电压，产生一第一比较信号。
4.如权利要求3所述的连续渐近式模拟数字转换器，其特征在于，该控制电路根据该第一比较信号提供该第一或第二参考电压予该第一特定电容，并提供该第一参考电压予该第二特定电容，并提供该第二参考电压予该第一电容群组中该第一及第二特定电容以外的所有电容，该比较电路根据该第一及第二输入端的电压，产生一第二比较信号。
5.如权利要求1所述的连续渐近式模拟数字转换器，其特征在于，该控制电路根据该第二比较信号提供该第一或第二参考电压予该第二特定电容，并提供该第一参考电压予该第一电容群组中的一第三特定电容，并提供该第二参考电压予该第一电容群组中该第一、第二及该第三特定电容以外的所有电容。
6.如权利要求1所述的连续渐近式模拟数字转换器，其特征在于，在该第二期间，该控制电路更控制该第一电容群组中的一第二特定电容进入该浮接状态。
7.如权利要求6所述的连续渐近式模拟数字转换器，其特征在于，在该第二及该第三期间，该控制电路提供该第一模拟信号予该第一电容群组中该第一及第二特定电容以外的所有电容。
8.如权利要求7所述的连续渐近式模拟数字转换器，其特征在于，在一第四期间，该控制电路提供一第一参考电压予该第一电容群组中的一第三特定电容，并提供一第二参考电压予该第一电容群组中该第一、第二及第三特定电容以外的所有电容，该比较电路根据该第一及第二输入端的电压，产生一第一比较信号。
9.如权利要求8所述的连续渐近式模拟数字转换器，其特征在于，该控制电路根据该第一比较信号提供该第一或第二参考电压予该第三特定电容，并提供该第一参考电压予该第一电容群组中的一第四特定电容，并提供该第二参考电压予该第一电容群组中该第一、第二、第三及第四特定电容以外的所有电容，该比较电路根据该第一及第二输入端的电压，产生一第二比较信号。
10.如权利要求9所述的连续渐近式模拟数字转换器，其特征在于，该控制电路根据该第一比较信号，提供该第一或第二参考电压予该第一特定电容，并根据该第二比较信号，提供该第一或第二参考电压予该第二特定电容。
11.如权利要求10所述的连续渐近式模拟数字转换器，其特征在于，更包括：
一第二电容群组，具有多个电容，该第二电容群组的所有电容耦接该第二输入端；以及
一第二额外电容，耦接该第二输入端；其中
在该第一期间，该控制电路提供该第一电压予该第二输入端及该第二额外电容，并提供一第二模拟信号予该第二电容群组的该多个电容；
在该第二期间，该控制电路停止提供该第一电压予该第二输入端，并控制该第二电容群组中的一第五特定电容进入该浮接状态；
在该第三期间，该控制电路提供该第二电压予该第二额外电容。
CN201811376155.XA 2018-08-28 2018-11-19 连续渐近式模拟数字转换器 Active CN110868217B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107129971A TWI650952B (zh) 2018-08-28 2018-08-28 連續漸近式類比數位轉換器
TW107129971 2018-08-28

Publications (2)

Publication Number Publication Date
CN110868217A CN110868217A (zh) 2020-03-06
CN110868217B true CN110868217B (zh) 2023-07-28

Family

ID=66213983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811376155.XA Active CN110868217B (zh) 2018-08-28 2018-11-19 连续渐近式模拟数字转换器

Country Status (3)

Country Link
US (1) US10965306B2 (zh)
CN (1) CN110868217B (zh)
TW (1) TWI650952B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480293A (zh) * 2010-11-25 2012-05-30 盛群半导体股份有限公司 模数转换装置
CN103684466A (zh) * 2012-09-07 2014-03-26 联发科技股份有限公司 逐次求近缓存器模拟至数字转换器及其操作方法
US8860600B1 (en) * 2013-04-28 2014-10-14 Realtek Semiconductor Corp. Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
CN106301377A (zh) * 2015-06-04 2017-01-04 智原微电子(苏州)有限公司 逐次逼近型模拟至数字转换器
CN106998206A (zh) * 2016-01-25 2017-08-01 瑞昱半导体股份有限公司 电荷再分配连续逼近式模拟数字转换器及其控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927723B2 (en) * 2003-05-30 2005-08-09 Matsushita Electric Industrial Co., Ltd. A/D converter and A/D conversion method
DE102007033689B4 (de) * 2007-07-19 2009-03-19 Texas Instruments Deutschland Gmbh Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich
JP2010045723A (ja) * 2008-08-18 2010-02-25 Fujitsu Ltd デジタルアナログコンバータ
DE102009004564B4 (de) * 2009-01-14 2013-08-22 Texas Instruments Deutschland Gmbh ADC mit energiesparender Abtastung
JP5310222B2 (ja) * 2009-04-20 2013-10-09 富士通株式会社 電荷分配型デジタル・アナログ変換器及びそれを有する逐次比較型アナログ・デジタル変換器
TWI441456B (zh) * 2011-09-05 2014-06-11 Univ Nat Taiwan Normal Can reduce the energy consumption of the successive approximation of the temporary analog-to-digital converter
KR101927272B1 (ko) * 2012-09-27 2018-12-11 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터
US9077355B2 (en) * 2013-08-20 2015-07-07 Broadcom Corporation Switched capacitance converter
EP2843168B1 (de) * 2013-09-02 2018-11-28 Witte Automotive GmbH Kraftfahrzeugschloss
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9608656B2 (en) * 2015-07-30 2017-03-28 National University Of Singapore Symmetrical capacitor arrays succesive approximation register (SAR) analog-to-digital converter (ADC)
TWI656744B (zh) * 2017-05-19 2019-04-11 瑞昱半導體股份有限公司 積體電路電容布局
TWI657666B (zh) * 2017-10-31 2019-04-21 聯陽半導體股份有限公司 類比至數位轉換器及其校正方法以及校正設備

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480293A (zh) * 2010-11-25 2012-05-30 盛群半导体股份有限公司 模数转换装置
CN103684466A (zh) * 2012-09-07 2014-03-26 联发科技股份有限公司 逐次求近缓存器模拟至数字转换器及其操作方法
US8860600B1 (en) * 2013-04-28 2014-10-14 Realtek Semiconductor Corp. Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
CN106301377A (zh) * 2015-06-04 2017-01-04 智原微电子(苏州)有限公司 逐次逼近型模拟至数字转换器
CN106998206A (zh) * 2016-01-25 2017-08-01 瑞昱半导体股份有限公司 电荷再分配连续逼近式模拟数字转换器及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一款１２位５ｋＳ／ｓ逐次逼近型模数转换器的设计;王克柔 等;《固体电子学研究与进展》;固体电子学研究与进展;20180228;第38卷(第1期);第75-79页 *

Also Published As

Publication number Publication date
US10965306B2 (en) 2021-03-30
CN110868217A (zh) 2020-03-06
TWI650952B (zh) 2019-02-11
TW202010267A (zh) 2020-03-01
US20200076444A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
US11082056B2 (en) Analog to digital converter stage
US9479190B2 (en) Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
US9432046B1 (en) Successive approximation analog-to-digital converter
US8587466B2 (en) System and method for a successive approximation analog to digital converter
CN107425852B (zh) 基于二进制权重电荷再分配的逐次逼近型模数转换器
CN110012677B (zh) 电容式逐次逼近模数转换器
CN110971234B (zh) 连续渐近式模拟数字转换器及控制方法
CN110247658A (zh) 通过动态元素匹配来线性化传递特性的方法
US9685972B1 (en) Asynchronous successive approximation register analog-to-digital converter circuit and method for configuring the same
CN110350919A (zh) 一种流水线模拟数字转换器
CN106998206A (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
CN106656190A (zh) 连续逼近式模拟数字转换电路及其方法
CN107483054B (zh) 基于电荷再分配的高速逐次逼近型模数转换器
US8860598B2 (en) Bit error rate timer for a dynamic latch
CN110868217B (zh) 连续渐近式模拟数字转换器
CN104135291B (zh) 一种以脉冲充电形式实现的连续接近式寄存器模数转换器
CN111034052A (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
CN111435835B (zh) 开关电容电路以及模拟转数字转换装置
CN112187275B (zh) 双斜率模数转换器
KR102169714B1 (ko) 초 저전력 및 와이드 레인지 입력 방식의 아날로그-디지털 변환기
CN107359875B (zh) 一种提高sar-adc电路性能的方法
CN113315519B (zh) 一种逐次比较型模数转换器
CN112187273B (zh) 一种低功耗的逐次逼近型模数转换电路模块
CN116455395B (zh) 逐次逼近型模数转换电路、模拟数字转换器以及电子设备
CN113556127B (zh) 数字斜率式模拟数字转换器装置与信号转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant