CN110012677B - 电容式逐次逼近模数转换器 - Google Patents

电容式逐次逼近模数转换器 Download PDF

Info

Publication number
CN110012677B
CN110012677B CN201780000487.5A CN201780000487A CN110012677B CN 110012677 B CN110012677 B CN 110012677B CN 201780000487 A CN201780000487 A CN 201780000487A CN 110012677 B CN110012677 B CN 110012677B
Authority
CN
China
Prior art keywords
capacitors
voltage
generation circuit
switches
successive approximation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000487.5A
Other languages
English (en)
Other versions
CN110012677A (zh
Inventor
范硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN110012677A publication Critical patent/CN110012677A/zh
Application granted granted Critical
Publication of CN110012677B publication Critical patent/CN110012677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种电容式逐次逼近模数转换器(100)，该逐次逼近模数转换器包括：第一电容器阵列(101)，包括N个笫一电容器(C11,C12，……，C1N)；笫二电容器阵列(102)，包括N个第二电容器(C21，C22，……，C2N)；电压生成电路(105)，用于生成共模电压(Vcm)、参考电压(Vref)、第一电压(V1)和第二电压(V2)；第一开关(K1)，第二开关(K2)，N个第三开关(K31，K32，……，K3N)，N个第四开关(K41，K42，……，K4N)；比较器(103)，包括第一输入端、第二输入端和输出端，其中该N个第一电容器(C11，C12，……，C1N)的上极板与该第一输入端连接，该N个第二电容器(C21，C22，……，C2N)的上极板与该第二输入端连接；逐次逼近逻辑控制器(104)，连接于该比较器(103)的输出端。上述电容式逐次逼近模数转换器(100)可以利用2N个电容器实现输出N位二进制编码。

Description

电容式逐次逼近模数转换器
技术领域
本申请实施例涉及电子技术领域，并且更具体地，涉及电容式逐次逼近模数转换器。
背景技术
逐次逼近模数转换器(英文：Successive Approximation Analog-to-digitalconverter，简称：SAR ADC)是将模拟信号转化为数字信号的器件。
电容式SAR ADC是一种常见的SAR ADC。电容式SAR ADC的精度与电容式SAR ADC中的电容总量相关。目前，若电容式SAR ADC的需要输出N位二进制编码精度的输出结果，则该电容式SAR ADC需要包括两个由N+1个电容器组成的电容器阵列。电容器阵列中的电容器的电容量是指数关系的。具体地，电容器阵列中的N+1个电容器的电容量有以下关系：
Figure GWB0000003469010000031
其中C表示单位电容量。因此，一个电容器阵列中的总电容量为2NC。
发明内容
本申请实施例提供一种电容式SAR ADC，可以减少该SAR ADC所使用的电容器的数目以及总电容量。
第一方面，本申请实施例提供一种电容式逐次逼近模数转换器，包括：第一电容器阵列，包括N个第一电容器，其中N为该电容式逐次逼近模数转换器输出的二进制编码位数，且N为大于或等于3的正整数；第二电容器阵列，包括N个第二电容器；电压生成电路，用于生成共模电压、参考电压、第一电压和第二电压，其中该第一电压是根据该共模电压和该参考电压确定的，该第二电压是根据该共模电压和接地电压确定的；第一开关，连接于该电压生成电路与该N个第一电容器的上极板之间；第二开关，连接于该电压生成电路与该N个第二电容器的上极板之间；N个第三开关，分别对应连接于该N个第一电容器的下极板，以控制该第一电容器的下极板与该电压生成电路、第一采样电压输出端的连接；N个第四开关，分别对应连接于该N个第二电容器的下极板，以控制该第一电容器的下极板与该电压生成电路、第二采样电压输出端的连接；比较器，包括第一输入端、第二输入端和输出端，其中该N个第一电容器的上极板与该第一输入端连接，该N个第二电容器的上极板与该第二输入端连接，该比较器用于比较该第一输入端收到的电压值和该第二输入端收到的电压值，并经由该比较器的输出端输出分别对应于N位二进制编码的N个比较结果；逐次逼近逻辑控制器，连接于该比较器的输出端，控制该第一开关、第二开关、N个第三开关和N个第四开关以使得该第一电容器阵列和第二电容器阵列处于采样模式或比较模式。
结合第一方面，在第一方面的第一种可能的实现方式中，该第一电压是根据以下公式确定的：V1＝0.5×(Vcm+Vref)，其中，V1表示该第一电压，Vcm表示该共模电压，Vref表示该参考电压；该第二电压是根据以下公式确定的：V2＝0.5×(Vcm+Vgnd)，其中，V2表示该第二电压，Vgnd表示接地电压。
结合第一方面，在第一方面的第二种可能的实现方式中，该逐次逼近逻辑控制器，具体用于在采样周期内，控制该第一开关、该第二开关、该N个第三开关和该N个第四开关，以使得该N个第一电容器和该N个第二电容器工作在采样模式。
结合第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，该逐次逼近逻辑控制器，具体用于在该采样周期结束后，控制该第一开关、该第二开关、该N个第三开关和该N个第四开关，以使得该N个第一电容器和该N个第二电容器工作在第n个比较模式，其中n＝1，...，N；该比较器，具体用于在该N个第一电容器和该N个第二电容器工作在该第n个比较模式的情况下，比较该比较器的第一输入端收到的电压值和该比较器的第二输入端收到的电压值的大小，确定该N个比较结果中的第n个比较结果并将该第n个比较结果输出至该逐次逼近逻辑控制器，其中该第n个比较结果对应于该N位二进制编码中的第N-n+1位二进制编码。
结合第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，该逐次逼近逻辑控制器，具体用于：在该采样周期内，控制该第一开关闭合令该N个第一电容器中的每个第一电容器的上极板与该电压生成电路的第三输出端连接，控制该第二开关闭合令该N个第二电容器中的每个第二电容器的上极板与该电压生成电路的第三输出端连接，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与该第一采样电压输出端连接，控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与该第二采样电压输出端连接，以使得该N个第一电容器和该N个第二电容器工作在该采样模式，其中该电压生成电路的第三输出端输出该共模电压。
结合第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中，该逐次逼近逻辑控制器，具体用于：在该采样周期结束后，控制该第一开关打开令该N个第一电容器中的每个第一电容器的上极板与该电压生成电路的第三输出端断开连接，控制该第二开关打开令该N个第二电容器中的每个第二电容器的上极板与该电压生成电路的第三输出端断开连接，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与该电压生成电路的第三输出端连接，控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与该电压生成电路的第三输出端连接，以使得该N个第一电容器和该N个第二电容器工作在第一个比较模式；根据该比较器输出的第一个比较结果，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与该电压生成电路的第二输出端连接并控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与该电压生成电路的第一输出端连接，或者，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与该电压生成电路的第一输出端连接并控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与该电压生成电路的第二输出端连接，以使得该N个第一电容器和该N个第二电容器工作在第二个比较模式；根据该比较器输出的第一个比较结果和第m-1个比较结果，控制该N个第三开关中的第m-2个第三开关令该N个第一电容器中的第m-2个第一电容器的下极板与该接地端、该电压生成电路的第三输出端或该电压生成电路的第四输出端连接，控制该N个第四开关中的第m-2个第四开关令该N个第二电容器中的第m-2个第二电容器的下极板与该接地端、该电压生成电路的第三输出端或该电压生成电路的第四输出端连接，以使得该N个第一电容器和该N个第二电容器工作在第m个比较模式，其中m＝3，...，N，其中该电压生成电路的第一输出端输出该第一电压，该电压生成电路的第二输出端输出该第二电压，该电压生成电路的第四输出端输出该参考电压。
结合第一方面或第一方面的上述任一种可能的实现方式，在第一方面的第六种可能的实现方式中，该N个第一电容器中的第一个第一电容器的电容量为C，该N个第一电容器中的第k个第一电容器的电容量为2k-2C，该N个第二电容器中的第一个第二电容器的电容量为C，该N个第二电容器中的第k个第二电容器的电容量为2k-2C，其中，k＝2，...，N，C为单位电容量。
结合第一方面或第一方面的上述任一种可能的实现方式，在第一方面的第七种可能的实现方式中，该比较器，具体用于在该比较器的第一输入端收到的电压值大于或等于该比较器的第二输入端收到的电压值的情况下，输出的比较结果为1；在该比较器的第一输入端收到的电压值小于该比较器的第二输入端收到的电压值的情况下，输出的比较结果为0。
上述技术方案中的电容式逐次逼近模数转换器可以利用2N个电容器实现输出N位二进制编码。与现有技术相比，减少了电容器的使用数量，从而可以降低电容式逐次逼近模数转换器的制作成本。
附图说明
图1是根据本申请实施例提供的电容式逐次逼近模数转换器的示意性结构框图。
图2是根据本申请实施例提供的另一电容式逐次逼近模数转换器的示意性结构框图。
图3是根据本申请实施例提供的另一电容式逐次逼近模数转换器的示意性结构框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
图1是根据本申请实施例提供的电容式逐次逼近模数转换器的示意性结构框图。如图1所示的电容式逐次逼近模数转换器100包括第一电容器阵列101、第二电容器阵列102、比较器103、逐次逼近逻辑控制器104和电压生成电路105。图1所示的电容式逐次逼近模数转换器还包括第一开关K1，第二开关K2、N个第三开关和N个第四开关。
第一电容器阵列101包括N个第一电容器。第二电容器阵列102包括N个第二电容器。N为大于或等于3的正整数。需要注意的是，虽然图1中使用电解电容器的符号“-|(-”表示电容器，但是图1所示的电容器并不限定于电解电容器。使用符号“-|(-”表示电容器的目的只是为了方便区分电容器的上极板和下极板。如图1所示的电容器的“-|”一侧表示电容器的上极板，“(-”一侧表示电容器的下极板。
该N个第三开关分别为K31，K32......K3N；该N个第四开关分别为K41，K42......K4N。该N个第一电容器分别为C11、C12......C1N。该N个第二电容器分别为C21、C22......C2N。为方便描述，下文中使用K3n表示N个第三开关中的第n个第三开关，K4n表示N个第四开关中的第n个第四开关，C1n表示N个第一电容器中的第n个第一电容器，C2n表示N个第二电容器中的第n个第二电容器，n＝1，...，N。
第一电容器阵列101中的N个第一电容器中的每个第一电容器的上极板和比较器103的第一输入端(即比较器103中符号“+”所在的端)连接。
第二电容器阵列102中的N个第二电容器中的每个第二电容器的上极板和比较器103的第二输入端(即比较器103中符号“-”所在的端)连接。
比较器103的输出端与逐次逼近逻辑控制器104的输入端连接。
电压生成电路105用于生成共模电压Vcm、参考电压Vref、第一电压V1和第二电压V2，其中V1是根据Vcm和Vref确定的，V2是根据Vcm和接地电压Vgnd确定的，其中电压生成电路105的第一输出端输出该第一电压，电压生成电路105的第二输出端输出该第二电压，电压生成电路105的第三输出端输出该共模电压，电压生成电路105的第四输出端输出该参考电压。
逐次逼近逻辑控制器104，用于控制K1令该N个第一电容器中的每个第一电容器的上极板与电压生成电路105的第三输出端连接或断开连接。
逐次逼近逻辑控制器104，用于控制K2令该N个第二电容器中的每个第二电容器的上极板通过K2与电压生成电路105的第三输出端连接或断开连接。
逐次逼近逻辑控制器104，用于控制K3n令C1n的下极板与电压生成电路105的第一输出端、电压生成电路105的第二输出端、电压生成电路105的第三输出端、电压生成电路105的第四输出端、接地端或第一采样电压Vip输出端连接或断开连接。
逐次逼近逻辑控制器104，用于控制K4n令C2n的下极板与电压生成电路105的第一输出端、电压生成电路105的第二输出端、电压生成电路105的第三输出端、电压生成电路105的第四输出端、接地端或第二采样电压Vin输出端连接或断开连接。
比较器103用于比较比较器103的第一输入端收到的电压值和比较器103的第二输入端收到的电压值的大小，确定对应于N位二进制编码的N个比较结果，并将该比较结果发送至逐次逼近逻辑控制器104。
图1所示的电容式逐次逼近模数转换器可以利用2N个电容器实现输出N位二进制编码。与现有技术相比，减少了电容器的使用数量，从而可以降低电容式逐次逼近模数转换器的制作成本。
可选的，在一些实施例中，该第一电压V1可以根据以下公式确定V1＝0.5×(Vcm+Vref)；该第二电压V2可以根据以下公式确定V2＝0.5×(Vcm+Vgnd)。
电压生成电路105只要能够生成V1、V2、Vcm和Vref即可。在具体实现时可以利用一个电源与多个放大电路实现，也可以利用多个电源实现，本申请实施例对此并不限定。
该参考电压的具体确定方式与目前电容式SAR ADC中使用的参考电压的确定方式相同。例如，可以根据电源电压确定该参考电压。本申请实施例对此并不限定。可选的，在一些实施例中，电压生成电路105可以先生成该参考电压，然后再确定该第一电压。可选的，在另一些实施例中，电压生成电路105也可以直接生成该第一电压。
进一步，逐次逼近逻辑控制器104具体用于在采样周期内，控制该第一开关、该第二开关、该N个第三开关和该N个第四开关，以使得该N个第一电容器和该N个第二电容器工作在采样模式；在该采样周期结束后，控制该第一开关、该第二开关、该N个第三开关和该N个第四开关，以使得该N个第一电容器和该N个第二电容器工作在第n个比较模式。
比较器103具体用于在该N个第一电容器和该N个第二电容器工作在该第n个比较模式的情况下，比较比较器103的第一输入端收到的电压值和比较器103的第二输入端收到的电压值的大小，确定该N个比较结果中的第n个比较结果并将该第n个比较结果输出至逐次逼近逻辑控制器104，其中该第n个比较结果对应于该N位二进制编码中的第N-n+1位二进制编码。
具体地，逐次逼近逻辑控制器104，具体用于在该采样周期内，控制K1闭合令该N个第一电容器中的每个第一电容器的上极板与该电压生成电路的第三输出端连接(即连接到共模电压Vcm)，控制K2闭合令该N个第二电容器中的每个第二电容器的上极板与该电压生成电路的第三输出端连接(即连接到共模电压Vcm)，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与该第一采样电压输出端连接，控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与该第二采样电压输出端连接，以使得该N个第一电容器和该N个第二电容器工作在该采样模式。
逐次逼近逻辑控制器104，具体用于在该采样周期结束后，控制该K1打开令该N个第一电容器中的每个第一电容器的上极板与该电压生成电路的第三输出端断开连接，控制K2打开令该N个第二电容器中的每个第二电容器的上极板与该电压生成电路的第三输出端断开连接，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与该电压生成电路的第三输出端连接(即连接到共模电压Vcm)，控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与该电压生成电路的第三输出端连接(即连接到共模电压Vcm)，以使得该N个第一电容器和该N个第二电容器工作在第一个比较模式。
逐次逼近逻辑控制器104，具体用于根据比较器103输出的第一个比较结果控制第一电容阵列101和第二电容阵列102与第一电压V1、第二电压V2的连接状态，即，当第一比较结果处于某一状态或某个值的时候，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与该电压生成电路的第二输出端连接(即连接到第二电压V2)，并控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与该电压生成电路的第一输出端连接(即连接到第一电压V1)，或者，当第一比较结果处于另一状态或另一个值的时候，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与该电压生成电路的第一输出端连接(即连接到第一电压V1)，并控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与该电压生成电路的第二输出端连接(即连接到第二电压V2)，以使得该N个第一电容器和该N个第二电容器工作在第二个比较模式。
逐次逼近逻辑控制器104，具体用于根据比较器103输出的第一个比较结果和第m-1个比较结果，控制该N个第三开关中的第m-2个第三开关令该N个第一电容器中的第m-2个第一电容器的下极板与该接地端、该电压生成电路的第三输出端或该电压生成电路的第四输出端连接，控制该N个第四开关中的第m-2个第四开关令该N个第二电容器中的第m-2个第二电容器的下极板与该接地端、该电压生成电路的第三输出端或该电压生成电路的第四输出端连接，以使得该N个第一电容器和该N个第二电容器工作在第m个比较模式，其中m＝3，...，N。
比较器103可以有两种输出比较结果的方案。方案一：在比较器103的第一输入端收到的电压值大于或等于比较器103的第二输入端收到的电压值的情况下，输出的比较结果为1；在比较器103的第一输入端收到的电压值小于比较器103的第二输入端收到的电压值的情况下，输出的比较结果为0；方案二：在比较器103的第一输入端收到的电压值大于或等于比较器103的第二输入端收到的电压值的情况下，输出的比较结果为0；在比较器103的第一输入端收到的电压值小于比较器103的第二输入端收到的电压值的情况下，输出的比较结果为1。本申请实施例中，比较器103均是采用方案一输出比较结果。
在该N个第一电容器和该N个第二电容器工作在该第一个比较模式的情况下，比较器103可以输出第一个比较结果。逐次逼近逻辑控制器104具体用于在比较器103输出的第一个比较结果为1的情况下，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与电压生成电路105的第二输出端连接，控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与电压生成电路105的第一输出端连接，以使得该N个第一电容器和该N个第二电容器工作在第二个比较模式；在103比较器输出的第一个比较结果为0的情况下，控制该N个第三开关令该N个第一电容器中的每个第一电容器的下极板与电压生成电路105的第一输出端连接，控制该N个第四开关令该N个第二电容器中的每个第二电容器的下极板与电压生成电路的第二输出端连接，以使得该N个第一电容器和该N个第二电容器工作在该第二个比较模式。
在该N个第一电容器和该N个第二电容器工作在第m-1个比较模式的情况下，比较器103输出第m-1个比较结果。逐次逼近逻辑控制器104具体用于在比较器103输出的第一个比较结果为1且第m-1个输出结果为1的情况下，控制该N个第三开关中的第m-2个第三开关令该N个第一电容器中的第m-2个第一电容器的下极板与接地端连接，控制该N个第四开关中的第m-2个第四开关令该N个第二电容器中的第m-2个第二电容器的下极板与电压生成电路105的第四输出端连接；在比较器103输出的第一个比较结果为1且第m-1个输出结果为0的情况下，控制该N个第三开关中的第m-2个第三开关令该N个第一电容器中的第m-2个第一电容器的下极板与电压生成电路105的第三输出端连接，控制该N个第四开关中的第m-2个第四开关令该N个第二电容器中的第m-2个第二电容器的下极板通与电压生成电路105的第三输出端连接；在比较器103输出的第一个比较结果为0且第m-1个输出结果为1的情况下，控制该N个第三开关中的第m-2个第三开关令该N个第一电容器中的第m-2个第一电容器的下极板与电压生成电路105的第三输出端连接，控制该N个第四开关中的第m-2个第四开关令该N个第二电容器中的第m-2个第二电容器的下极板与电压生成电路105的第三输出端连接；在比较器103输出的第一个比较结果为0且第m-1个输出结果为0的情况下，控制该N个第三开关中的第m-2个第三开关令该N个第一电容器中的第m-2个第一电容器的下极板与电压生成电路105的第四输出端连接，控制该N个第四开关中的第m-2个第四开关令该N个第二电容器中的第m-2个第二电容器的下极板通与接地端连接，以使得在该N个第一电容器和该N个第二电容器工作在第m个比较模式的第二工作模式，其中m＝3，...，N。
该N个第一电容器中的第一个第一电容器的电容量为C，该N个第一电容器中的第k个第一电容器的电容量为2k-2C，该N个第二电容器中的第一个第二电容器的电容量为C，该N个第二电容器中的第k个第二电容器的电容量为2k-2C，其中，k＝2，...，N，C为单位电容量。因此，基于上述技术方案，第一电容器阵列中的总电容量为2N-1C。现有技术中的一个电容器阵列中的总电容量为2NC。因此，上述技术方案可以有效减少电容式SAR ADC中使用的电容器的总电容量。综上所述，上述技术方案提供的电容式SAR ADC在使用的电容器数量和总电容量均减少的情况下，仍然能够输出同样位数的输出结果。
逐次逼近逻辑控制器104可以根据比较器103输出的N次比较结果，输出该N为二进制编码。具体地，比较器103输出的第n个比较结果对应于该N位二进制编码的中的第N-n+1位二进制编码。因此，若比较器103采用的输出比较结果的方案为方案一，则逐次逼近逻辑控制器104需要对获取到的N次比较结果逆序输出，得到该N位二进制编码。若比较器103采用的输出比较结果的方案为方案一，则逐次逼近逻辑控制器104需要对获取到的N次比较结果逆序输出并对输出结果进行取反操作，得到该N位二进制编码。
为便于本领域技术人员更好地理解本申请实施例所提供的技术方案，下面将结合表1和表2对本申请实施例进行进一步描述。如上所述，第二电容器阵列中的电容器数量与第一电容器中的电容器数量相同。第二电容器阵列中的电容器具体工作流程与第一电容器阵列中的电容器的工作流程是相同的。不同之处在于电容器的与电容器的上极板和下极板连接的端口是不同的。因此，为了避免冗余，表1和表2所示的实施例仅示出了第一电容器阵列中的第一电容器的上极板和下极板在不同状态下的连接关系。
表1是第一电容器阵列中的每个电容器的上极板在不同状态下的示意。为方便描述，表1和表2实施例中假设N的取值为5。
Figure GWB0000003469010000121
表1
其中，S0表示第一电容器阵列中的五个第一电容器，C11至C15，工作在采样模式下。S1至S5表示第一电容器阵列中的五个第一电容器工作在第一个比较模式至第五个比较模式下。Vc1表示与电容器上极板连接的是比较器的第一输入端，Vcm表示与电容器上极板连接的是电压生成电路输出Vcm的输出端。
如表1所示，第一电容器阵列中的五个第一电容器工作在采样模式的情况下，每个第一电容器的上极板与比较器的第一输入端和电压生成电路输出Vcm的输出端连接。第一电容器阵列中的五个第一电容器工作在五个比较模式下，每个第一电容器的上极板与比较器的第一输入端连接。
具体地，若在第一个比较模式下比较器的输出结果为1，则该五个第一电容器的下极板均与该电压生成电路的第二输出端连接。在此基础上，若在第二个比较模式下比较器的输出结果为0，则该五个第一电容器中的第一个第一电容器的下极板与电压生成电路中输出共模电压的输出端连接。进一步，若第三个比较模式下比较器的输出结果为1，则该五个第一电容器中的第二个第一电容器的下极板与接地端连接。进一步，若在第三个比较模式下比较器的输出结果为0，则该五个第一电容器中的第三个第一电容器的下极板与电压生成电路中输出共模电压的输出端连接。
为了方便理解，表2示出了比较器输出的第一个比较结果至第四个比较结果为1010时，第一电容器阵列中的每个电容器的下极板在不同状态下的示意。
Figure GWB0000003469010000131
表2
其中，S0表示第一电容器阵列中的五个第一电容器，C11至C15，工作在采样模式下。S1至S5表示第一电容器阵列中的五个第一电容器工作在第一个比较模式至第五个比较模式下。Vip表示与电容器下极板连接的是输出第一采样电压Vip的输出端，Vcm表示与电容器下极板连接的是电压生成电路输出共模电压Vcm的输出端，V1表示与电容器下极板连接的是电压生成电路输出第二电压V2的输出端，Vgnd表示与电容器下极板连接的是接地端。
此外，根据比较器输出的第一个比较结果和第m-1个输出结果控制的仅是与第m-2个第一电容器和第二电容器的下极板连接的端口。该N个第一电容器的其他电容器的下极板所连接的端口保持不变。
可选的，在另一些实施例中，电容式逐次逼近模数转换器也可以仅包括如图1所示的第一电容器阵列和第二电容器阵列中的一个电容器阵列。比较器的一个输入端与电容器阵列的上极板相连，另一个输入端与电压生成电路中输出共模电压的端口相连。
例如，图2是根据本申请实施例提供的另一电容式逐次逼近模数转换器的示意性结构图。如图2所示的电容式逐次逼近模数转换器200包括电容器阵列201、比较器202、逐次逼近逻辑控制器203、电压生成电路204、第一开关K1和N个第三开关。图2所示的电容器阵列为图1所示的电容器阵列101。图2所示的电容式逐次逼近模数转换器200与图1所示的电容式逐次逼近模数转换器100的不同之处仅在于图2所示的电容式逐次逼近模数转换器200中比较器202的第二输入端与与电压生成电路中输出共模电压的端口连接。电容式逐次逼近模数转换器200中各个元件的工作方式与连接关系与图1所示的电容式逐次逼近模数转换器100中各个元件的工作方式与连接关系均相同，在此就不必赘述。
又如，图3是根据本申请实施例提供的另一电容式逐次逼近模数转换器的示意性结构图。如图3所示的电容式逐次逼近模数转换器300包括电容器阵列301、比较器302、逐次逼近逻辑控制器303、电话生成电路304、第二开关K2和N个第四开关。图3所示的电容器阵列为图1所示的电容器阵列102。图3所示的电容式逐次逼近模数转换器300与图1所示的电容式逐次逼近模数转换器100的不同之处仅在于图3所示的电容式逐次逼近模数转换器300中比较器302的第一输入端与与电压生成电路中输出共模电压的端口连接。电容式逐次逼近模数转换器300中各个元件的工作方式与连接关系与图1所示的电容式逐次逼近模数转换器100中各个元件的工作方式与连接关系均相同，在此就不必赘述。
与图1所示的电容式逐次逼近模数转换器100相比，图2和图3所示的电容式逐次逼近模数转换器采用的电容器数目更少。与图2和图3所示的电容式逐次逼近模数转换器相比，图1所示的电容式逐次逼近模数转换器100虽然使用了更多的电容器数目较多，但是图1所示的电容式逐次逼近模数转换器100的精度更高。
在本申请所提供的实施例中，应该理解到，所揭露装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内，因此本申请的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种电容式逐次逼近模数转换器，其特征在于，包括：
第一电容器阵列，包括N个第一电容器，其中N为所述电容式逐次逼近模数转换器输出的二进制编码位数，且N为大于或等于3的正整数；
第二电容器阵列，包括N个第二电容器；
电压生成电路，用于生成共模电压、参考电压、第一电压和第二电压，其中所述第一电压是根据所述共模电压和所述参考电压确定的，所述第二电压是根据所述共模电压和接地电压确定的；
第一开关，连接于所述电压生成电路与所述N个第一电容器的上极板之间；
第二开关，连接于所述电压生成电路与所述N个第二电容器的上极板之间；
N个第三开关，分别对应连接于所述N个第一电容器的下极板，以控制所述第一电容器的下极板与所述电压生成电路、第一采样电压输出端的连接；
N个第四开关，分别对应连接于所述N个第二电容器的下极板，以控制所述第一电容器的下极板与所述电压生成电路、第二采样电压输出端的连接；
比较器，包括第一输入端、第二输入端和输出端，其中所述N个第一电容器的上极板与所述第一输入端连接，所述N个第二电容器的上极板与所述第二输入端连接，所述比较器用于比较所述第一输入端收到的电压值和所述第二输入端收到的电压值，并经由所述比较器的输出端输出分别对应于N位二进制编码的N个比较结果；
逐次逼近逻辑控制器，连接于所述比较器的输出端，控制所述第一开关、第二开关、N个第三开关和N个第四开关以使得所述第一电容器阵列和第二电容器阵列处于采样模式或比较模式。
2.如权利要求1所述的电容式逐次逼近模数转换器，其特征在于，所述第一电压是根据以下公式确定的：
Figure 63255DEST_PATH_IMAGE001
，
其中，V1表示所述第一电压，Vcm表示所述共模电压，Vref表示所述参考电压；
所述第二电压是根据以下公式确定的：
Figure 656041DEST_PATH_IMAGE002
，
其中，V2表示所述第二电压，Vgnd表示接地电压。
3.如权利要求1所述的电容式逐次逼近模数转换器，其特征在于，所述逐次逼近逻辑控制器，具体用于在采样周期内，控制所述第一开关、所述第二开关、所述N个第三开关和所述N个第四开关，以使得所述N个第一电容器和所述N个第二电容器工作在采样模式。
4.如权利要求3所述的电容式逐次逼近模数转换器，其特征在于，所述逐次逼近逻辑控制器，具体用于在所述采样周期结束后，控制所述第一开关、所述第二开关、所述N个第三开关和所述N个第四开关，以使得所述N个第一电容器和所述N个第二电容器工作在第n个比较模式，其中n=1, …, N；
所述比较器，具体用于在所述N个第一电容器和所述N个第二电容器工作在所述第n个比较模式的情况下，比较所述比较器的第一输入端收到的电压值和所述比较器的第二输入端收到的电压值的大小，确定所述N个比较结果中的第n个比较结果并将所述第n个比较结果输出至所述逐次逼近逻辑控制器，其中所述第n个比较结果对应于所述N位二进制编码中的第N-n+1位二进制编码。
5.如权利要求4所述的电容式逐次逼近模数转换器，其特征在于，所述逐次逼近逻辑控制器，具体用于：
在所述采样周期内，控制所述第一开关闭合令所述N个第一电容器中的每个第一电容器的上极板与所述电压生成电路的第三输出端连接，控制所述第二开关闭合令所述N个第二电容器中的每个第二电容器的上极板与所述电压生成电路的第三输出端连接，控制所述N个第三开关令所述N个第一电容器中的每个第一电容器的下极板与所述第一采样电压输出端连接，控制所述N个第四开关令所述N个第二电容器中的每个第二电容器的下极板与所述第二采样电压输出端连接，以使得所述N个第一电容器和所述N个第二电容器工作在所述采样模式，其中所述电压生成电路的第三输出端输出所述共模电压。
6.如权利要求5所述的电容式逐次逼近模数转换器，其特征在于，所述逐次逼近逻辑控制器，具体用于：
在所述采样周期结束后，控制所述第一开关打开令所述N个第一电容器中的每个第一电容器的上极板与所述电压生成电路的第三输出端断开连接，控制所述第二开关打开令所述N个第二电容器中的每个第二电容器的上极板与所述电压生成电路的第三输出端断开连接，控制所述N个第三开关令所述N个第一电容器中的每个第一电容器的下极板与所述电压生成电路的第三输出端连接，控制所述N个第四开关令所述N个第二电容器中的每个第二电容器的下极板与所述电压生成电路的第三输出端连接，以使得所述N个第一电容器和所述N个第二电容器工作在第一个比较模式；
根据所述比较器输出的第一个比较结果，控制所述N个第三开关令所述N个第一电容器中的每个第一电容器的下极板与所述电压生成电路的第二输出端连接并控制所述N个第四开关令所述N个第二电容器中的每个第二电容器的下极板与所述电压生成电路的第一输出端连接，或者，控制所述N个第三开关令所述N个第一电容器中的每个第一电容器的下极板与所述电压生成电路的第一输出端连接并控制所述N个第四开关令所述N个第二电容器中的每个第二电容器的下极板与所述电压生成电路的第二输出端连接，以使得所述N个第一电容器和所述N个第二电容器工作在第二个比较模式；
根据所述比较器输出的第一个比较结果和第m-1个比较结果，控制所述N个第三开关中的第m-2个第三开关令所述N个第一电容器中的第m-2个第一电容器的下极板与接地端、所述电压生成电路的第三输出端或所述电压生成电路的第四输出端连接，控制所述N个第四开关中的第m-2个第四开关令所述N个第二电容器中的第m-2个第二电容器的下极板与所述接地端、所述电压生成电路的第三输出端或所述电压生成电路的第四输出端连接，以使得所述N个第一电容器和所述N个第二电容器工作在第m个比较模式，其中m=3, …, N，其中所述电压生成电路的第一输出端输出所述第一电压，所述电压生成电路的第二输出端输出所述第二电压，所述电压生成电路的第四输出端输出所述参考电压。
7.如权利要求1至6中任一项所述的电容式逐次逼近模数转换器，其特征在于，所述N个第一电容器中的第一个第一电容器的电容量为C，所述N个第一电容器中的第k个第一电容器的电容量为2k-2C，所述N个第二电容器中的第一个第二电容器的电容量为C，所述N个第二电容器中的第k个第二电容器的电容量为2k-2C，其中，k=2, …, N，C为单位电容量。
8.如权利要求1至6中任一项所述的电容式逐次逼近模数转换器，其特征在于，所述比较器，具体用于在所述比较器的第一输入端收到的电压值大于或等于所述比较器的第二输入端收到的电压值的情况下，输出的比较结果为1；在所述比较器的第一输入端收到的电压值小于所述比较器的第二输入端收到的电压值的情况下，输出的比较结果为0。
CN201780000487.5A 2017-05-22 2017-05-22 电容式逐次逼近模数转换器 Active CN110012677B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/085370 WO2018213992A1 (zh) 2017-05-22 2017-05-22 电容式逐次逼近模数转换器

Publications (2)

Publication Number Publication Date
CN110012677A CN110012677A (zh) 2019-07-12
CN110012677B true CN110012677B (zh) 2022-07-05

Family

ID=64395068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000487.5A Active CN110012677B (zh) 2017-05-22 2017-05-22 电容式逐次逼近模数转换器

Country Status (4)

Country Link
US (1) US10382053B2 (zh)
EP (1) EP3432475A4 (zh)
CN (1) CN110012677B (zh)
WO (1) WO2018213992A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461762B1 (en) * 2018-08-01 2019-10-29 Qualcomm Incorporated Successive approximation register analog-to-digital converter chopping
CN110798218B (zh) * 2019-09-12 2023-06-09 西安电子科技大学 一种基于整数权重的非二进制逐次逼近型模数转换器
CN112350728B (zh) * 2020-10-29 2023-12-26 中国科学院上海微系统与信息技术研究所 一种减少电容阵列的逐次逼近型模数转换器及其工作方法
CN112332847B (zh) * 2020-12-07 2024-03-15 东南大学 一种应用于逐次逼近型模数转换器的两电平开关方法
CN112260691B (zh) * 2020-12-08 2021-06-18 深圳市汇顶科技股份有限公司 逐次逼近寄存器型模数转换器及相关芯片及电子装置
CN113612480B (zh) * 2021-06-23 2024-02-06 西安电子科技大学 基于分段式差分电容阵列的逐次逼近型模数转换器
CN113839673B (zh) * 2021-09-14 2023-08-01 无锡英迪芯微电子科技股份有限公司 一种新型数字域自校准逐次逼近模数转换器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864821B2 (en) * 2003-05-14 2005-03-08 Macronix International Co., Ltd. Resistor-capacitor (R-C) hybrid successive approximation register (SAR) analog-to-digital converter (ADC) with center-symmetric differential resistor string and other differential structures
US7746262B2 (en) * 2005-12-19 2010-06-29 Silicon Laboratories Inc. Coding method for digital to analog converter of a SAR analog to digital converter
EP1887702B1 (en) * 2006-08-04 2009-07-15 STMicroelectronics S.r.l. Analog digital converter
JP5175700B2 (ja) * 2008-12-05 2013-04-03 株式会社東芝 Ａ／ｄ変換装置、ａ／ｄ変換方法、通信装置
US7821441B2 (en) * 2008-12-19 2010-10-26 Silicon Laboratories Inc. SAR analog-to-digital converter having variable currents for low power mode of operation
CN104218952B (zh) * 2013-05-30 2017-08-08 西安电子科技大学 一种用于逐次逼近型模数转换器
GB201403082D0 (en) 2014-02-21 2014-04-09 Ibm Analog-digital converter
CN105049049B (zh) * 2015-07-27 2017-12-15 电子科技大学 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
KR101672875B1 (ko) * 2015-08-24 2016-11-07 고려대학교 산학협력단 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
CN105391451B (zh) * 2015-11-30 2018-12-04 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN205596102U (zh) * 2016-04-20 2016-09-21 深圳市超微系统科技有限公司 一种模数转换电路及模数转换芯片
CN105978571B (zh) * 2016-04-28 2019-07-05 四川和芯微电子股份有限公司 适用于单、双端输入的逐次逼近模数转换器
CN106059589A (zh) * 2016-05-25 2016-10-26 西安电子科技大学昆山创新研究院 一种n位低功耗逐次逼近型模数转换器
CN106253900B (zh) * 2016-08-11 2020-01-31 中颖电子股份有限公司 逐次逼近模数转换器
WO2018119143A1 (en) * 2016-12-23 2018-06-28 Avnera Corporation Reference disturbance mitigation in successive approximation register analog to digtal converter

Also Published As

Publication number Publication date
WO2018213992A1 (zh) 2018-11-29
EP3432475A1 (en) 2019-01-23
US20190020351A1 (en) 2019-01-17
US10382053B2 (en) 2019-08-13
EP3432475A4 (en) 2019-05-01
CN110012677A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN110012677B (zh) 电容式逐次逼近模数转换器
CN105322964B (zh) 用于噪声整形sar模数转换器的方法和电路
KR100824793B1 (ko) 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터
US9432046B1 (en) Successive approximation analog-to-digital converter
EP3090488B1 (en) Combining a coarse adc and a sar adc
US8514123B2 (en) Compact SAR ADC
JP4738510B2 (ja) デジタル−アナログ変換器、及びこれを含む逐次比較型アナログ−デジタル変換器
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
KR20180044232A (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
CN111711453B (zh) 逐次逼近型模数转换器
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
TW201933787A (zh) 類比數位轉換器和類比數位轉換器的控制方法
CN107248864B (zh) 基于权重校准的高精度模数转换器及转换方法
US10084465B2 (en) Analog-to-digital converters with a plurality of comparators
US7289052B1 (en) System and method for analog-to-digital conversion
JP2014022763A (ja) Ａ／ｄ変換器、ａ／ｄ変換方法
TWI509996B (zh) 可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器（ｓａｒ ａｄｃ）及其方法
US20100289683A1 (en) Reference voltage generation circuit, a/d converter and d/a converter
CN115051711A (zh) 模数转换电路、转换器、控制方法、集成电路和智能设备
US10911058B2 (en) Switched capacitor comparator
US7579975B2 (en) DAC architecture for an ADC pipeline
JP6131102B2 (ja) 逐次比較型ａ／ｄ変換器及びその駆動方法
Jiang et al. A 16-channel 12-bit rail-to-rail successive approxmation register ADC for AFEs
CN104734717A (zh) 一种用于模数转换器的高精度三电平开关方法及电路
CN110868217B (zh) 连续渐近式模拟数字转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant