CN112350728B - 一种减少电容阵列的逐次逼近型模数转换器及其工作方法 - Google Patents

一种减少电容阵列的逐次逼近型模数转换器及其工作方法 Download PDF

Info

Publication number
CN112350728B
CN112350728B CN202011178033.7A CN202011178033A CN112350728B CN 112350728 B CN112350728 B CN 112350728B CN 202011178033 A CN202011178033 A CN 202011178033A CN 112350728 B CN112350728 B CN 112350728B
Authority
CN
China
Prior art keywords
switch
array
voltage comparator
comparison
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011178033.7A
Other languages
English (en)
Other versions
CN112350728A (zh
Inventor
陈后鹏
解晨晨
李喜
沈洁
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202011178033.7A priority Critical patent/CN112350728B/zh
Publication of CN112350728A publication Critical patent/CN112350728A/zh
Application granted granted Critical
Publication of CN112350728B publication Critical patent/CN112350728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种减少电容阵列的逐次逼近型模数转换器，包括电容阵列、开关阵列、电压比较器和逻辑控制模块，所述电容阵列包括N个并联的电容，其中，第一个电容的容值为单位电容的容值C，所述第i个电容的电容的容值为2i‑2C，i≥2；所述开关阵列包括预比较开关，电容开关阵列和电压比较器参考电压开关；所述预比较开关在所述逻辑控制模块的控制下实现在采样阶段对输入电压信号的预比较；所述电容开关阵列在所述逻辑控制模块的控制下按照逐次逼近的逻辑实现采样、保持与电荷重分配的过程；所述电压比较器参考电压开关在所述逻辑控制模块的控制下实现所述电压比较器参考电压的选择。本发明还涉及上述模数转换器的工作方法。本发明可以减少电容阵列。

Description

一种减少电容阵列的逐次逼近型模数转换器及其工作方法
技术领域
本发明涉及微电子领域，特别是涉及一种减少电容阵列的逐次逼近型模数转换器及其工作方法。
背景技术
集成电路自发明以来便沿着摩尔定律飞速发展，工艺线宽不断减小，集成度不断增大。工艺的不断改良对于数字电路的发展至关重要，到当今社会，数字信号的处理能力，数字存储技术发展都已经相当成熟。作为模拟世界和数字世界的桥梁，模数转换器(AnalogDigital Converter，ADC)是非常重要的一个模块，它在各个领域包括通信、能源、医疗、仪器仪表甚至现在正快速发展的AI领域等都有广泛应用。
逐次逼近型模数转换器(SARADC)是中等采样率，中等至高分辨率应用的常见结构。通过采用二分搜索算法不断缩小模拟输入信号可能的范围实现量化。SARADC的分辨率一般为8位至16位，具有低功耗小尺寸等特点。这些特点使SARADC获得了很广的应用范围，例如便携式电池供电仪表、输入量化器，工业控制和数据信号采集器等。
传统SARADC的电路结构和电压比较器输入电压变化示意图分别如图1和图2所示，其中电容阵列所占面积比例最大，常常占到整个SARADC的1/3甚至更大，而且电容会随着SARADC分辨率的增长呈指数型增长，严重的限制了SARADC芯片的面积和速度。
发明内容
本发明所要解决的技术问题是提供一种减少电容阵列的逐次逼近型模数转换器及其工作方法，可以减少电容阵列。
本发明解决其技术问题所采用的技术方案是：提供一种减少电容阵列的逐次逼近型模数转换器，包括电容阵列、开关阵列、电压比较器和逻辑控制模块，所述电容阵列的两个极板分别连接于所述开关阵列的一端和所述电压比较器的负输入端之间；所述逻辑控制模块的输入端与所述电压比较器的输出端连接，输出端与所述开关阵列连接，所述逻辑控制模块用于寄存所述电压比较器的输出并依照比较的结果生成逻辑控制信号来控制所述开关阵列的工作；所述电压比较器的负输入端通过一个复位开关与所述电压比较器的输出端连接，所述电容阵列包括N个并联的电容，其中，第一个电容的容值为单位电容的容值C，所述第i个电容的电容的容值为2i-2C；所述开关阵列包括预比较开关，电容开关阵列和电压比较器参考电压开关；所述预比较开关在所述逻辑控制模块的控制下实现在采样阶段对输入电压信号的预比较；所述电容开关阵列在所述逻辑控制模块的控制下按照逐次逼近的逻辑实现采样、保持与电荷重分配的过程；所述电压比较器参考电压开关在所述逻辑控制模块的控制下实现所述电压比较器参考电压的选择。
所述预比较开关的一端与所述电压比较器的负输入端连接，另一端与Vin端连接。
所述电容开关阵列包括N个四端开关，每个四端开关的一端连接于对应电容的一个极板，另外三端分别连接于Vin端、GND端和Vref/2端。
所述电压比较器参考电压开关的一端与所述电压比较器的正输入端连接，另外三端分别连接于GND端、+Vref/2端和-Vref/2端。
所述电容阵列通过所述开关阵列控制电荷的重分配进而实现电压二分搜索的算法。
本发明解决其技术问题所采用的技术方案是：还提供一种上述减少电容阵列的逐次逼近型模数转换器的工作方法，包括：
预比较阶段：所述预比较开关闭合，所述电容开关阵列断开，所述电压比较器参考电压开关接GND端，所述复位开关闭合，所述电压比较器将输入电压信号与参考电压进行比较并将比较结果输出到所述逻辑控制模块；
采样阶段：所述预比较开关断开并在整个周期内不再变化，所述电容开关阵列接Vin端，所述电压比较器参考电压开关接GND端，所述复位开关闭合，输入电压信号Vin被采样到所述电容阵列的极板上；
保持阶段：所述预比较开关断开，所述电容开关阵列接GND端，所述电压比较器参考电压开关依照所述预比较阶段的输出结果接-Vref/2端或Vref/2端，并在整个周期内作为参考电压不再变化，所述复位开关断开并在整个周期内不再变化，所述电压比较器的负输入端保持为-Vin；
循环置位比较阶段：所述电容阵列开关在所述逻辑控制模块的控制下从次高位开始进行N-1次的逐次逼近型比较，主要包括置位、比较和确定。
所述电压比较器参考电压开关依照所述预比较阶段的输出结果接-Vref/2端或Vref/2端具体为：当预比较阶段的输出结果为1时，所述电压比较器参考电压开关接-Vref/2端，当预比较阶段的输出结果为0时，，所述电压比较器参考电压开关接Vref/2端。
所述置位是指所述电容开关阵列中相应的电容开关从GND端改接Vref/2端；所述比较是指所述电压比较器将置位后的负输入端电压与参考电压进行比较并将比较结果输出至所述逻辑控制模块；所述确定是指所述逻辑控制模块根据本次循环内所述电压比较器的输出结果控制所述电容开关阵列中相应的电容开关的连接。
所述逻辑控制模块根据本次循环内所述电压比较器的输出结果控制所述电容开关阵列中相应的电容开关的连接具体为：当本次循环内所述电压比较器的输出结果为1时，所述逻辑控制模块控制所述电容开关阵列中相应的电容开关保持与Vref/2连接；当本次循环内所述电压比较器的输出结果为0时，所述逻辑控制模块控制所述电容开关阵列中相应的电容开关恢复与GND连接。
在预比较阶段前还包括复位阶段，在复位阶段时，所述预比较开关断开，所述电容开关阵列和所述电压比较器参考电压开关接GND，所述复位开关闭合，整个电路复位至初始状态。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明的逐次逼近型模数转换器在信号采样阶段对输入信号与初始参考电压的预比较来决定ADC输出的最高位MSB，同时根据比较的结果改变后续的参考电压，从次高位开始，与传统SARADC从最高位开始的工作过程保持一致。这样一来，在分辨率一样的前提下，本发明的逐次逼近型模数转换器中的电容阵列只有传统SARADC中电容阵列的一半，不仅大幅度减少了芯片的面积，降低了成本，还会因为输入电容的减少而提高ADC的速度，具有极高的商业价值。
附图说明
图1是现有技术的SARADC的电路结构框图；
图2是现有技术的SARADC在工作中电压比较器输入电压变化的示意图；
图3是本发明实施方式的SARADC的电路结构框图；
图4是本发明实施方式的SARADC在工作中电压比较器输入电压变化的示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种减少电容阵列的逐次逼近型模数转换器，如图3所示，主要分为电容阵列、开关阵列、电压比较器和逻辑控制模块。其中：
所述电容阵列的两个极板分别连接于所述开关阵列的一端和所述电压比较器的负输入端之间，所述电容阵列由N个电容并联构成，N为所述模数转换器的分辨率位数，其中，第一个电容的容值为单位电容的容值C，所述第i个电容的电容的容值为2i-2C，如此每个电容的容值相对于单位电容按照2的指数次方增长，所述电容阵列用于输入信号的采样和保持，同时还可以通过所述开关阵列控制电荷的重分配进而实现电压二分搜索的算法。
所述开关阵列分为预比较开关，电容开关阵列和电压比较器参考电压开关，其中，所述预比较开关由一个两端开关组成，其中一端与所述电压比较器的负输入端连接，另一端与Vin连接，所述预比较开关在所述逻辑控制模块的控制下将所述电压比较器的负输入端与Vin相连接，以实现在采样阶段对输入电压信号的预比较；所述电容开关阵列由N个四端开关组成，每个电容开关的一端连接于对应电容的一个极板，另外三端分别连接于Vin、GND和Vref/2，所述电容开关阵列在所述逻辑控制模块的控制下按照逐次逼近的逻辑将所述电容阵列分别与Vin、GND和Vref/2相连接，以实现采样、保持与电荷重分配的过程；所述电压比较器参考电压开关的一端与所述电压比较器的正输入端连接，另外三端分别连接于GND、+Vref/2和-Vref/2，所述电压比较器参考电压开关在所述逻辑控制模块的控制下将所述电压比较器的正输入端分别与Vin、GND和Vref/2相连接，以实现所述电压比较器参考电压的选择。
所述电压比较器的正输入端与所述电压比较器参考电压开关连接，所述电压比较器的负输入端与电容阵列的一端连接，所述电压比较器的负输入端还通过一个复位开关与所述电压比较器的输出端连接，所述电压比较器的输出端与逻辑控制模块连接，所述电压比较器用于比较输入电压和参考电压的大小，并将比较结果传送至逻辑控制模块。
所述逻辑控制模块的输入端与所述电压比较器的输出端连接，所述逻辑控制模块的输出端与所述电容阵列连接，所述逻辑控制模块用于寄存所述电压比较器的输出并依照比较的结果生成逻辑控制信号来控制所述开关阵列的工作，在整个工作周期结束后将所寄存的数据一次性输出。
逐次逼近型模数转换器的工作方法主要包括复位阶段，预比较阶段，采样阶段，保持阶段和循环置位比较阶段，其中：
所述复位阶段，所述预比较开关断开，所述电容开关阵列和所述电压比较器参考电压开关接GND，所述复位开关闭合，整个电路复位至初始状态；
所述预比较阶段，所述预比较开关闭合，所述电容开关阵列断开，所述电压比较器参考电压开关接GND，所述复位开关闭合，所述电压比较器将输入电压信号与参考电压进行比较并将比较结果输出到所述逻辑控制模块；
所述采样阶段，所述预比较开关断开并在整个周期内不再变化，所述电容开关阵列接Vin，所述电压比较器参考电压开关接GND，所述复位开关闭合，输入电压信号Vin被采样到所述电容阵列的极板上；
所述保持阶段，所述预比较开关断开，所述电容开关阵列接GND，所述电压比较器参考电压开关依照所述预比较阶段的输出结果MSB为1或0分别接-Vref/2或Vref/2，并在整个周期内作为参考电压不再变化，所述复位开关断开并在整个周期内不再变化，所述电压比较器的负输入端保持为-Vin；
所述循环置位比较阶段，所述电容阵列开关在所述逻辑控制模块的控制下从次高位开始进行N-1次的逐次逼近型比较，主要包括置位、比较和确定，其中：
所述置位是指所述电容开关阵列中相应的电容开关从GND改接Vref/2；
所述比较是指所述电压比较器将置位后的负输入端电压与参考电压进行比较并将比较结果输出至所述逻辑控制模块；
所述确定是指所述逻辑控制模块根据本次循环内所述电压比较器的输出结果为1或0来控制所述电容开关阵列中相应的电容开关保持与Vref/2连接或者恢复与GND连接。
对比图3中传统SAR ADC工作中电压比较器输入电压变化的示意图，图4显示了本实施方式提出的SARADC工作中电压比较器输入电压变化的示意图。本实施方式所提出的SARADC，在信号采样阶段对输入信号与初始参考电压的预比较来决定ADC输出的最高位MSB，同时根据比较的结果改变后续的参考电压，从次高位开始，与传统SARADC从最高位开始的工作过程保持一致。这样一来，在分辨率一样的前提下，本实施方式通过预比较的方式取代了传统SARADC中容值为2N-1C的电容，使得本实施方式所提出的SAR ADC中电容阵列只有传统SARADC中电容阵列的一半，不仅大幅度减少了芯片的面积，降低了成本，还会因为输入电容的减少而提高ADC的速度，具有极高的商业价值。

Claims (10)

1.一种减少电容阵列的逐次逼近型模数转换器，包括电容阵列、开关阵列、电压比较器和逻辑控制模块，所述电容阵列的两个极板分别连接于所述开关阵列的一端和所述电压比较器的负输入端之间；所述逻辑控制模块的输入端与所述电压比较器的输出端连接，输出端与所述开关阵列连接，所述逻辑控制模块用于寄存所述电压比较器的输出并依照比较的结果生成逻辑控制信号来控制所述开关阵列的工作；所述电压比较器的负输入端通过一个复位开关与所述电压比较器的输出端连接，其特征在于，所述电容阵列包括N个并联的电容，其中，第一个电容的容值为单位电容的容值C，所述第i个电容的电容的容值为2i-2C，i≥2；所述开关阵列包括预比较开关，电容开关阵列和电压比较器参考电压开关；所述预比较开关在所述逻辑控制模块的控制下实现在采样阶段对输入电压信号的预比较；所述电容开关阵列在所述逻辑控制模块的控制下按照逐次逼近的逻辑实现采样、保持与电荷重分配的过程；所述电压比较器参考电压开关在所述逻辑控制模块的控制下实现所述电压比较器参考电压的选择。
2.根据权利要求1所述的减少电容阵列的逐次逼近型模数转换器，其特征在于，所述预比较开关的一端与所述电压比较器的负输入端连接，另一端与Vin端连接。
3.根据权利要求1所述的减少电容阵列的逐次逼近型模数转换器，其特征在于，所述电容开关阵列包括N个四端开关，每个四端开关的一端连接于对应电容的一个极板，另外三端分别连接于Vin端、GND端和Vref/2端。
4.根据权利要求1所述的减少电容阵列的逐次逼近型模数转换器，其特征在于，所述电压比较器参考电压开关的一端与所述电压比较器的正输入端连接，另外三端分别连接于GND端、+Vref/2端和-Vref/2端。
5.根据权利要求1所述的减少电容阵列的逐次逼近型模数转换器，其特征在于，所述电容阵列通过所述开关阵列控制电荷的重分配进而实现电压二分搜索的算法。
6.一种如权利要求1-5中任一所述减少电容阵列的逐次逼近型模数转换器的工作方法，其特征在于，包括：
预比较阶段：所述预比较开关闭合，所述电容开关阵列断开，所述电压比较器参考电压开关接GND端，所述复位开关闭合，所述电压比较器将输入电压信号与参考电压进行比较并将比较结果输出到所述逻辑控制模块；
采样阶段：所述预比较开关断开并在整个周期内不再变化，所述电容开关阵列接Vin端，所述电压比较器参考电压开关接GND端，所述复位开关闭合，输入电压信号Vin被采样到所述电容阵列的极板上；
保持阶段：所述预比较开关断开，所述电容开关阵列接GND端，所述电压比较器参考电压开关依照所述预比较阶段的输出结果接-Vref/2端或Vref/2端，并在整个周期内作为参考电压不再变化，所述复位开关断开并在整个周期内不再变化，所述电压比较器的负输入端保持为-Vin；
循环置位比较阶段：所述电容阵列开关在所述逻辑控制模块的控制下从次高位开始进行N-1次的逐次逼近型比较，主要包括置位、比较和确定。
7.根据权利要求6所述的工作方法，其特征在于，所述电压比较器参考电压开关依照所述预比较阶段的输出结果接-Vref/2端或Vref/2端具体为：当预比较阶段的输出结果为1时，所述电压比较器参考电压开关接-Vref/2端，当预比较阶段的输出结果为0时，所述电压比较器参考电压开关接Vref/2端。
8.根据权利要求6所述的工作方法，其特征在于，所述置位是指所述电容开关阵列中相应的电容开关从GND端改接Vref/2端；所述比较是指所述电压比较器将置位后的负输入端电压与参考电压进行比较并将比较结果输出至所述逻辑控制模块；所述确定是指所述逻辑控制模块根据本次循环内所述电压比较器的输出结果控制所述电容开关阵列中相应的电容开关的连接。
9.根据权利要求8所述的的工作方法，其特征在于，所述逻辑控制模块根据本次循环内所述电压比较器的输出结果控制所述电容开关阵列中相应的电容开关的连接具体为：当本次循环内所述电压比较器的输出结果为1时，所述逻辑控制模块控制所述电容开关阵列中相应的电容开关保持与Vref/2连接；当本次循环内所述电压比较器的输出结果为0时，所述逻辑控制模块控制所述电容开关阵列中相应的电容开关恢复与GND连接。
10.根据权利要求6所述的工作方法，其特征在于，在预比较阶段前还包括复位阶段，在复位阶段时，所述预比较开关断开，所述电容开关阵列和所述电压比较器参考电压开关接GND，所述复位开关闭合，整个电路复位至初始状态。
CN202011178033.7A 2020-10-29 2020-10-29 一种减少电容阵列的逐次逼近型模数转换器及其工作方法 Active CN112350728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011178033.7A CN112350728B (zh) 2020-10-29 2020-10-29 一种减少电容阵列的逐次逼近型模数转换器及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011178033.7A CN112350728B (zh) 2020-10-29 2020-10-29 一种减少电容阵列的逐次逼近型模数转换器及其工作方法

Publications (2)

Publication Number Publication Date
CN112350728A CN112350728A (zh) 2021-02-09
CN112350728B true CN112350728B (zh) 2023-12-26

Family

ID=74355881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011178033.7A Active CN112350728B (zh) 2020-10-29 2020-10-29 一种减少电容阵列的逐次逼近型模数转换器及其工作方法

Country Status (1)

Country Link
CN (1) CN112350728B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1405419A1 (en) * 2001-07-10 2004-04-07 STMicroelectronics S.r.l. High-speed, high-resolution and low-consumption analog/digital converter with single-ended input
CN102427368A (zh) * 2011-11-30 2012-04-25 香港应用科技研究院有限公司 一种高速的逐次逼近寄存器模数转换器
WO2014060798A1 (en) * 2012-10-16 2014-04-24 Department of Electronics and Information Technology AN ENERGY-EFFICIENT FLIPDAC SWITCHING TECHNIQUE FOR CAPACITIVE DAC IN SAR ADCs
JP2014086748A (ja) * 2012-10-19 2014-05-12 Renesas Electronics Corp 逐次比較型ａ／ｄコンバータ及び逐次比較型ａ／ｄコンバータの補正チャージ方法
CN108055037A (zh) * 2017-12-27 2018-05-18 湘潭芯力特电子科技有限公司 一种逐次逼近型模数转换器及其开关切换方法
EP3432475A1 (en) * 2017-05-22 2019-01-23 Shenzhen Goodix Technology Co., Ltd. Capacitive successive approximation analogue-to-digital converter
CN109889202A (zh) * 2017-12-06 2019-06-14 亚德诺半导体无限责任公司 多级转换模数转换器
EP3503407A1 (en) * 2017-12-19 2019-06-26 IMEC vzw Improvements in or related to analog-to-digital converters
CN111130550A (zh) * 2020-01-03 2020-05-08 清华大学 一种逐次逼近寄存器型模数转换器及其信号转换方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891487B2 (en) * 2003-06-03 2005-05-10 Silicon Labs Cp, Inc. Capacitor calibration in SAR converter
US10855305B2 (en) * 2019-04-04 2020-12-01 Intel Corporation High-speed, low power, low kickback noise comparator suitable for a multi-comparator successive approximation analog-to-digital converter (ADC)

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1405419A1 (en) * 2001-07-10 2004-04-07 STMicroelectronics S.r.l. High-speed, high-resolution and low-consumption analog/digital converter with single-ended input
CN102427368A (zh) * 2011-11-30 2012-04-25 香港应用科技研究院有限公司 一种高速的逐次逼近寄存器模数转换器
WO2014060798A1 (en) * 2012-10-16 2014-04-24 Department of Electronics and Information Technology AN ENERGY-EFFICIENT FLIPDAC SWITCHING TECHNIQUE FOR CAPACITIVE DAC IN SAR ADCs
JP2014086748A (ja) * 2012-10-19 2014-05-12 Renesas Electronics Corp 逐次比較型ａ／ｄコンバータ及び逐次比較型ａ／ｄコンバータの補正チャージ方法
EP3432475A1 (en) * 2017-05-22 2019-01-23 Shenzhen Goodix Technology Co., Ltd. Capacitive successive approximation analogue-to-digital converter
CN109889202A (zh) * 2017-12-06 2019-06-14 亚德诺半导体无限责任公司 多级转换模数转换器
EP3503407A1 (en) * 2017-12-19 2019-06-26 IMEC vzw Improvements in or related to analog-to-digital converters
CN108055037A (zh) * 2017-12-27 2018-05-18 湘潭芯力特电子科技有限公司 一种逐次逼近型模数转换器及其开关切换方法
CN111130550A (zh) * 2020-01-03 2020-05-08 清华大学 一种逐次逼近寄存器型模数转换器及其信号转换方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Junhua Shen ; et,. al..A 16-bit 16MS/s SAR ADC with on-chip calibration in 55nm CMOS.2017 Symposium on VLSI Circuits.2017,全文. *
一种Vcm-Based10位16M采样率低功耗逐次逼近型模数转换器;刘滢浩;刘宏;徐乐;田彤;;微电子学与计算机(11);全文 *
黄添益 ; 王本艳 ; 景蔚亮 ; 宋志棠 ; 陈邦明.一种采用新型逻辑算法的SAR ADC.微电子学与计算机.2018,全文. *

Also Published As

Publication number Publication date
CN112350728A (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN107425852B (zh) 基于二进制权重电荷再分配的逐次逼近型模数转换器
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN104967451A (zh) 逐次逼近型模数转换器
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN111327324B (zh) 一种适用于逐次逼近型模数转换器的电容阵列结构
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN107888190B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
CN102111156A (zh) 用于实现最小动态范围的逐次渐近型模数转换电路
CN112564709B (zh) 一种基于误差反馈式的噪声整形逐次逼近模数转换器
CN111371457A (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN113014263B (zh) 一种逐次逼近型adc的电容阵列和开关逻辑电路
CN113904686A (zh) 一种用于低功耗sar adc中的控制电路
CN112350728B (zh) 一种减少电容阵列的逐次逼近型模数转换器及其工作方法
CN112272027A (zh) 一种逐次逼近模数转换器及电容开关切换方法
CN114204942B (zh) 逐次逼近型模数转换器及转换方法
CN115459769A (zh) 一种带有分段参考电压的逐次逼近模数转换器
US20040257257A1 (en) A/D converter and A/D conversion method
CN114710155A (zh) 用于sar型模数转换器的逻辑控制电路、sar型模数转换器
CN110572158B (zh) 逐次逼近型adc的电容阵列电路及其电容开关控制方法
CN212231427U (zh) 一种模数转换装置
CN104617956A (zh) 高能效小面积电容阵列逐次逼近型模数转换器及转换方法
CN111669180B (zh) 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant