CN113904686A - 一种用于低功耗sar adc中的控制电路 - Google Patents

一种用于低功耗sar adc中的控制电路 Download PDF

Info

Publication number
CN113904686A
CN113904686A CN202111191588.XA CN202111191588A CN113904686A CN 113904686 A CN113904686 A CN 113904686A CN 202111191588 A CN202111191588 A CN 202111191588A CN 113904686 A CN113904686 A CN 113904686A
Authority
CN
China
Prior art keywords
capacitor
phase
control circuit
group
switch control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111191588.XA
Other languages
English (en)
Inventor
李效龙
杨双竹
潘敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhangjiagang Longsi Biomedical Technology Co ltd
Original Assignee
Zhangjiagang Longsi Biomedical Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhangjiagang Longsi Biomedical Technology Co ltd filed Critical Zhangjiagang Longsi Biomedical Technology Co ltd
Publication of CN113904686A publication Critical patent/CN113904686A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种用于低功耗SAR ADC中的控制电路，包括同相端电容阵列、反相端电容阵列、同相端混合开关控制电路、反相端混合开关控制电路、Vcm采样开关电路和电压比较器；同相端电容阵列通过同相端混合开关控制电路选择接入同相输入信号Vip、共模电平Vcm、同相参考电平VRP或反相参考电平VRN，反相端电容阵列通过反相端混合开关控制电路选择接入反相输入信号Vin、共模电平Vcm、同相参考电平VRP或反相参考电平VRN；同相端电容阵列和反相端电容阵列均与Vcm采样开关电路相连，同时分别与电压比较器的同相输入端和反相输入端相连。本发明第一次比较建立的速度快，能耗低，不会造成电容阵列横向过长。

Description

一种用于低功耗SAR ADC中的控制电路
技术领域
本发明属于生物电子领域，具体涉及一种用于低功耗SAR ADC中的控制电路。
背景技术
逐次逼近型模数转换器(Successive Approximation Analog-to-DigitalConverter，SAR ADC)是一种中高精度和中等速度的模数转换器，其优点是低功耗、速度快。低频低功耗SAR ADC被用于低功耗模拟前端、生物医学信号处理和医疗电子设备中。
在许多情况下，数字模拟转换器(Digital-to-Analog Converter,DAC)是SAR ADC中功耗贡献最多的组成部分，因此降低DAC功耗是降低SAR ADC系统总功耗的关键。目前已经提出了很多降低DAC功耗的方法，如在DAC中引入两步开关(Two-Step Switching)、单调开关(Monotonic Switching)、分裂电容开关(Split Capacitor Switching)和共模开关(Vcm_based Switching)等等。与传统的分裂电容器技术相比，共模开关技术基于差分配置可以降低88％的开关能量[1]，分裂电容技术与节能开关顺序技术相结合可以实现56％的节省转换能源[2]。
[1]Y.Zhu,C.-H.Chan,U.F.Chio,S.-W.Sin,U.Seng-Pan,R.P.Martins,andF.Maloberti,“A 10-bit 100-MS/s reference-free SAR ADC in 90nm CMOS,”IEEEJ.Solid-State Circuits,vol.45,no.6,pp.1111–1121,Jun.2010.
[2]Y.Chang,C.-S.Wang,and C.-K.Wang,“A 8-bit 500-KS/s low power SARADC for bio-medical applications,”in Proc.IEEE ASSCC Dig.Tech.Papers,Nov.2007,pp.228–231.
但是上述共模开关技术和分裂电容开关技术存在以下几个问题：
1、单独使用共模开关算法，由于引入了共模电平Vcm，会使晶体管的VGS变为VDD-Vcm，使开关的导通电阻变大，使得比较建立的时间增长；
2、分裂电容结构可以无需接入共模电平Vcm，但是分裂电容结构会使得电容的横相分布过长，导致阶梯效应的概率增加，最终降低电容的匹配精度；
3、电容自由端选择不同的参考电平会导致不同结果的能耗开销，现在通常都会选择接地电平GND，一次转换量程为满程，需要的开关能耗较大。
发明内容
发明目的：为了克服上述现有技术的不足，本发明提供了一种用于低功耗SAR ADC中的控制电路。
技术方案：本发明的一种用于低功耗SAR ADC中的控制电路，包括电容阵列、混合开关控制电路、Vcm采样开关电路和电压比较器，其中，电容阵列包括同相端电容阵列和反相端电容阵列；混合开关控制电路包括同相端混合开关控制电路和反相端混合开关控制电路；同相端电容阵列通过同相端混合开关控制电路选择接入同相输入信号Vip、共模电平Vcm、同相参考电平VRP或反相参考电平VRN，反相端电容阵列通过反相端混合开关控制电路选择接入反相输入信号Vin、共模电平Vcm、同相参考电平VRP或反相参考电平VRN；同相端电容阵列与Vcm采样开关电路相连，同时与电压比较器的同相输入端相连；反相端电容阵列与Vcm采样开关电路相连，同时与电压比较器的反相输入端相连。
优选的，同相端电容阵列包括分段电容Ca、高电位段电容阵列和低电位段电容阵列，分段电容Ca将高电位段电容阵列和低电位段电容阵列串联；其中，高电位段电容阵列包括单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs共M+2个电容组；其中，最高位权重组包括电容组CPMM和电容组CPMMs；低电位段电容阵列包括电容组CPL1、电容组CPL2、……、电容组CPLL共L个电容组；同相端电容阵列均以二进制权值顺序排列；反相端电容阵列与反相端混合开关控制电路分别与同相端电容阵列和同相端混合开关控制电路对称。
优选的，单位电容组Cpc包括1个单位电容，电容组CPM1包括1个单位电容，电容组CPM2包括2个并联的单位电容，电容组CPM3由4个单位电容并联而成，……，电容组CPM(M-1)包括2M-2个并联的单位电容，最高权重电容组包括2M-1个并联的单位电容，其中，电容组CPMM包括2M-2个并联的单位电容，电容组CPMMs包括2M-2个并联的单位电容，共需2M个电容；电容组CPL1有1个单位电容，电容组CPL2由2个单位电容并联而成，……，电容组CPLL由2L-1个单位电容并联而成，共需2L-1个单位电容；反相端电容阵列与反相端混合开关控制电路分别与同相端电容阵列和同相端混合开关控制电路对称。
优选的，同相端电容阵列(101)中的单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs中各个电容的顶板相连，电容组CPL1、电容组CPL2、……、电容组CPL中各个电容的顶板相连，分段电容Ca将两处顶板连接点串联形成公共点，公共点接入电压比较器的同相输入端，同时公共点通过Vcm采样开关电路接入共模电平Vcm；同相端电容阵列中的单位电容组Cpc的底板通过同相端混合开关控制电路选择连接同相输入信号Vip或共模电平Vcm，电容组CPM1、电容组CPM2、……、电容组CPM(M-1)的底板通过同相端混合开关控制电路选择连接共模电平Vcm、同相参考电平VRP、反相参考电平VRN或接入同相输入信号Vip；最高位权重组的电容组CPMM和电容组CPMMs的底板通过同相端混合开关控制电路选择接入同相参考电平VRP、反相参考电平VRN或同相输入信号Vip；同相端低电位电容阵列中的电容组CPL1、电容组CPL2、……、电容组CPLL的底板通过同相端混合开关控制电路选择连接共模电平Vcm、同相参考电平VRP或反相参考电平VRN；反相端电容阵列与反相端混合开关控制电路分别与同相端电容阵列和同相端混合开关控制电路对称。
另外，该控制电路包括三个工作阶段，具体为：
采样阶段：同相端电容阵列中单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs的底板通过同相端混合开关控制电路选择接入同相输入信号Vip，电容组CPL1、电容组CPL2、……、电容组CPLL中的电容底板通过同相端混合开关控制电路接入共模电平Vcm，同时同相端电容阵列的公共点接入共模电平Vcm；
电荷转移阶段：同相端电容阵列中单位电容组Cpc、电容组CPM1、电容组CPM2、……和电容组CPM(M-1)的底板通过同相端混合开关控制电路选择接入共模电平Vcm，电容组CPMM选择接入同相参考电平VRP，电容组CPMMs选择接入反相参考电平VRN，电容组CPL1、电容组CPL2、……、电容组CPLL的电容保持接共模电平Vcm，同时同相端电容阵列的顶板通过Vcm采样开关电路断开连接共模电平Vcm，同相输入信号Vip直接输入电压比较器的同相端以完成第一次比较；
比较阶段：根据上一位的比较结果，同相端电容阵列中最高位权重电容组CPMM和电容组CPMMs的底板选择接同相参考电平VRP或反相参考电平VRN，选择完成即比较建立，然后进行第二次信号比较，以此类推，直到完成所有比较。
优选的，同相端混合开关控制电路和反相端混合开关控制电路组成双端信号输入，同相端电容阵列和反相端电容阵列双端输入输出；其中，共模电平为：Vcm＝12(VRP+VRN)。有益效果：与现有技术相比，本发明具有以下有益效果：
(1)在共模开关算法的基础上，提出了一种混合开关算法，使得最高权重电容组无需接共模电平Vcm，从而能提升第一次比较建立的速度；混合开关算法能在保持共模开关算法的优势上，进一步降低能耗；
(2)结合分裂电容结构，仅使电容阵列最高权重电容组采用分裂电容结构，在不影响ADC精度的同时，不会造成电容阵列横向过长；此外，此种混合开关电路也可以运用到顶板采样结构中；
(3)相比于传统的电容开关转换算法引入接地电平GND，本发明通过增加共模电平Vcm，一次转换不是满量程，开关能耗较少。
附图说明
图1为本发明的控制电路组成框图；
图2为本发明具体实施例的4bit控制电路组成框图；
图3为本发明具体实施例的工作过程图；其中，(a)为4bit控制电路采样阶段电路状态示意图，(b)为4bit控制电路电荷转移阶段电路状态示意图，(c)为4bit控制电路比较阶段电路状态示意图，(d)为4bit控制电路其余位比较过程示意图；
图4为本发明具体实施例的开关切换示意图；
图5为本发明具体实施例的开关能量仿真图。
具体实施方式
以下将结合具体实施例和附图，对本发明进行详细说明。
如图1所示，本发明的一种用于低功耗SAR ADC中的控制电路，包括电容阵列10、混合开关控制电路20、Vcm采样开关电路30和电压比较器40，其中，电容阵列10包括同相端电容阵列101和反相端电容阵列102；混合开关控制电路20包括同相端混合开关控制电路201和反相端混合开关控制电路202。
进一步地，同相端电容阵列101通过同相端混合开关控制电路201选择接入同相输入信号Vip、共模电平Vcm、同相参考电平VRP或反相参考电平VRN，反相端电容阵列102通过反相端混合开关控制电路202选择接入反相输入信号Vin、共模电平Vcm、同相参考电平VRP或反相参考电平VRN；同相端电容阵列101与Vcm采样开关电路30相连，同时与电压比较器40的同相输入端相连；反相端电容阵列102与Vcm采样开关电路30相连，同时与电压比较器40的反相输入端相连；同相端混合开关控制电路201和反相端混合开关控制电路202组成双端信号输入，同相端电容阵列101和反相端电容阵列102双端输入输出；其中，共模电平为：Vcm＝12(VRP+VRN)。
具体的，同相端电容阵列101包括分段电容Ca、高电位段电容阵列和低电位段电容阵列；分段电容Ca将高电位段电容阵列和低电位段电容阵列串联。其中，高电位段电容阵列由单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs共M+2个电容组组成；其中，最高位权重电容组(MSB)平均分裂成两个电容组，即电容组CPMM和电容组CPMMs；低电位段电容阵列由电容组CPL1、电容组CPL2、……、电容组CPLL共L个电容组组成。同相端电容阵列101均以二进制权值顺序排列，即2N，N＝1，2，3……；其中：单位电容组Cpc有1个单位电容，电容组CPM1有1个单位电容，电容组CPM2由2个单位电容并联而成，CPM3由4个单位电容并联而成，…，电容组CPM(M-1)由2M-2个单位电容并联而成，最高权重电容组(MSB)由2M-1个单位电容并联而成，其中电容组CPMM由2M-2个单位电容并联而成，分裂电容组CPMMs由2M-2个单位电容并联而成，共需2M个单位电容；电容组CPL1有1个单位电容，电容组CPL2由2个单位电容并联而成，……，电容组CPLL由2L-1个单位电容并联而成，共需2L-1个单位电容。
进一步地，同相端电容阵列101中的单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs中各个电容的顶板相连，电容组CPL1、电容组CPL2、……、电容组CPLL中各个电容的顶板相连，分段电容Ca将两处顶板连接点串联形成公共点，公共点接入电压比较器40的同相输入端，同时公共点通过Vcm采样开关电路30接入共模电平Vcm；同相端电容阵列101中的单位电容组Cpc的底板(自由点)通过同相端混合开关控制电路201选择连接同相输入信号Vip或共模电平Vcm，电容组CPM1、电容组CPM2、……、电容组CPM(M-1)的底板(自由点)通过同相端混合开关控制电路201可选择连接共模电平Vcm、同相参考电平VRP、反相参考电平VRN或接入同相输入信号Vip；最高位权重组(MSB)的电容组CPMM和电容组CPMMs的底板(自由点)通过同相端混合开关控制电路201可选择接入同相参考电平VRP、反相参考电平VRN或同相输入信号Vip；同相端低电位电容阵列中的电容组CPL1、电容组CPL2、……、电容组CPLL的底板(自由点)通过同相端混合开关控制电路201可选择连接共模电平Vcm、同相参考电平VRP或反相参考电平VRN；反相端电路与同相端电路对称。
进一步地，本发明控制电路的工作共有三个阶段，各阶段情况如下：采样阶段：同相端电容阵列101中单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs的底板(自由点)，通过同相端混合开关控制电路201选择接入同相输入信号Vip，电容组CPL1、电容组CPL2、……、电容组CPLL中的电容底板(自由点)通过同相端混合开关控制电路201接入共模电平Vcm，同时同相端电容阵列101的公共点接入共模电平Vcm；电荷转移阶段：同相端电容阵列101中单位电容组Cpc、电容组CPM1、电容组CPM2、……和电容组CPM(M-1)的底板(自由点)通过同相端混合开关控制电路201选择接入共模电平Vcm，电容组CPMM选择接入同相参考电平VRP，电容组CPMMs选择接入反相参考电平VRN，电容组CPL1、电容组CPL2、……、电容组CPLL的电容保持接共模电平Vcm，同时同相端电容阵列101的顶板(公共点)通过Vcm采样开关电路30断开连接共模电平Vcm，同相输入信号Vip可以直接输入电压比较器40的同相端以完成第一次比较；比较阶段：根据上一位的比较结果，同相端电容阵列101中最高位权重电容组CPMM和电容组CPMMs的底板(自由点)选择接同相参考电平VRP或反相参考电平VRN，选择完成即比较建立，可以进行第二次信号比较，以此类推，直到完成所有比较。反相端电路与同相端电路类似。
下面以4bit电路为例进行说明：
如图2所示，为本实施例的4bit电路组成框图，由于4bit电路所用电容数量较少，可以不用分段电容结构，故无分段电容Ca。该结构包括电容阵列10、混合开关控制电路20、Vcm采样开关电路30和电压比较器40。其中，电容阵列10包括同相端电容阵列101和反相端电容阵列102；混合开关控制电路20包括同相端混合开关控制电路201和反相端混合开关控制电路202。
进一步地，同相端电容阵列101通过同相端混合开关控制电路201选择接入同相输入信号Vip、共模电平Vcm或参考电平Vref，反相端电容阵列102通过反相端混合开关控制电路202选择接入反相输入信号Vin、共模电平Vcm或参考电平Vref；同相端电容阵列101与电压比较器40的同相输入端相连，反相端电容阵列102与电压比较器40的反相输入端相连。混合开关控制电路20组成双端信号输入，电容阵列10双端输入输出；更多的，为便于描述，引入参考电平Vref以表示同相参考电平VRP和反相参考电平VRN，其中，Vcm＝1/2Vref。
进一步地，同相端电容阵列101包括单位电容Cc和二进制权重电容组；其中，二进制权重电容组由Bp0、Bp1、Bp2和Bp2s共4个电容组组成，其中，最高位权重组(MSB)由Bp2和Bp2s组成；同相端电容阵列101均以二进制的权值顺序排列，其中：单位电容Cc有1个单位电容，电容组Bp0有1个单位电容，电容组Bp1由2位单位电容并联而成，电容组Bp2由2个单位电容并联而成，电容组Bp2s由2个单位电容并联而成。
进一步地，同相端电容阵列101中的电容组Bp0、Bp1、Bp2和Bp2s，以及单位电容Cc的顶板相连形成公共点，并接入电压比较器40的同相输入端，同时通过Vcm采样开关电路30连接共模电平Vcm；同相端电容阵列101中电容组Bp0和电容组Bp1的底板(自由点)通过同相端混合开关控制电路201可选择连接共模电平Vcm、参考电平Vref或接入同相输入信号Vip，单位电容Cc的底板(自由点)通过同相端混合开关控制电路201可选择连接共模电平Vcm或同相输入信号Vip，最高位权重(MSB)电容组Bp2和Bp2s的底板(自由点)通过同相端混合开关控制电路201可选择接入参考电平Vref或同相输入信号Vip。反相端电路与同相端电路对称。
如图3所示，本实施例使用的电容阵列101采用底板采样，其工作过程包括采样阶段、电荷转移和比较阶段，具体为：
(1)在采样阶段，参照图3中(a)，同相端电容阵列101和反相端电容阵列102分别从底板接入同相输入信号Vip和反相输入信号Vin，同相输入信号Vip和反相输入信号Vin分别通过同相端混合开关控制电路201和反相端混合开关控制电路202被采样到电容底板，单位电容Cc也参与采样；同时同相端电容阵列101和反相端电容阵列102的顶板(公共点)接入参考电平Vcm。至此，采样阶段完成；
(2)电荷转移：参照图3中(b)，同相端电容阵列101和反相端电容阵列102中电容组的顶板(公共点)与共模电平Vcm断开并悬空，其底板(除最高权重电容组)接入共模电平Vcm，同相端电容阵列101中最高权重电容组Bp2的底板接VRN，电容组Bp2s的底板接VRP，反相端电容阵列102中最高权重电容组Bn2的底板接VRN，电容组Bn2s的底板接VRP完成电荷转移，此阶段不消耗能量；
(3)逐次比较阶段：参照图3中(c)，电荷转移完成后，输入信号被转移到了电容组顶板，且可以将信号直接输入到电压比较器40进行比较，得到比较结果D0。若D0＝1，则同相端电容阵列101中电容组Bp2将接入反相参考电平VRN，电容组Bp2s保持接入反相参考电平VRN，反相端电容阵列102中电容组Bn2接同相参考电平VRP，电容组Bn2s保持接入同相参考电平VRP；D0＝0与之对称；比较建立完成后，可以将信号输入电压比较器40进行比较，得到比较结果D1；参照图3中(d)，以此类推，直到比较完成。
实际上，在SAR ADC中，电容作为储能元件并不消耗能量，所说的电容开关能耗是指电容底板在不同电平间切换所消耗的能量。由于本实施例使用了底板采样技术，将参考电压采在了电容底板，但是通过电荷转移将参考电压转移到电容顶板处，转移时无能量转换，所以电荷转移阶段所耗能量Eex＝0；同顶板采样一样，该电路第一次比较直接将信号输入比较器的两端进行比较，无开关切换动作，所消耗的能量E1＝0。对于MSB位的分裂电容，在电荷转移时，分裂电容的一半接同相参考电平VRP，一半接反相参考电平VRN，从而保持共模电平Vcm。根据上一比较位的输出结果，MSB位的分裂电容要选择接VRP或者VRN，而无论接哪一个，分裂电容都只需要转换其中一半电容，另一半电容属于“关闭”状态。相比于未分裂时需要MSB位全部电容都参与转换，分裂电容可以节省一半的能量。
在DAC电容阵列整体容值不变的情况下，采用不同的开关切换方式会导致不同的DAC功耗，由此可计算出最高位权重组分裂电容所消耗的能量Es为：
Figure BDA0003301394950000081
其中，QC是当前电容携带的电荷量，C是电容的容值。而未分裂时的能量为E＝CVr2ef。所以分裂电容在转换时能节省约50％的能量。
其余电容组的开关转换能量Eref为：
Figure BDA0003301394950000082
若选择接地GND电平，其能耗为：
Figure BDA0003301394950000083
参照图4，设C1表示电容底板从共模电平Vcm切换到参考电平Vref的电容，C2表示电容底板一直接参考电平Vref的电容，C3则表示电容底板一直连接共模电平Vcm时的电容。假设开关在t＝t0时，将电容C的底板从Vcm连接到Vref，并在t＝ts时达到稳定，设节点Va在t＝t0和t＝ts时的电压值分别为Va[t0]和Va[ts]。由此可以看出，电容的参考电平选择共模电平Vcm比选择使用接地GND电平可以节省约50％的能耗。
如图5所示，为本发明的电路结构与传统结构、分裂电容结构以及共模开关结构应用于10bit SAR ADC的仿真结果，横轴为输出码字，竖轴为所消耗的开关能量。本发明电路结构所消耗的平均能量约为127.8CV2 ref，分裂电容结构的平均能量约为800CV2 ref，共模开关结构的平均能量约为170.2CV2 ref，本发明的开关算法比另外两种结构更低。

Claims (6)

1.一种用于低功耗SAR ADC中的控制电路，其特征在于：包括电容阵列(10)、混合开关控制电路(20)、Vcm采样开关电路(30)和电压比较器(40)，其中，电容阵列(10)包括同相端电容阵列(101)和反相端电容阵列(102)；混合开关控制电路(20)包括同相端混合开关控制电路(201)和反相端混合开关控制电路(202)；同相端电容阵列(101)通过同相端混合开关控制电路(201)选择接入同相输入信号Vip、共模电平Vcm、同相参考电平VRP或反相参考电平VRN，反相端电容阵列(102)通过反相端混合开关控制电路(202)选择接入反相输入信号Vin、共模电平Vcm、同相参考电平VRP或反相参考电平VRN；同相端电容阵列(101)与Vcm采样开关电路(30)相连，同时与电压比较器(40)的同相输入端相连；反相端电容阵列(102)与Vcm采样开关电路(30)相连，同时与电压比较器(40)的反相输入端相连。
2.根据权利要求1所述的一种用于低功耗SAR ADC中的控制电路，其特征在于：同相端电容阵列(101)包括分段电容Ca、高电位段电容阵列和低电位段电容阵列，分段电容Ca将高电位段电容阵列和低电位段电容阵列串联；其中，高电位段电容阵列包括单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs共M+2个电容组；其中，最高位权重组包括电容组CPMM和电容组CPMMs；低电位段电容阵列包括电容组CPL1、电容组CPL2、……、电容组CPLL共L个电容组；同相端电容阵列(101)均以二进制权值顺序排列；反相端电容阵列(102)与反相端混合开关控制电路(202)分别与同相端电容阵列(101)和同相端混合开关控制电路(201)对称。
3.根据权利要求2所述的一种用于低功耗SAR ADC中的控制电路，其特征在于：其中：单位电容组Cpc包括1个单位电容，电容组CPM1包括1个单位电容，电容组CPM2包括2个并联的单位电容，电容组CPM3由4个单位电容并联而成，……，电容组CPM(M-1)包括2M-2个并联的单位电容，最高权重电容组包括2M-1个并联的单位电容，其中，电容组CPMM包括2M-2个并联的单位电容，电容组CPMMs包括2M-2个并联的单位电容，共需2M个电容；电容组CPL1有1个单位电容，电容组CPL2由2个单位电容并联而成，……，电容组CPLL由2L-1个单位电容并联而成，共需2L-1个单位电容；反相端电容阵列(102)与反相端混合开关控制电路(202)分别与同相端电容阵列(101)和同相端混合开关控制电路(201)对称。
4.根据权利要求2所述的一种用于低功耗SAR ADC中的控制电路，其特征在于：其中：同相端电容阵列(101)中的单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs中各个电容的顶板相连，电容组CPL1、电容组CPL2、……、电容组CPL中各个电容的顶板相连，分段电容Ca将两处顶板连接点串联形成公共点，公共点接入电压比较器(40)的同相输入端，同时公共点通过Vcm采样开关电路(30)接入共模电平Vcm；同相端电容阵列(101)中的单位电容组Cpc的底板通过同相端混合开关控制电路(201)选择连接同相输入信号Vip或共模电平Vcm，电容组CPM1、电容组CPM2、……、电容组CPM(M-1)的底板通过同相端混合开关控制电路(201)选择连接共模电平Vcm、同相参考电平VRP、反相参考电平VRN或接入同相输入信号Vip；最高位权重组的电容组CPMM和电容组CPMMs的底板通过同相端混合开关控制电路(201)选择接入同相参考电平VRP、反相参考电平VRN或同相输入信号Vip；同相端低电位电容阵列中的电容组CPL1、电容组CPL2、……、电容组CPLL的底板通过同相端混合开关控制电路(201)选择连接共模电平Vcm、同相参考电平VRP或反相参考电平VRN；反相端电容阵列(102)与反相端混合开关控制电路(202)分别与同相端电容阵列(101)和同相端混合开关控制电路(201)对称。
5.根据权利要求2所述的一种用于低功耗SAR ADC中的控制电路，其特征在于：该控制电路包括三个工作阶段，具体为：
采样阶段：同相端电容阵列(101)中单位电容组Cpc、电容组CPM1、电容组CPM2、……、电容组CPM(M-1)、电容组CPMM和电容组CPMMs的底板通过同相端混合开关控制电路(201)选择接入同相输入信号Vip，电容组CPL1、电容组CPL2、……、电容组CPLL中的电容底板通过同相端混合开关控制电路(201)接入共模电平Vcm，同时同相端电容阵列(101)的公共点接入共模电平Vcm；
电荷转移阶段：同相端电容阵列(101)中单位电容组Cpc、电容组CPM1、电容组CPM2、……和电容组CPM(M-1)的底板通过同相端混合开关控制电路(201)选择接入共模电平Vcm，电容组CPMM选择接入同相参考电平VRP，电容组CPMMs选择接入反相参考电平VRN，电容组CPL1、电容组CPL2、……、电容组CPLL的电容保持接共模电平Vcm，同时同相端电容阵列(101)的顶板通过Vcm采样开关电路(30)断开连接共模电平Vcm，同相输入信号Vip直接输入电压比较器(40)的同相端以完成第一次比较；
比较阶段：根据上一位的比较结果，同相端电容阵列(101)中最高位权重电容组CPMM和电容组CPMMs的底板选择接同相参考电平VRP或反相参考电平VRN，选择完成即比较建立，然后进行第二次信号比较，以此类推，直到完成所有比较。
6.根据权利要求1所述的一种用于低功耗SAR ADC中的控制电路，其特征在于：同相端混合开关控制电路(201)和反相端混合开关控制电路(202)组成双端信号输入，同相端电容阵列(101)和反相端电容阵列(102)双端输入输出；其中，共模电平为：Vcm＝1/2(VRP+VRN)。
CN202111191588.XA 2021-10-11 2021-10-13 一种用于低功耗sar adc中的控制电路 Pending CN113904686A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111181192 2021-10-11
CN2021111811927 2021-10-11

Publications (1)

Publication Number Publication Date
CN113904686A true CN113904686A (zh) 2022-01-07

Family

ID=79191727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111191588.XA Pending CN113904686A (zh) 2021-10-11 2021-10-13 一种用于低功耗sar adc中的控制电路

Country Status (1)

Country Link
CN (1) CN113904686A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114726374A (zh) * 2022-04-22 2022-07-08 深圳市灵明光子科技有限公司 一种电容阵列结构
CN114844503A (zh) * 2022-05-11 2022-08-02 上海交通大学 基于Split电容DAC的低功耗逐次逼近型模数转换器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114726374A (zh) * 2022-04-22 2022-07-08 深圳市灵明光子科技有限公司 一种电容阵列结构
CN114726374B (zh) * 2022-04-22 2024-04-30 深圳市灵明光子科技有限公司 一种电容阵列结构
CN114844503A (zh) * 2022-05-11 2022-08-02 上海交通大学 基于Split电容DAC的低功耗逐次逼近型模数转换器
CN114844503B (zh) * 2022-05-11 2024-05-14 上海交通大学 基于Split电容DAC的低功耗逐次逼近型模数转换器

Similar Documents

Publication Publication Date Title
CN113904686A (zh) 一种用于低功耗sar adc中的控制电路
CN109474278B (zh) 基于电荷再分配的超低功耗逐次逼近型模数转换器
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
US8514123B2 (en) Compact SAR ADC
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN110971236B (zh) 一种逐次逼近型模数转换器及模数转换方法
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN106059589A (zh) 一种n位低功耗逐次逼近型模数转换器
CN107968656B (zh) 一种逐次逼近型模拟数字转换器及其应用切换方法
CN107395205B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
CN111669179B (zh) 用于sar adc电容阵列的新型单向开关切换电路及其控制方法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN112350728B (zh) 一种减少电容阵列的逐次逼近型模数转换器及其工作方法
CN113131941B (zh) 一种应用于逐次逼近模数转换器的低功耗开关方法
CN115642916A (zh) Sar adc电容阵列的采样及转换方法
CN114710155A (zh) 用于sar型模数转换器的逻辑控制电路、sar型模数转换器
CN109039338B (zh) 差分电容阵列及其开关切换方法
CN114401008A (zh) 差分输入sar adc的开关电容电路及开关控制方法
CN109768800B (zh) 一种基于电荷再分配的超低功耗逐次逼近型模数转换器
CN110190850A (zh) 一种逐次逼近型模数转换器
CN212231427U (zh) 一种模数转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination