CN107248864B - 基于权重校准的高精度模数转换器及转换方法 - Google Patents

基于权重校准的高精度模数转换器及转换方法 Download PDF

Info

Publication number
CN107248864B
CN107248864B CN201710427664.XA CN201710427664A CN107248864B CN 107248864 B CN107248864 B CN 107248864B CN 201710427664 A CN201710427664 A CN 201710427664A CN 107248864 B CN107248864 B CN 107248864B
Authority
CN
China
Prior art keywords
weight
value
array
capacitor array
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710427664.XA
Other languages
English (en)
Other versions
CN107248864A (zh
Inventor
李婷
胡刚毅
李儒章
张勇
黄正波
陈光炳
付东兵
王育新
倪亚波
袁浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201710427664.XA priority Critical patent/CN107248864B/zh
Publication of CN107248864A publication Critical patent/CN107248864A/zh
Application granted granted Critical
Publication of CN107248864B publication Critical patent/CN107248864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

本发明提供一种基于权重校准的高精度模数转换器及转换方法，其模数转换器包括冗余权重电容阵列、比较器阵列、比较器、控制逻辑电路、权重提取电路以及权重校准电路；本发明能够大幅降低单位电容数量，节省版图面积和功耗，降低了模拟电路的设计复杂度，并且误差测量精度不受工艺条件限制，避免了电容失配误差校准相关的补偿电容阵列及相关电路的使用，本发明降低了曲线拟合实际需要的数据点的数量，通过少量数据的反复使用，极大的减小曲线拟合的计算量，降低了输入信号频率对电容误差估计的影响。

Description

基于权重校准的高精度模数转换器及转换方法
技术领域
本发明涉及电子领域，尤其涉及一种基于权重校准的高精度模数转换器及转换方法。
背景技术
模数转换器是用来通过一定的电路将模拟量转变为数字量的电子元件，逐次逼近型(SAR，successive approximation register)模数(A/D，Analog to Digital)转换器是目前国际上的一个研究热点。它通常包括一个电容阵列、一个比较器、一个逐次逼近寄存器和控制逻辑电路。由于SAR型A/D转换器中单元电路个数相对较少，并且不包含消耗大量功耗的运算放大器，因此可以实现很低的功耗。由于电路模块数较少，因此版图面积也较小。这些特性使得SAR型A/D转换器可以广泛应用于各种便携设备。SAR型结构逐步成为实现高精度A/D转换器的一种非常有潜力的结构。
但是，在采用SAR型结构时，随着分辨率的提高，会面临几个方面的问题：
(1)随着分辨率的增加，需要的DAC电容阵列会随指数增大，为了解决这个问题，通常采用分段电容结构来实现SAR型ADC中的电容阵列，但是，采用分段电容结构时，由于工艺偏差的影响，会引入电容段与段之间的失配；
(2)随着分辨率的增加，工艺相关的电容失配的影响将更加显著，工艺偏差确保的精度最多达到10位左右，需要对工艺偏差引起的电容权重失配进行校准；
(3)传统的用于权重提取和校准的模拟方法，一方面，由于需要增加辅助的电容阵列和辅助的控制逻辑电路，导致电路设计的复杂度高，另一方面，权重提取和校准的精度受限于最小电容值，因此传统的模拟校准方法很难满足高精度ADC的精度要求；
(4)近年来提出的一些数字校准方法，也存在校准复杂度高的问题，校准精度受限于辅助ADC或扰动信号产生精度的问题，很难应用到高精度ADC中。
有鉴于此，亟需一种新的技术手段，对现有的高精度逐次逼近模数转换器进行改进，能够解决上述技术问题，提升模数转换器的精度。
发明内容
鉴于以上所述现有技术的缺点，本发明提供一种基于权重校准的高精度模数转换器及转换方法，以解决上述技术问题。
本发明提供的基于权重校准的高精度模数转换器，包括：
冗余权重电容阵列，用于采集输入电压，并产生输出电压；
比较器阵列，用于比较输入电压与基准电压，并输出阵列比较结果；
比较器，用于比较所述冗余权重电容阵列的输出电压，并输出比较器比较结果；
权重提取电路，用于根据所述比较器阵列输出的阵列比较结果、比较器输出的比较器比较结果以及信号特征，提取并保存冗余权重电容阵列中的电容的实际权重；
权重校准电路，用于根据比较器阵列输出的阵列比较结果、比较器输出的比较器比较结果和权重提取电路中的电容实际权重，计算基于权重校准的高精度模数转换器的输出码；对所述输出码进行曲线拟合，获取拟合曲线，根据实际输出曲线和拟合曲线之间的误差，获取电容的实际权重；
控制逻辑电路，用于对冗余权重电容阵列、比较器阵列、比较器、权重提取电路和权重校准电路进行控制。
进一步，所述控制逻辑电路根据比较器输出的比较器比较结果依次控制冗余权重电容阵列中的电容开关改变连接方式，重新产生新的输出电压，并将所述新的输出电压输出至比较器重新比较，直至最后一组电容的开关被控制逻辑电路控制改变其连接方式，将比较器每次的输出的比较器比较结果和比较器阵列输出的阵列比较结果发送至权重提取电路，获取冗余权重电容阵列的实际权重，再通过权重校准电路进行校准后输出。
进一步，所述冗余权重电容阵列包括p段电容阵列和p-1个分段电容，所述p段电容阵列的第1段电容阵列中的每个电容权重相等；第2段至第p段的每段电容阵列中至少包含一个冗余位，在相同的电容段中所述冗余位位于有效位之后，并根据权重大小降序排列。
进一步，在采样阶段，冗余权重电容阵列的正电压输出端和负电压输出端分别与共模电压连接，在第1段电容阵列中，所有正端开关均连接正电压输入端，所有负端开关均连接负电压输入端，在第2-p段电容阵列中，所有开关均与共模电压连接。
进一步，冗余权重电容阵列的最小冗余位数量为Nr_min＝log2(Ncorrect)，其中Ncorrect为需要校准的误差范围。
进一步，所述冗余权重电容阵列进行采样，同时所述比较器阵列比较输入电压与参考电压，获取阵列比较结果，所述控制逻辑电路根据阵列比较结果控制第1段电容阵列的开关连接方式，产生第一次输出电压，比较器比较电容阵列的输出电压，获取第一次比较器比较结果，所述控制逻辑电路根据第一次比较器比较结果，控制开关的连接方式，改变电容阵列的输出，通过比较器比较获取第二次比较器比较结果，所述控制逻辑电路根据所述第二次比较器比较结果，控制开关的连接方式，改变电容阵列的输出，通过比较器比较获取第三次比较器比较结果，以此类推，直至获取最后一个比较器比较结果。
本发明还提供一种基于权重校准的高精度模数转换方法，包括：
通过冗余权重电容阵列采集输入电压，并产生输出电压；
通过比较器阵列比较输入电压与基准电压，并输出阵列比较结果；
通过比较器比较所述冗余权重电容阵列的输出电压，并输出比较器比较结果；
根据所述阵列比较结果、比较器比较结果以及信号特征，提取并保存冗余权重电容阵列中的电容的实际权重；
根据所述比较器比较结果、阵列比较结果和权重提取电路中的电容实际权重，计算基于权重校准的高精度模数转换器的输出码，所述输出码为阵列比较结果和比较器比较结果按权重相加后的结果；
对所述输出码进行曲线拟合，获取拟合曲线，根据实际输出曲线和拟合曲线之间的误差，获取电容的实际权重。
进一步，将理想值作为权重初始值，所述理想值包括有效位权重理想值和冗余位权重理想值，
第1段电容阵列的理想值为：
Figure BDA0001316590230000031
其中，i＝1,2……n1，n2为第2段电容阵列的有效位数量，np为第p段电容阵列的有效位数量，Wideal_1i为第1段电容阵列的理想权重；
有效位权重：第2段电容阵列最高位权重W21的理想值为
Figure BDA0001316590230000032
第2段电容阵列次高位权重W22的理想值为
Figure BDA0001316590230000033
以此类推…，第p段电容阵列第1位权重Wp1的理想值为
Figure BDA0001316590230000034
第p段电容阵列次高位权重Wp2的理想值为
Figure BDA0001316590230000035
第p段电容阵列第np位权重
Figure BDA0001316590230000036
的理想值为1；
冗余位权重：第2段电容阵列最高冗余位权重Wr21的理想值为
Figure BDA0001316590230000037
第2段电容阵列次高冗余位权重Wr22的理想值为
Figure BDA0001316590230000038
以此类推…，第p段电容阵列最高冗余权重Wrp1的理想值为
Figure BDA0001316590230000039
第p段电容阵列次高冗余位权重Wrideal_p2的理想值为
Figure BDA00013165902300000310
第p段电容阵列第
Figure BDA00013165902300000311
位权重
Figure BDA00013165902300000312
的理想值为1；
其中，r2为第2段电容阵列冗余位个数，以此类推…，rp为第p段电容阵列有效位个数。
进一步，根据设置的理想值进行模数转换，并获取所述阵列比较结果、比较器比较结果和输出码，其中输入信号为信号特征已知的输入信号，且所述输入信号的幅度大于模数转换器输入信号范围的一半；采样点的数量
Figure BDA0001316590230000041
如果输入为周期信号，则采样周期数大于2，对输出的Ns个点进行2x倍抽取，其中x为小于等于7的正整数，抽取后采样点个数为N。
进一步，对所述输出码进行曲线拟合，将N个采样点重复q遍，产生q*N个采样点，其中q为大于1的整数；同时将拟合曲线
Figure BDA0001316590230000042
重复q遍，得到
Figure BDA0001316590230000043
其中，i＝1,2,...,q*N，根据实际输出曲线与拟合曲线之间的误差估计电容实际权重。
进一步，通过如下公式获取第1个实际输出值与拟合值之间的误差值：
Figure BDA0001316590230000044
其中，Dout(1)为第一个输出信号，
Figure BDA0001316590230000045
为第一个拟合值，err(1)为第1个实际输出值与拟合值之间的误差值；
根据第1个实际输出值与拟合值之间的误差值，按权重比例，通过如下公式估计电容实际权重：
Figure BDA0001316590230000046
Figure BDA0001316590230000047
Figure BDA0001316590230000048
其中，μ为步长因子，0＜μ＜1；
若由工艺偏差确定第k段电容阵列后的电容权重不影响电容阵列的单调性，则其权重为理想权重。
进一步，根据估计的权重计算估计输出值：
Figure BDA0001316590230000049
计算估计输出值与拟合值之间的误差：
Figure BDA00013165902300000410
其中，Dout_est(1)为估计输出值，
Figure BDA00013165902300000411
为第一个拟合值，err(2)为第2个实际输出值与拟合值之间的误差值；
根据误差值，按权重比例，再次估计电容实际权重：
Figure BDA0001316590230000051
Figure BDA0001316590230000052
…
Figure BDA0001316590230000053
若由工艺偏差确定第k段电容阵列后的电容权重不影响电容阵列的单调性，则其权重为理想权重；
以此类推重复计算，直到得到完成q*N次估计，得到第q*N次估计权重W11(q*N)，W12(q*N)，…，
Figure BDA0001316590230000054
将估计得到的权重作为校准后的电容实际权重：
Wact_11＝W11(q*N)
Wact_12＝W12(q*N)
…
Figure BDA0001316590230000055
本发明的有益效果：本发明中的基于权重校准的高精度模数转换器及转换方法，能够大幅降低单位电容数量，节省版图面积和功耗，避免了电容失配误差测量相关的辅助电容阵列、辅助开关和控制逻辑电路的使用，大幅降低了模拟电路的设计复杂度，电容失配误差的测量精度高，本发明使用数字方法测量电容失配，误差测量精度不受工艺条件限制，避免了电容失配误差校准相关的补偿电容阵列及相关电路的使用，本发明降低了曲线拟合实际需要的数据点的数量，通过少量数据的反复使用，极大的减小曲线拟合的计算量，通过采样并抽取的形式，使得转换器可以利用低频输入信号的转换结果估计电容权重，降低了输入信号频率对电容误差估计的影响。
附图说明
图1是本发明实施例的基于权重校准的高精度模数转换器的结构示意图。
图2是本发明实施例的比较器阵列的结构示意图。
图3是本发明实施例的冗余权重电容阵列的结构示意图。
图4是本发明实施例的电容误差提取及校准的流程示意图。
附图标记说明：
冗余权重电容阵列-11，比较器阵列-12，比较器-13，控制逻辑电路-14，权重提取电路-15，权重校准电路-16。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例中的基于权重校准的高精度模数转换器，包括：
冗余权重电容阵列11，用于采集输入电压，并产生输出电压，冗余权重电容阵列11的输出端与比较器13的输入端连接；
比较器阵列12，用于比较输入电压与基准电压，并输出阵列比较结果，比较器阵列12的输出端与冗余权重电容阵列11的输入端连接；
比较器13，用于比较所述冗余权重电容阵列的输出电压，并输出比较器比较结果，比较器13的输出端分别与控制逻辑电路14的输入端和权重提取电路15的输入端连接；
权重提取电路15，用于根据所述比较器阵列输出的阵列比较结果、比较器输出的比较器比较结果以及信号特征，提取并保存冗余权重电容阵列中的电容的实际权重，权重提取电路15的输出端与权重校准电路16的输入端连接；
权重校准电路16，用于根据比较器阵列输出的阵列比较结果、比较器输出的比较器比较结果和权重提取电路中的电容实际权重，计算基于权重校准的高精度模数转换器的输出码，所述输出码为比较器输出的比较结果按权重相加后的结果；对所述输出码进行曲线拟合，获取拟合曲线，根据实际输出曲线和拟合曲线之间的误差，获取电容的实际权重；
控制逻辑电路14，用于对冗余权重电容阵列11、比较器阵列12、比较器13、权重提取电路15和权重校准电路16进行控制，控制逻辑电路14的输出端与冗余权重电容阵列11的输入端连接。
在本实施例中，控制逻辑电路14根据比较器13输出的比较器比较结果依次控制冗余权重电容阵列11中的电容开关改变连接方式，重新产生新的输出电压，并将所述新的输出电压输出至比较器13重新比较，直至最后一组电容的开关被控制逻辑电路控制改变其连接方式，将比较器13每次输出的比较器比较结果和比较器阵列12输出的阵列比较结果发送至权重提取电路15，获取冗余权重电容阵列的实际权重，再通过权重的校准电路16进行校准后输出。如图1所示，外部输入信号Vin+和Vin-送往冗余权重电容阵列11和比较器阵列12，冗余权重电容阵列11对输入信号采样，比较器阵列12将输入信号与参考电压进行比较，并产生输出结果
Figure BDA0001316590230000071
控制逻辑电路14根据比较器阵列12输出结果控制冗余权重电容阵列11中的电容开关，产生输出电压Vout+和Vout-，送往比较器13进行比较，控制逻辑电路14根据比较器13输出结果控制冗余权重电容阵列11中的电容开关，重新产生输出电压Vout+和Vout-，送往比较器13进行比较，如此循环，直到最后一组电容的控制开关被重新设置。比较器阵列12输出结果和比较器13每次输出结果都送往权重提取电路15，权重提取电路15根据信号特征提取冗余权重电容阵列中电容的实际权重，送往权重校准电路16，校准后输出。本实施例能够大幅降低单位电容个数，节省版图面积和功耗，降低输入信号频率对电容误差估计的影响。
在本实施例中，通过冗余权重电容阵列11采集输入电压，并在控制逻辑电路14的控制下，产生输出电压Vout+和Vout-，如图3所示，本实施例中的冗余权重电容阵列11中包含第1段电容阵列，第2段电容阵列，…，第p段电容阵列，第1分段电容C1，第2分段电容C2，…，第(p-1)分段电容C(p-1)，其中p为大于等于2的正整数。第1级电容阵列，包含正端电容
Figure BDA0001316590230000072
以及负端电容
Figure BDA0001316590230000073
正端开关
Figure BDA0001316590230000074
以及负端开关
Figure BDA0001316590230000075
其中，正端电容C11的一端与Vout+相接，另一端与开关K11相接，开关K11一端与电容C11相接，另一端在控制逻辑电路的控制下与Vin+、V+或V-相接；C12的一端与Vout+相接，另一端与开关K12相接，开关K12一端与电容C12相接，另一端在控制逻辑电路的控制下与Vin+、V+或V-相接；…；
Figure BDA0001316590230000076
的一端与Vout+相接，另一端与开关
Figure BDA0001316590230000077
相接，开关
Figure BDA0001316590230000078
一端与电容
Figure BDA0001316590230000079
相接，另一端在控制逻辑电路的控制下与Vin+或Vcm相接。其中，负端电容C'11的一端与Vout-相接，另一端与开关K'11相接，开关K'11一端与电容C'11相接，另一端在控制逻辑电路的控制下与Vin-、V+或V-相接；C'12的一端与Vout-相接，另一端与开关K'12相接，开关K'12一端与电容C'12相接，另一端在控制逻辑电路的控制下与Vin-、V+或V-相接；…；
Figure BDA0001316590230000081
的一端与Vout-相接，另一端与开关
Figure BDA0001316590230000082
相接，开关
Figure BDA0001316590230000083
一端与电容
Figure BDA0001316590230000084
相接，另一端在控制逻辑电路的控制下与Vin-或Vcm相接。
Figure BDA0001316590230000085
Figure BDA0001316590230000086
与
Figure BDA0001316590230000087
相等，
Figure BDA0001316590230000088
其中，l1为大于等于1的正整数。第1分段电容C1为第1级电容阵列最后1个电容
Figure BDA0001316590230000089
的2倍，C1等于C'1。
本实施例中的第2段电容阵列，包含正端电容
Figure BDA00013165902300000810
Figure BDA00013165902300000811
以及负端电容
Figure BDA00013165902300000812
正端开关
Figure BDA00013165902300000813
Figure BDA00013165902300000814
以及负端开关
Figure BDA00013165902300000815
Figure BDA00013165902300000816
其中，正端电容C21的一端与V2+相接，另一端与开关K21相接，开关K21一端与电容C21相接，另一端在控制逻辑电路的控制下与V+、V-或Vcm相接；…；
Figure BDA00013165902300000817
的一端与V2+相接，另一端与开关
Figure BDA00013165902300000818
相接，开关
Figure BDA00013165902300000819
一端与电容
Figure BDA00013165902300000820
相接，另一端在控制逻辑电路的控制下与V+、V-或Vcm相接；Cr21的一端与V2+相接，另一端与开关Kr21相接，开关Kr21一端与电容Cr21相接，另一端在控制逻辑电路的控制下与V+、V-或Vcm相接；…；
Figure BDA00013165902300000821
的一端与V2+相接，另一端与开关
Figure BDA00013165902300000822
相接，开关
Figure BDA00013165902300000823
一端与电容
Figure BDA00013165902300000824
相接，另一端在控制逻辑电路的控制下与V+、V-或Vcm相接；Cm2的一端与V2+相接，另一端与Vcm相接。其中，负端电容C'21的一端与V2-相接，另一端与开关K'21相接，开关K'21一端与电容C'21相接，另一端在控制逻辑电路的控制下与V+、V-或Vcm相接；…；
Figure BDA00013165902300000825
的一端与V2-相接，另一端与开关
Figure BDA00013165902300000826
相接，开关
Figure BDA00013165902300000827
一端与电容
Figure BDA00013165902300000828
相接，另一端在控制逻辑电路的控制下与V+、V-或Vcm相接；Cr'21的一端与V2-相接，另一端与开关Kr'21相接，开关Kr'21一端与电容Cr'21相接，另一端在控制逻辑电路的控制下与V+、V-或Vcm相接；…；
Figure BDA00013165902300000829
的一端与V2-相接，另一端与开关
Figure BDA00013165902300000830
相接，开关
Figure BDA00013165902300000831
一端与电容
Figure BDA00013165902300000832
相接，另一端在控制逻辑电路的控制下与V+、V-或Vcm相接；C'm2的一端与V2-相接，另一端与Vcm相接。理想情况下，C21与C'21相等，…,
Figure BDA00013165902300000833
与
Figure BDA00013165902300000834
相等，Cr21与
Figure BDA00013165902300000835
相等，…,
Figure BDA00013165902300000836
与
Figure BDA00013165902300000837
相等，Cm2与C'm2相等；理想情况下C21等于2倍
Figure BDA00013165902300000838
Figure BDA00013165902300000839
等于2倍
Figure BDA00013165902300000840
Cr21等于2倍
Figure BDA00013165902300000841
等于2倍
Figure BDA00013165902300000842
C21与Cr21相等；
Figure BDA00013165902300000843
第2分段电容C2为第2级电容阵列最后1个电容
Figure BDA00013165902300000844
的2倍，C2等于C'2。
第p级电容阵列，包含正端电容
Figure BDA0001316590230000091
以及负端电容
Figure BDA0001316590230000092
正端开关
Figure BDA0001316590230000093
Figure BDA0001316590230000094
以及负端开关
Figure BDA0001316590230000095
其连接方式与上面相同。理想情况下，Cp1与C'p1相等，…,
Figure BDA0001316590230000096
与
Figure BDA0001316590230000097
相等，Crp1与Cr'p1相等，…,
Figure BDA0001316590230000098
与
Figure BDA0001316590230000099
相等，Cmp与C'mp相等；理想情况下Cp1等于2倍
Figure BDA00013165902300000910
等于2倍
Figure BDA00013165902300000911
Crp1等于2倍
Figure BDA00013165902300000912
等于2倍
Figure BDA00013165902300000913
Cp1与Crp1相等；
Figure BDA00013165902300000914
在理想情况下，所述第(p-1)分段电容C(p-1)为第(p-1)段电容阵列最小电容
Figure BDA00013165902300000915
的2倍，C(p-1)等于C'(p-1)。
在本实施例中，从第二段电容阵列开始，每段电容阵列至少包含1个冗余位，冗余位位于有效位的后面。冗余位的个数由需要校准的误差范围决定，若需要校准的误差范围为Ncorrect个LSB，则需要的最小冗余位个数为Nr_min＝log2(Ncorrect)。
如图2所示，本实施例中的比较器阵列12用于比较输入电压差值[(Vout+)-(Vout-)]和参考电压
Figure BDA00013165902300000916
若[(Vout+)-(Vout-)]大于Vrefi(其中i＝1，…，(n1-1))，则对应的比较器输出D1i为1，否则为0。
在本实施例中，比较器13主要用于比较冗余权重电容阵列11的输出电压Vout+和Vout-，若Vout+大于Vout-，比较器出为1，否则，比较器输出为0，其具体操作步骤如下：
如图1、3所示，在采样阶段，采样开关Ks和K's导通，Vout+和Vout-都连接共模电压Vcm；第1段电容阵列中，所有正端开关都接输入电压Vin+，所有负端开关都接输入电压Vin-；第2段电容阵列中，所有开关都接共模电压Vcm；其他段的阵列直到第p段电容阵列中，所有开关都接Vcm；当采样开关Ks和K's断开时，采样结束。
在比较阶段，首先，比较器阵列12比较(Vin+-Vin-)，得到输出结果D1i(其中i＝1，…，(n1-1))，若D1i为1，则控制逻辑电路使开关K1i接V+，K'1i接V_，若D1i为0，使开关K1i接V_，K'1i接V+，重新产生Vout+和Vout-；然后，比较器13进行第一次比较，若(Vin+-Vin-)大于0，则Vout+大于Vout-，比较器输出结果D21为1，送往控制逻辑电路，控制逻辑电路使开关K21接V+，K'21接V_，否则，比较器输出结果D21为0，使开关K21接V_，K'21接V+，重新产生Vout+和Vout-；比较器进入第2次比较，同样，当Vout+大于Vout-，比较器输出结果D22为1，送往控制逻辑电路，控制逻辑电路使开关K22接V+，K'22接V_，否则，比较器输出结果D22为0，使开关K22接V_，K'22接V+，重新产生Vout+和Vout-；如此重复，直到第p段电容阵列中的所有开关都根据比较器输出结果重新设置。
在本实施例中，权重提取电路15主要用于提取每个电容的实际权重。在第1段电容阵列中C11和C'11为1组，其权重为W11；C12和C'12为1组，其权重为W12；…；
Figure BDA0001316590230000101
和
Figure BDA0001316590230000102
为1组，其权重为
Figure BDA0001316590230000103
在第2段电容阵列中，C21和C'21为1组，其权重为W21；C22和C'22为1组，其权重为
Figure BDA0001316590230000104
和
Figure BDA0001316590230000105
为1组，其权重为
Figure BDA0001316590230000106
Cr21和Cr'21为1组，其权重为
Figure BDA0001316590230000107
Figure BDA0001316590230000108
和
Figure BDA0001316590230000109
为1组，其权重为
Figure BDA00013165902300001010
Cm2和C'm2为1组，其权重为Wm2，直到第p段电容阵列。在第p段电容阵列中Cp1和C'p1为1组，其权重为Wp1，Cp2和C'p2为1组，其权重为Wp2；…；
Figure BDA00013165902300001011
和
Figure BDA00013165902300001012
为1组，其权重为
Figure BDA00013165902300001013
Crp1和Cr'p1为1组，其权重为
Figure BDA00013165902300001014
和
Figure BDA00013165902300001015
为1组，其权重为
Figure BDA00013165902300001016
Cmp和C'mp为1组，其权重为Wmp。
在本实施例中，权重校准电路16，利用比较器13结果和权重提取电路15中的电容权重，计算逐次逼近A/D转换器的输出码，包括以下步骤：
1)读取比较器13输出结果D11，D12，…，Drprp
2)读取电容权重W11，W12，…，Wrprp
3)计算输出码，即将所有比较器输出结果按权重相加：
Dout＝D11·W11+D12·W12+...+Drprp·Wrprp
在本实施例中，通过控制逻辑电路14控制冗余权重电容阵列11、比较器阵列12、比较器13、权重提取电路15和权重校准电路16工作进行相应操作。控制逻辑电路控制整个A/D转换器的工作过程也是实现逐次逼近模数转换的流程，该流程具体如下：
1)冗余权重电容阵列采样；
2)控制比较器阵列12比较输入[(Vout+)-(Vout-)]和参考电压
Figure BDA00013165902300001017
根据比较结果D1i控制第一段电容阵列的对应开关K2i(其中i＝0,1,2…,n1)连接V_或V+，重新产生Vout+和Vout-；
3)比较器13比较Vout+和Vout-的第1次输出，得到输出结果D21；根据D21，控制开关K21的连接方式，得到Vout+和Vout-的第2次输出；比较器13比较Vout+和Vout-的第2次输出，得到输出结果D22，根据D22，控制开关K22的连接方式，得到Vout+和Vout-的第3次输出；如此循环，直到完成最后一个开关
Figure BDA00013165902300001018
的连接方式控制，得到最后一个输出结果
Figure BDA00013165902300001019
4)权重提取电路根据比较器阵列12输出结果、比较器13输出结果以及信号特征提取并保存电容实际权重Wact_11，Wact_12，…，Wract_prp；
5)权重校准电路16利用比较器阵列12输出结果、比较器13输出结果和权重提取电路15中的电容实际权重，计算逐次逼近A/D转换器的输出码：
Figure BDA0001316590230000111
在本实施例中，权重提取电路15的工作流程，具体骤如下：
1)设置权重初始值为理想权重，本实施例将理想值作为权重初始值，理想值包括有效位权重理想值和冗余位权重理想值，
有效位权重设置：
由于第1段电容阵列所有电容权重相等，第2段电容阵列有效位个数为n2，…，第p段电容阵列有效位个数为np，因此，第1段电容阵列理想权重
Figure BDA0001316590230000112
(其中i＝1，…，n1)，第2段电容阵列最高位权重W21的理想值为
Figure BDA0001316590230000113
第2段电容阵列次高位权重W22的理想值为
Figure BDA0001316590230000114
第p段电容阵列第1位权重Wp1的理想值为
Figure BDA0001316590230000115
第p段电容阵列次高位权重Wp2的理想值为
Figure BDA0001316590230000116
第p段电容阵列第np位权重
Figure BDA0001316590230000117
的理想值为1。
冗余位权重设置：
第2段电容阵列冗余位个数为r2，…，第p段电容阵列有效位个数为rp，因此第2段电容阵列最高冗余位权重Wr21的理想值为
Figure BDA0001316590230000118
第2段电容阵列次高冗余位权重Wr22的理想值为
Figure BDA0001316590230000119
第p段电容阵列最高冗余权重Wrp1的理想值为
Figure BDA00013165902300001110
第p段电容阵列次高冗余位权重Wrideal_p2的理想值为
Figure BDA00013165902300001111
第p段电容阵列第
Figure BDA00013165902300001112
位权重
Figure BDA00013165902300001113
的理想值为
Figure BDA00013165902300001114
2)进行A/D转换，得到比较器阵列12输出结果、比较器13输出结果和A/D转换器的输出码，用于提取电容实际权重；
输入信号特征已知的输入信号(如正弦信号，斜升信号等)，输入信号幅度需大于A/D转换器输入信号范围的一半；A/D转换器根据设置的理想权重值，进行A/D转换，得到比较器13输出结果和A/D转换器的输出码，采样点的个数Ns必须大于
Figure BDA00013165902300001115
如果输入为周期信号，则采样周期数大于2；对输出的Ns个点进行2x倍抽取，其中x为小于等于7的正整数，抽取后采样点个数为N；
3)在偏差平方和最小的约束条件下，对A/D转换器输出码进行曲线拟合：
假设输入信号函数为f(i)，输出信号为Dout(i)；i和Dout(i)已知，在偏差平方和最小的约束条件下：
Figure BDA0001316590230000121
得到拟合的输入信号曲线
Figure BDA0001316590230000122
其中，i＝1,2,...,N。
4)将N个采样点重复q遍，产生q*N个采样点，其中q为大于1的整数；同时将拟合曲线
Figure BDA0001316590230000123
重复q遍，得到
Figure BDA0001316590230000124
其中，i＝1,2,...,q*N。
5)根据实际输出曲线与拟合曲线之间的误差估计电容实际权重：
首先，计算第1个实际输出值与拟合值之间的误差值：
Figure BDA0001316590230000125
再根据误差值，按权重比例，估计电容实际权重
Figure BDA0001316590230000126
Figure BDA0001316590230000127
…
Figure BDA0001316590230000128
其中，μ为步长因子，0＜μ＜1，
若由工艺偏差确定第k段电容阵列后的电容权重不影响电容阵列的单调性，则权重小于
Figure BDA0001316590230000129
的电容失配误差可以忽略，则其权重为理想权重。
再根据估计的权重计算估计输出值：
Figure BDA00013165902300001210
然后，计算估计输出值与拟合值之间的误差：
Figure BDA00013165902300001211
再然后，根据误差值，按权重比例，再次估计电容实际权重：
Figure BDA00013165902300001212
Figure BDA0001316590230000131
…
Figure BDA0001316590230000132
若由工艺偏差确定第k段电容阵列后的电容权重不影响电容阵列的单调性，则权重小于
Figure BDA0001316590230000133
的电容失配误差可以忽略，则其权重为理想权重。
循环上述步骤，直到得到完成q*N次估计，得到第q*N次估计权重
Figure BDA0001316590230000134
Figure BDA0001316590230000135
最后，将估计得到的权重作为电容实际权重：
Wact_11＝W11(q*N)
Wact_12＝W12(q*N)
…
Figure BDA0001316590230000136
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种基于权重校准的高精度模数转换器，其特征在于，包括：
冗余权重电容阵列，用于采集输入电压，并产生输出电压；
比较器阵列，用于比较输入电压与基准电压，并输出阵列比较结果；
比较器，用于比较所述冗余权重电容阵列的输出电压，并输出比较器比较结果；
权重提取电路，用于根据所述比较器阵列输出的阵列比较结果、比较器输出的比较器比较结果以及信号特征，提取并保存冗余权重电容阵列中的电容的实际权重；
权重校准电路，用于根据比较器阵列输出的阵列比较结果、比较器输出的比较器比较结果和权重提取电路中的电容实际权重，计算输出码；对所述输出码进行曲线拟合，获取拟合曲线，根据实际输出曲线和拟合曲线之间的误差，获取电容的实际权重；
控制逻辑电路，用于对冗余权重电容阵列、比较器阵列、比较器、权重提取电路和权重校准电路进行控制；
将理想值作为权重初始值，所述理想值包括有效位权重理想值和冗余位权重理想值，
第1段电容阵列的理想值为：
Figure FDA0002568114480000011
其中，i＝1,2……n1，n2为第2段电容阵列的有效位数量，np为第p段电容阵列的有效位数量，Wideal_1i为第1段电容阵列的理想权重；
有效位权重：第2段电容阵列最高位权重W21的理想值为
Figure FDA0002568114480000012
第2段电容阵列次高位权重W22的理想值为
Figure FDA0002568114480000013
以此类推…，第p段电容阵列第1位权重Wp1的理想值为
Figure FDA0002568114480000014
第p段电容阵列次高位权重Wp2的理想值为
Figure FDA0002568114480000015
…，第p段电容阵列第np位权重
Figure FDA0002568114480000016
的理想值为1；
冗余位权重：第2段电容阵列最高冗余位权重Wr21的理想值为
Figure FDA0002568114480000017
第2段电容阵列次高冗余位权重Wr22的理想值为
Figure FDA0002568114480000018
以此类推…，第p段电容阵列最高冗余权重Wrp1的理想值为
Figure FDA0002568114480000019
第p段电容阵列次高冗余位权重Wrideal_p2的理想值为
Figure FDA00025681144800000110
…，第p段电容阵列第
Figure FDA00025681144800000111
位权重
Figure FDA00025681144800000112
的理想值为1；
其中，r2为第2段电容阵列冗余位个数，以此类推…，rp为第p段电容阵列有效位个数。
2.根据权利要求1所述的基于权重校准的高精度模数转换器，其特征在于：所述控制逻辑电路根据比较器输出的比较器比较结果依次控制冗余权重电容阵列中的电容开关改变连接方式，重新产生新的输出电压，并将所述新的输出电压输出至比较器重新比较，直至最后一组电容的开关被控制逻辑电路控制改变其连接方式，将比较器每次的输出的比较器比较结果和比较器阵列输出的阵列比较结果发送至权重提取电路，获取冗余权重电容阵列的实际权重，再通过权重校准电路进行校准后输出。
3.根据权利要求1所述的基于权重校准的高精度模数转换器，其特征在于：所述冗余权重电容阵列包括p段电容阵列和p-1个分段电容，所述p段电容阵列的第1段电容阵列中的每个电容权重相等；第2段至第p段的每段电容阵列中至少包含一个冗余位，在相同的电容段中所述冗余位位于有效位之后，并根据权重大小降序排列。
4.根据权利要求1所述的基于权重校准的高精度模数转换器，其特征在于：
在采样阶段，冗余权重电容阵列的正电压输出端和负电压输出端分别与共模电压连接，在第1段电容阵列中，所有正端开关均连接正电压输入端，所有负端开关均连接负电压输入端，在第2-p段电容阵列中，所有开关均与共模电压连接。
5.根据权利要求1所述的基于权重校准的高精度模数转换器，其特征在于：冗余权重电容阵列的最小冗余位数量为Nr_min＝log2(Ncorrect)，其中Ncorrect为需要校准的误差范围。
6.根据权利要求1所述的基于权重校准的高精度模数转换器，其特征在于：所述冗余权重电容阵列进行采样，所述比较器阵列比较输入电压与参考电压，获取阵列比较结果，所述控制逻辑电路根据阵列比较结果控制第1段电容阵列的开关连接方式，产生第一次输出电压，比较器比较电容阵列的输出电压，获取第一次比较器比较结果，所述控制逻辑电路根据第一次比较器比较结果，控制开关的连接方式，改变电容阵列的输出，通过比较器比较获取第二次比较器比较结果，所述控制逻辑电路根据所述第二次比较器比较结果，控制开关的连接方式，改变电容阵列的输出，通过比较器比较获取第三次比较器比较结果，以此类推，直至获取最后一个比较器比较结果。
7.一种基于权重校准的高精度模数转换方法，其特征在于，包括：
通过冗余权重电容阵列采集输入电压，并产生输出电压；
通过比较器阵列比较输入电压与基准电压，并输出阵列比较结果；
通过比较器比较所述冗余权重电容阵列的输出电压，并输出比较器比较结果；
根据所述阵列比较结果、比较器比较结果以及信号特征，提取并保存冗余权重电容阵列中的电容的实际权重；
根据所述比较器比较结果、阵列比较结果和权重提取电路中的电容实际权重，计算输出码，所述输出码为阵列比较结果和比较器比较结果按权重相加后的结果；
对所述输出码进行曲线拟合，获取拟合曲线，根据实际输出曲线和拟合曲线之间的误差，获取电容的实际权重；
将理想值作为权重初始值，所述理想值包括有效位权重理想值和冗余位权重理想值，
第1段电容阵列的理想值为：
Figure FDA0002568114480000031
其中，i＝1,2……n1，n2为第2段电容阵列的有效位数量，np为第p段电容阵列的有效位数量，Wideal_1i为第1段电容阵列的理想权重；
有效位权重：第2段电容阵列最高位权重W21的理想值为
Figure FDA0002568114480000032
第2段电容阵列次高位权重W22的理想值为
Figure FDA0002568114480000033
以此类推…，第p段电容阵列第1位权重Wp1的理想值为
Figure FDA0002568114480000034
第p段电容阵列次高位权重Wp2的理想值为
Figure FDA0002568114480000035
…，第p段电容阵列第np位权重
Figure FDA0002568114480000036
的理想值为1；
冗余位权重：第2段电容阵列最高冗余位权重Wr21的理想值为
Figure FDA0002568114480000037
第2段电容阵列次高冗余位权重Wr22的理想值为
Figure FDA0002568114480000038
以此类推…，第p段电容阵列最高冗余权重Wrp1的理想值为
Figure FDA0002568114480000039
第p段电容阵列次高冗余位权重Wrideal_p2的理想值为
Figure FDA00025681144800000310
…，第p段电容阵列第
Figure FDA00025681144800000311
位权重
Figure FDA00025681144800000312
的理想值为1；
其中，r2为第2段电容阵列冗余位个数，以此类推…，rp为第p段电容阵列有效位个数。
8.根据权利要求7所述的基于权重校准的高精度模数转换方法，其特征在于：根据设置的理想值进行模数转换，并获取所述阵列比较结果、比较器比较结果和输出码，其中输入信号为信号特征已知的输入信号，且所述输入信号的幅度大于模数转换器输入信号范围的一半；采样点的数量
Figure FDA00025681144800000313
如果输入为周期信号，则采样周期数大于2，对输出的Ns个点进行2x倍抽取，其中x为小于等于7的正整数，抽取后采样点个数为N。
9.根据权利要求8所述的基于权重校准的高精度模数转换方法，其特征在于：对所述输出码进行曲线拟合，将N个采样点重复q遍，产生q*N个采样点，其中q为大于1的整数；同时将拟合曲线
Figure FDA00025681144800000314
重复q遍，得到
Figure FDA00025681144800000315
其中，i＝1,2,...,q*N，根据实际输出曲线与拟合曲线之间的误差估计电容实际权重。
10.根据权利要求7所述的基于权重校准的高精度模数转换方法，其特征在于：通过如下公式获取第1个实际输出值与拟合值之间的误差值：
Figure FDA00025681144800000316
其中，Dout(1)为第一个输出信号，
Figure FDA0002568114480000041
为第一个拟合值，err(1)为第1个实际输出值与拟合值之间的误差值；
根据第1个实际输出值与拟合值之间的误差值，按权重比例，通过如下公式估计电容实际权重：
Figure FDA0002568114480000042
Figure FDA0002568114480000043
Figure FDA0002568114480000044
其中，μ为步长因子，0＜μ＜1；
若由工艺偏差确定第k段电容阵列后的电容权重不影响电容阵列的单调性，则其权重为理想权重。
11.根据权利要求10所述的基于权重校准的高精度模数转换方法，其特征在于：根据估计的权重计算估计输出值：
Figure FDA0002568114480000045
计算估计输出值与拟合值之间的误差：
Figure FDA0002568114480000046
其中，Dout_est(1)为估计输出值，
Figure FDA0002568114480000047
为第一个拟合值，err(2)为第2个实际输出值与拟合值之间的误差值；
根据误差值，按权重比例，再次估计电容实际权重：
Figure FDA0002568114480000048
Figure FDA0002568114480000049
…
Figure FDA00025681144800000410
若由工艺偏差确定第k段电容阵列后的电容权重不影响电容阵列的单调性，则其权重为理想权重；
以此类推重复计算，直到得到完成q*N次估计，得到第q*N次估计权重W11(q*N)，W12(q*N)，…，
Figure FDA0002568114480000051
将估计得到的权重作为校准后的电容实际权重：
Wact_11＝W11(q*N)
Wact_12＝W12(q*N)
…
Figure FDA0002568114480000052
CN201710427664.XA 2017-06-08 2017-06-08 基于权重校准的高精度模数转换器及转换方法 Active CN107248864B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710427664.XA CN107248864B (zh) 2017-06-08 2017-06-08 基于权重校准的高精度模数转换器及转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710427664.XA CN107248864B (zh) 2017-06-08 2017-06-08 基于权重校准的高精度模数转换器及转换方法

Publications (2)

Publication Number Publication Date
CN107248864A CN107248864A (zh) 2017-10-13
CN107248864B true CN107248864B (zh) 2020-09-08

Family

ID=60018891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710427664.XA Active CN107248864B (zh) 2017-06-08 2017-06-08 基于权重校准的高精度模数转换器及转换方法

Country Status (1)

Country Link
CN (1) CN107248864B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109802674B (zh) * 2017-11-17 2021-07-16 比亚迪半导体股份有限公司 逐次逼近模数转换器及其数字校准方法和装置
CN108387834B (zh) * 2018-01-22 2020-08-18 航天科工防御技术研究试验中心 一种广域adc误差修正测试方法及装置
CN112202448B (zh) * 2020-09-28 2023-08-29 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备
CN114389609B (zh) * 2021-12-14 2022-11-11 中国科学院微电子研究所 一种补偿电路及补偿方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970514A (en) * 1987-12-14 1990-11-13 Siemens Aktiengesellschaft Calibration method for redundant A/D and D/A converters with a weighted network
EP1303048A1 (en) * 2001-09-28 2003-04-16 STMicroelectronics Pvt. Ltd An improved switched-capacitor based charge redistribution successive approximation analog to digital converter (ADC)
CN101322313A (zh) * 2005-12-08 2008-12-10 模拟装置公司 包含校正数模转换器的数字校正连续逼近例程转换器
CN104467846A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 一种自适应电荷再分布模数转换器、转换方法及校准方法
WO2016183836A1 (zh) * 2015-05-20 2016-11-24 中国电子科技集团公司第二十四研究所 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970514A (en) * 1987-12-14 1990-11-13 Siemens Aktiengesellschaft Calibration method for redundant A/D and D/A converters with a weighted network
EP1303048A1 (en) * 2001-09-28 2003-04-16 STMicroelectronics Pvt. Ltd An improved switched-capacitor based charge redistribution successive approximation analog to digital converter (ADC)
CN101322313A (zh) * 2005-12-08 2008-12-10 模拟装置公司 包含校正数模转换器的数字校正连续逼近例程转换器
CN104467846A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 一种自适应电荷再分布模数转换器、转换方法及校准方法
WO2016183836A1 (zh) * 2015-05-20 2016-11-24 中国电子科技集团公司第二十四研究所 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种流水线 ADC数字校准算法实现;戴澜等;《半导体学报》;20080531;第29卷(第5期);993-997页 *

Also Published As

Publication number Publication date
CN107248864A (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
US10581443B2 (en) Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
CN107248864B (zh) 基于权重校准的高精度模数转换器及转换方法
CN104917524B (zh) 模数转换器
CN107994903B (zh) 模数转换电路及流水线模数转换器
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
TWI501562B (zh) 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
US20160112059A1 (en) Successive approximation analog-to-digital converter and conversion method thereof
Yuan et al. A 12-bit 20 MS/s 56.3 mW pipelined ADC with interpolation-based nonlinear calibration
US8525720B2 (en) Non-binary successive approximation analog to digital converter
WO2021003776A1 (zh) 一种流水线型模数转换器及其输出校正方法
CN109379082B (zh) 一种逐次逼近模数转换器
US7659845B2 (en) Analog-to-digital converter with capacitor array
TW201427286A (zh) 類比數位轉換器及其數位類比轉換器的電容權重估算方法
CN110061743B (zh) 一种流水线模数转换器前台数字校准的误差提取方法
CN108988860A (zh) 一种基于sar adc的校准方法及sar adc系统
GB2530359A (en) Error measurement and calibration of analog to digital converters
CN107017888A (zh) 逐次逼近寄存器型模数转换器、校正方法及电子装置
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
JP2015171087A (ja) アナログデジタル変換回路
CN108141219B (zh) 用于模数转换的方法和模数转换器
CN115459769A (zh) 一种带有分段参考电压的逐次逼近模数转换器
US10985773B2 (en) Analog to digital converting device and capacitor adjusting method thereof
TWI745977B (zh) 具有偏移及位元權重校正機制的類比數位轉換系統及方法
Lee et al. Capacitor array structure and switching control scheme to reduce capacitor mismatch effects for SAR analog-to-digital converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221229

Address after: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee after: CETC Chip Technology (Group) Co.,Ltd.

Address before: 400060 No. 14, Nanping Huayuan Road, Nan'an District, Chongqing

Patentee before: NO.24 RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230407

Address after: Room 2-2, No. 2, Linxie Family Courtyard Group, Zaojeshu Village, Fenghuang Town, Shapingba District, Chongqing, 401334

Patentee after: Chongqing Jixin Technology Co.,Ltd.

Address before: No.23 Xiyong Avenue, Shapingba District, Chongqing 401332

Patentee before: CETC Chip Technology (Group) Co.,Ltd.

TR01 Transfer of patent right