TWI497918B - 類比數位轉換器及其數位類比轉換器的電容權重估算方法 - Google Patents
類比數位轉換器及其數位類比轉換器的電容權重估算方法 Download PDFInfo
- Publication number
- TWI497918B TWI497918B TW101151074A TW101151074A TWI497918B TW I497918 B TWI497918 B TW I497918B TW 101151074 A TW101151074 A TW 101151074A TW 101151074 A TW101151074 A TW 101151074A TW I497918 B TWI497918 B TW I497918B
- Authority
- TW
- Taiwan
- Prior art keywords
- group
- capacitor
- constituent
- capacitors
- weight
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
本揭露是有關於一種類比數位轉換器(Analog to Digital Converter,簡稱ADC),且特別是有關於一種分離式電容陣列類比數位轉換器(Split Capacitor Array Analog to Digital Converter,簡稱SCA ADC)及其數位類比轉換器的電容權重估算方法。
近年來在積體電路設計上的趨勢,對於更低功耗、更高表現、以及更少的成本有愈來愈嚴苛的要求,而在類比前端電路的設計當中,一個有效率的類比數位轉換器(Analog-to-Digital Converter,簡稱ADC)能使系統整體表現大大地提升,ADC負責將接收的類比訊號轉換為數位訊號,並提供給後端的數位訊號處理單元來運作,因此其動態範圍、解析度、精確度、線性度、取樣速度、功耗、輸入級特性等等,都成為影響系統整體表現的重要環節,也成為評估轉換器本身表現的重要參數。
就解析度以及取樣速度的分類上來看,8~14 bits及1到數百MSPS的ADC的應用層級相當廣泛,包括通訊系統的基頻或中頻前端、生醫影像處理如超音波影像系統的前端、以及雷達陣列系統的前端等都在其應用範圍之中。ADC的架構種類繁多,而製作符合前述規格的ADC時,可選擇的架構也有相當的多樣性。目前在商業應用上的主
流為導管線類比數位轉換器(pipeline Analog to Digital Converter,簡稱pipeline ADC),然而近年來在國際先進期刊論文的發表上,可發現逐次逼近暫存器類比數位轉換器(Successive Approximation Register Analog to Digital Converter,簡稱SAR ADC)逐漸成為熱門的研發方向,原因在於SAR ADC的架構在操作上幾乎不需要直流的電流偏壓,且SAR ADC需要較多的數位電路來控制以及處理訊號,而當製程進入深次微米(deep sub-micron)時,其數位電路部份所需的晶片面積及功耗便能有效的降低,也因此很適合做為大型SoC(System-on-Chip)的IP(intellectual property)。許多文獻顯示,在同樣的規格需求下,SAR ADC相較於pipeline ADC有較低功耗以及較小晶片面積的優勢,也因此,對於SAR ADC架構的技術開發,也儼然成了一門顯學。
SAR ADC的實現方法有很多種,主要的差異在於其中數位類比轉換器(Digital-to-Analog Converter,簡稱DAC)之架構。傳統的SAR ADC是採用二位元權重(binary-weighted)的電容陣列作為DAC,所以其面積與功耗會隨著解析度的提高而呈現指數性成長。為了解決此問題,近年來很多人採用分離式電容陣列(Split Capacitor Array,SCA)來實現DAC,其設計方法是將DAC拆成數個子電容陣列,再以橋接電容將子電容陣列串聯在一起。以N位元的SAR ADC而言,使用二位元權重的DAC其容值將達到2N
個單位電容,而採用SCA且僅分割成兩串
相同大小之子電容陣列之DAC的容值卻只要2(N/2+1)
個單位電容。
在SCA SAR ADC中,主導線性度之關鍵便是DAC中各電容之匹配度(matching)。因製程偏移的影響,設計者往往會使用較大之單位電容來滿足匹配度之需求,這使得DAC在晶片面積以及功耗上,佔了SAR ADC整體很大的比重,而DAC更大的面積,也代表DAC的驅動電路需要更大的驅動力,進一步增加了面積與功耗。由於數位電路的成本相當的低廉,若是可以藉由數位電路的處理技巧,減少或甚至免除DAC對於組成元件在相對匹配度上的需求,將有效地縮減SCA SAR ADC整體的晶片面積與功耗。
圖1為一種SCA SAR ADC的簡化電路圖,請參照圖1。此SCA SAR ADC 10包括:數位類比轉換器12、比較器16以及逐次逼近暫存器邏輯電路(簡稱SAR邏輯電路)18。數位類比轉換器12包括多個開關S1 1
、S2 1
、S1 2
、S2 2
、Sd
、Si
、Sg
以及4個分群成兩個電容陣列CA1
、CA2
的組成電容C1 1
、C2 1
、C1 2
、C2 2
。電容陣列CA1
中的組成電容C1 1
、C2 1
的第一端點耦接至節點Y,電容陣列CA2
中組成電容C1 2
、C2 2
的第一端點耦接至節點X。參考電容Cd
的第一端點也耦接至前述節點Y。橋接電容Cc
耦接於節點X與節點Y之間。在取樣模式時,開關S1 1
、S2 1
、S1 2
、S2 2
、以及Sd
都切換成導通至開關Si
,開關Si
切換成導通至輸入電壓Vin
,開關Sg
導通,使電容C1 1
、C2 1
、C1 2
、C2 2
以及Cd
充電至輸入電壓Vin
。而後,開關Sg
斷開不導通,開關
S1 1
、S2 1
、S1 2
、S2 2
以及Sd
都切換成導通至地電位,使得節點X的電壓變成-Vin
。在轉換模式時,開關Si
切換成導通至參考電壓Vref
,開關Sg
斷開,開關S1 1
、S2 1
、S1 2
以及S2 2
依據4位元控制訊號而切換,逐次逼近後當前述節點X的電壓趨近於0,也就是兩個模式時的開路等效輸出趨近於相等時,根據4位元控制訊號即可計算而獲得最後的ADC數位輸出值。
圖1中DAC的各個電容陣列中的這些電容以2的冪次方(radix-2)做電容取值,所以:Cn m
=2(n-1)*
C其中,m與n為大於等於1且小於等於2的整數。因此,經由逐次逼近後,由SAR邏輯電路18送給DAC 12的4位元控制訊號,即為最後的ADC數位輸出值DOUT
,其中,控制訊號的所有位元值D0
、D1
、D2
、D3
等於0或1。
圖2為一種SAR ADC的轉換曲線圖,請參考圖2。SAR ADC中的DAC對於組成元素在相對匹配度上有強烈的需求,如果各組成電容的權重值不對稱,將會影響到ADC輸出的碼寬度(code width),使輸入電壓與輸出碼原本應為如轉換曲線A的線性關係,變成為如轉換曲線B的非線性的關係。此外,除了組成電容的實際值與理想值之間的差異,也由於SCA SAR ADC使用橋接電容,使其更容易因製程偏移所造成之電容不匹配性而產生非線性轉換,以致直接影響了ADC的線性度。因此,如何掌握電
容之間的權重比例使轉換曲線線性化就形成一個重要的議題。
根據一實施範例,提供一種數位類比轉換器的電容權重估算方法,此數位類比轉換器包括分群成M個電容群組的N個組成電容以及M-1個橋接電容,其中,N為大於1的整數,M為大於等於2的整數且小於等於N,此電容權重估算方法包括下列步驟。步驟之一為選取部份電容群組作為目標群組,並從除此目標群組外的電容群組中選取部份者作為參考群組。步驟之另一為利用此參考群組量測此目標群組中各個組成電容的權重碼,根據此權重碼計算獲得此目標群組中各個組成電容的群組權重值。步驟之再一為從未曾作為目標群組的電容群組中選取部份者作為新的目標群組,並從除新的目標群組外的電容群組中選取部份者作為新的參考群組。步驟之再一為利用新的參考群組量測新的目標群組中各個組成電容的該權重碼,根據權重碼計算獲得新的目標群組中各個組成電容的群組權重值。重複前2個步驟,直至獲得數位類比轉換器中所有組成電容的群組權重值。步驟之再一為根據各個電容群組中各個組成電容的權重碼以及群組權重值,以取得各組成電容的等效權重值。
根據一實施範例,提供一種類比數位轉換器,其包括:數位類比轉換器、比較器、切換裝置以及校正邏輯電路。
此數位類比轉換器包括參考電容、N個組成電容以及M-1個橋接電容。這些組成電容分群成M個電容群組,且這些橋接電容用以連接各個電容群組,其中N為大於1的整數,M為大於等於2的整數且小於等於N。比較器具有第一輸入端、第二輸入端及輸出端,用以比較第一輸入端與第二輸入端的輸入,將比較結果輸出於輸出端。切換裝置耦接至參考電容、部分的電容群組、部分的橋接電容以及比較器。校正邏輯電路耦接至數位類比轉換器、比較器以及切換裝置。校正邏輯電路控制切換裝置,以選取部份電容群組作為目標群組,並從除此目標群組外的電容群組中選取部份者作為參考群組,且利用此參考群組量測此目標群組中各組成電容的權重碼,根據權重碼計算獲得目標群組中各個組成電容的群組權重值,又依據各個組成電容的群組權重值取得各個組成電容的等效權重值。
根據一實施範例,提供一種數位類比轉換器的電容權重估算方法,此數位類比轉換器包括分群成第一電容群組與第二電容群組的N個組成電容以及橋接電容,其中N為大於1的整數,此電容權重估算方法包括下列步驟。步驟之一為利用第一電容群組量測第二電容群組中各組成電容的權重碼,根據權重碼計算獲得第二電容群組中各組成電容的群組權重值。步驟之另一為利用第二電容群組量測第一電容群組中各組成電容的權重碼,根據權重碼計算獲得第一電容群組中各組成電容的群組權重值。步驟之再一為
根據第一電容群組與第二電容群組中各組成電容的權重碼以及群組權重值,以取得各組成電容的等效權重值。
根據一實施範例,提供一種類比數位轉換器,其包括:數位類比轉換器、比較器、切換裝置以及校正邏輯電路。此數位類比轉換器包括參考電容、N個組成電容以及橋接電容。這些組成電容分群成第一電容群組以及第二電容群組,且橋接電容用以連接第一電容群組與第二電容群組,其中N為大於1的整數。比較器具有第一輸入端、第二輸入端及輸出端,用以比較第一輸入端與第二輸入端的輸入,將比較結果輸出於輸出端。切換裝置耦接至參考電容、第一電容群組、第二電容群組、橋接電容以及比較器。校正邏輯電路耦接至數位類比轉換器、比較器以及切換裝置。校正邏輯電路控制切換裝置,以利用第一電容群組量測第二電容群組中各組成電容的權重碼,根據權重碼計算獲得第二電容群組中各組成電容的群組權重值,並利用第二電容群組來量測第一電容群組中各組成電容的權重碼,根據權重碼計算獲得第一電容群組中各組成電容的群組權重值,又依據各組成電容的權重碼以及群組權重值取得各組成電容的等效權重值。
為讓本揭露之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本揭露為一實施例之類比數位轉換器,圖3是本揭露類比數位轉換器實施例的簡化電路圖,請參照圖3之類比數位轉換器30包括:數位類比轉換器32、比較器34、切換裝置36以及校正邏輯電路38。數位類比轉換器32包括:參考電容Cd
、橋接電容CC
、以及分群成2個電容群組CA1
、CA2
的N個組成電容,其中第一電容群組CA1
包括T1個組成電容C1 1
、C2 1
、...、CT1 1
,第二電容群組CA2
包括T2個組成電容C1 2
、C2 2
、...、CT2 2
。橋接電容CC
用以連接第一電容群組CA1
與第二電容群組CA2
,其中N為大於1的整數,T1及T2為大於等於1的整數且T1與T2相加為N。
舉例來說,如果是N=12的12位元ADC,則其數位類比轉換器包括參考電容Cd
以及分成第一電容群組CA1
與第二電容群組CA2
的12個組成電容,其中第一電容群組CA1
可能包括6個組成電容C1 1
、C2 1
、...、C6 1
,第二電容群組CA2
相對包括6個組成電容C1 2
、C2 2
、...、C6 2
。如果第一電容群組CA1
包括4個組成電容C1 1
、C2 1
、...、C4 1
,而第二電容群組CA2
就相對包括8個組成電容C1 2
、C2 2
、...、C8 2
,合計為12個組成電容,本揭露並不設限。另外,前述的每一個電容都有其對應的權重值,而所有電容的權重值在此例中可以理解為電容值。
請繼續參照圖3。比較器34具有第一輸入端、第二輸入端及輸出端,比較器34會比較第一輸入端與第二輸入端
的輸入,將比較結果輸出於輸出端。切換裝置36耦接至參考電容Cd
、第一電容群組CA1
、第二電容群組CA2
以及比較器34。前述每一組成電容具有第一端點及第二端點,所有組成電容的第一端點耦接至切換裝置36,參考電容Cd
的第一端點也耦接至切換裝置36。
切換裝置36用以選擇將第一電容群組CA1
或第二電容群組CA2
連接至比較器34,也就是用來切換兩電容群組於數位類比轉換器中的連接關係。詳言之,切換裝置36可使第一電容群組CA1
耦接至比較器34以及橋接電容Cc
的一端,並使橋接電容Cc
的另一端耦接至第二電容群組CA2
以及參考電容Cd
。切換裝置36也可使第二電容群組CA2
耦接至比較器34以及橋接電容Cc
的一端,並使橋接電容Cc
的另一端耦接至第二電容群組CA2
以及參考電容Cd
。而切換裝置36可以是開關、多工器、邏輯電路,或由其組合所組成之元件,本揭露對此不限制。
請繼續參照圖3,校正邏輯電路38耦接至數位類比轉換器32、比較器34以及切換裝置36,校正邏輯電路38控制切換裝置36,以利用第一電容群組CA1
量測第二電容群組CA2
中各組成電容C1 2
、C2 2
、...、CT2 2
的權重碼K1 2
、K2 2
、...、KT2 2
,根據權重碼K1 2
~KT2 2
計算獲得第二電容群組CA2
中各組成電容C1 2
~CT2 2
的群組權重值W1 2
~WT2 2
。校正邏輯電路38又控制切換裝置36利用第二電容群組CA2
來量測第一電容群組CA1
中各組成電容C1 1
、C2 1
、...、CT1 1
的權重碼K1 1
、K2 1
、...、KT1 1
,根據權重碼
K1 1
~KT1 1
計算獲得第一電容群組CA1
中各組成電容C1 1
~CT1 1
的群組權重值W1 1
、W2 1
、...、WT1 1
。校正邏輯電路38再依據各組成電容C1 1
~CT1 1
與C1 2
~CT2 2
的權重碼K1 1
~KT1 1
與K1 2
~KT2 2
以及群組權重值W1 1
~WT1 1
與W1 2
~WT2 2
取得各組成電容C1 1
~CT2 1
與C1 2
~CT2 2
的等效權重值W’1 1
~W’T1 1
與W’1 2
~W’T2 2
,而群組權重值與等效權重值估算方法的詳細步驟於後再詳述。
其中,校正邏輯電路38包括逐次逼近暫存器(SAR)邏輯電路37,逐次逼近暫存器(SAR)邏輯電路37耦接至比較器34及數位類比轉換器32,逐次逼近暫存器(SAR)邏輯電路37根據比較器34的輸出,來選擇對所有組成電容C1 1
~CT1 1
與C1 2
~CT2 2
的輸入值為第一值V1
與第二值V0
二者之一,以獲得該些組成電容C1 1
~CT1 1
與C1 2
~CT2 2
的權重碼W1 1
~WT1 1
與W1 2
~WT2 2
。在本實施例中,第一值V1
與第二值V0
分別可能是電壓值VRT與VRB或可能是電壓值Vref與0,但非以限定本揭露。
圖4為本揭露電容權重估算方法的實施例流程圖,請同時參照圖3及圖4。此種電容權重估算方法可應用於圖3的類比數位轉換器30。步驟S401為利用第一電容群CA1
量測第二電容群CA2
中各組成電容C1 2
~CT2 2
的權重碼K1 2
~KT2 2
,根據權重碼K1 2
~KT2 2
計算獲得第二電容群組CA2
中組成電容C1 2
~CT2 2
的群組權重值W1 2
~WT2 2
。其中,利用第一電容群CA1
量測第二電容群CA2
中各組成電容C1 2
~CT2 2
的權重碼K1 2
~KT2 2
可細分為下述步驟。於第一模式
時,例如是取樣模式(sampling mode)時,對第二電容群組CA2
的第i個組成電容Ci 2
輸入第一值V1
,並對其餘組成電容輸入第二值V0
,其中i為大於等於1的正整數且小於等於T2。
並於第二模式時,例如是電荷重分配模式(charge redistribution mode)時,對第二電容群組CA2
的第i個組成電容輸入第二值V0
,並選擇對第一電容群組CA1
的組成電容C1 1
~CT1 1
輸入第一值V1
,以及對部分的第二電容群組CA2
的除第i個組成電容Ci 2
外的組成電容輸入第一值V1
,使得數位類比轉換器32在第一模式的輸出趨近於第二模式時的輸出,並根據此時對第一電容群組CA1
的組成電容C1 1
~CT1 1
的輸入值以及對第二電容群組CA2
中除第i個組成電容Ci 2
的輸入值,獲得第二電容群組CA2
中第i個組成電容Ci 2
相對於第一電容群組CA1
的權重碼Ki 2
。
此外,根據權重碼K1 2
~KT2 2
計算獲得第二電容群組CA2
中組成電容C1 2
~CT2 2
的群組權重值W1 2
~WT2 2
的步驟,詳細解釋如下。根據第二電容群組CA2
的第i+1個組成電容Ci+1 2
的權重碼Ki+1 2
以及第二電容群組CA2
的第1個、第2個、...、第i個組成電容C1 2
~Ci 2
的群組權重值W1 2
~Wi 2
來計算第二電容群組CA2
的第i+1個組成電容Ci+1 2
的群組權重值Wi+1 2
。
步驟S403為利用第二電容群組CA2
量測第一電容群組CA1
中組成電容C1 1
~CT1 1
的權重碼K1 1
~KT1 1
,根據權重碼K1 1
~KT1 1
計算獲得第一電容群組CA1
中組成電容C1 1
~CT1 1
的群組權重值W1 1
~WT1 1
。其量測方法與步驟,如同上述利用第一電容群組CA1
量測第二電容群組CA2
中組成電容C1 2
~CT1 2
方法與步驟相似,在此不贅述。也就是說,可以利用第一電容群組CA1
與第二電容群組CA2
來互相交換量測彼此,以取得電容群組中各組成電容的群組權重值。上述量測順序僅為示範性實施例,舉例來說,也可以先利用第二電容群組來量測第一電容群組,再利用第一電容群組來量測第二電容群組,本揭露對此不限制。
步驟S405為根據第一電容群組CA1
與第二電容群組CA2
中組成電容C1 1
~CT1 1
與C1 2
~CT1 2
的權重碼K1 1
~KT1 1
與K1 2
~KT2 2
以及群組權重值W1 1
~WT1 1
與W1 2
~WT2 2
,以取得組成電容C1 1
~CT1 1
與C1 2
~CT1 2
的等效權重值W’1 1
~W’T1 1
與W’1 2
~W’T2 2
。步驟S405實施步驟詳述如下,首先根據第二電容群組中第i+1個組成電容Ci+1 2
的權重碼Ki+1 2
、第二電容群組CA2
中第1~i個組成電容C1 2
~Ci 2
的群組權重值W1 2
~Wi 2
以及第一電容群組CA1
中第1~T1個組成電容C1 1
~CT1 1
的群組權重值W1 1
~WT1 1
來計算第二電容群組CA2
中第i+1個組成電容Ci+1 2
的等效權重值W’i+1 2
,或根據第一電容群組CA1
中第j+1個組成電容Cj+1 1
的權重碼Kj+1 1
、第一電容群組CA1
中第1~j個組成電容C1 1
~Cj 1
的群組權重值W1 1
~Wj 1
以及第二電容群組CA2
中第1~T2個組成電容C1 2
~CT2 2
的群組權重值W1 2
~WT2 2
來計算第一電容群組CA1
中第j+1個組成電容Cj+1 1
的等效權重值W’j+1 1
,其中i為大於等於1的整數且小於等於T2,
j為大於等於1的整數且小於等於T1。接著,重複S405步驟R次,其中R為大於等於1的整數。換言之,在取得各組成電容的群組權重值之後,重複步驟S405代表可經由多次的疊代計算,而得到新的等效權重值。
值得注意的是,於此計算等效權重值的過程中,可將各電容群組中的各組成電容的等效權重值取代舊的群組權重值,並再次利用各組成電容新的群組權重值與權重碼來取的新的等效權重值,且可藉由多次的重複計算得到更接近實際情形的等效權重值。如此一來,可利用本揭露求得的等效權重值來改善因電容不匹配所造成之類比數位轉換器轉換曲線非線性的問題。簡單來說,代表高位元(more significant bit簡稱MSB)的組成電容,其等效權重值也越大。代表低位元(less significant bit簡稱LSB)的組成電容,其等效權重值也越小。基此,就可以透過本揭露所取得的組成電容的等效權重值來改善類比數位轉換器的轉換線性度。
為清楚詳細解釋本揭露,特舉8位元的SCA SAR ADC為例,說明如何估算組成電容的權重值。圖5為本揭露實施例之8位元類比數位轉換器50的簡化電路圖。此類比數位轉換器50包括:數位類比轉換器52、比較器54、切換裝置56以及校正邏輯電路58。數位類比轉換器52包括:參考電容Cd
、橋接電容CC
、以及分群成2個電容群組CA1
、CA2
的8個組成電容,其中電容群組CA1
包括4個組成電容C1 1
、C2 1
、...、C4 1
,電容群組CA2
包括4個組成電容
C1 2
、C2 2
、...、C4 2
。橋接電容CC
用以連接電容群組CA1
與電容群組CA2
。各元件之耦接關係及功能係與圖3所示實施例相同或相似,在此不贅述。需注意的是,如圖5所示,本實施例之切換裝置56是由兩個開關Sex
所組成。
在本實施例中,可透過切換開關Sex
來切換利用電容群組CA1
來量測電容群組CA2
,或利用電容群組CA2
來量測電容群組CA1
。假設先利用電容群組CA1
來量測電容群組CA2
。於是,在取樣模式時,開關Si
切換成導通至參考電壓Vref
,開關Sg
導通,開關S1 2
切換成導通至參考電壓Vref
,使組成電容C1 2
充電至參考電壓Vref
,其餘開關Sd
、S2 2
~S4 2
及S1 1
~S4 1
都切換地電壓,使其相對應之參考電容Cd
及組成電容C2 2
~C4 2
、C1 1
~C4 1
為0電壓。而後,開關Sg
斷開不導通,開關S1 2
切換成導通至地電位。在電荷重分配模式時,開關Si
仍然導通至參考電壓Vref
,開關Sg
斷開,開關S2 2
~S4 2
及S1 1
~S4 1
依據8位元控制訊號而切換,逐次逼近後使數位類比轉換器52因對組成電容C1 2
充電而產生的電壓趨近於0,也就是兩個模式時的開路等效輸出趨近於相等時,便可根據開關S2 2
~S4 2
及S1 1
~S4 1
的導通情形可獲得C1 2
的權重碼。依此相同原理,電容群組CA1
的所有組成電容C1 1
~C4 1
都可依照上述方法獲得其權重碼,故以下不再贅述。
在理想情況中的電容陣列CA1
與CA2
中各組成電容C1 1
~C4 1
、C2 2
~C4 2
會以2的冪次方(radix-2)做電容取值。但由於製程偏移所造成的電容不匹配,使得各組成電容C1 1
~C4 1
、C2 2
~C4 2
的電容值會產生偏移。為了更清楚的說明
如何取得權重碼,在本示範性實施例中,假設參考電壓Vref
等於1V,橋接電容Cc
的電容值等於2C,參考電容Cd
的電容值等於1C,而各組成電容C1 1
~C4 1
、C2 2
~C4 2
的真實電容值與各組成電容之間的比值如表1所示。
首先量測組成電容C1 2
,在取樣模式時,開關Si
切換成導通至參考電壓Vref
,開關Sg
導通,開關S1 2
切換成導通至參考電壓Vref
,使組成電容C1 2
充電至參考電壓Vref
(即組成電容C1 2
的跨壓為1V)。而其餘開關Sd
、S2 2
~S4 2
及S1 1
~S4 1
都切換至地電壓,使其相對應之參考電容Cd
及組成電容C2 2
~C4 2
、C1 1
~C4 1
為0電壓。而後,開關Sg
斷開不導通,開關S1 2
切換成導通至地電位。由上述假設可得知,電容陣列CA2
的電容總值為6.8C+3.5C+1.8C+1C=13.1C,而電容陣列CA1
的電容總值為5.8C+3.3C+1.9C+1C+1C=13C。此時,節點X的電壓為
在電荷重分配模式時,開關Si
不變仍然導通至參考電壓Vref
,開關Sg
斷開,開關S2 2
~S4 2
及S1 1
~S4 1
依據8位元控制訊號而切換,逐次逼近後使數位類比轉換器32因對組成電容C1 2
充電而產生的電壓趨近於0,也就是兩個模式時的開路等效輸出趨近於相等時,便可根據開關S2 2
~S4 2
及S1 1
~S4 1
的導通情形可獲得C1 2
的權重碼。在本示範性實施例中,在進行逐次逼近操作後,得到的結果顯示開關S4 1
及開關S2 1
導通產生的電壓
可以使節點X的電壓趨近於0。也就是說,電容群組CA2
的組成電容C1 2
可視為等效於電容群組CA1
的組成電容C4 1
及C2 1
。因此,組成電容C1 2
的權重碼K1 2
可以用[1010]來代表,換句話說,權重碼K1 2
的各位元也代表開關S1 1
~S4 1
的導通情形。接著,利用相同的方法依序量測電容群組CA2
的各個組成電容。需注意的是,在量測組成電容C2 2
~C4 2
時,也會把比自身位元低的組成電容一併加入逐次逼近的操作中。舉例來說,在量測組成電容C2 2
時,也會把組成電容C1 2
一併加入逐次逼近的操作中。據此,可取得電容群組CA2
的組成電容C1 2
~C4 2
的權重碼K1 2
~K4 2
如表2所示,但表2並非用以限定本揭露。
接著,可根據權重碼K1 2
~K4 2
計算獲得電容群組CA2
中組成電容C1 2
~C4 2
的群組權重值W1 2
~W4 2
。仔細來說,對於組成電容C1 2
來說,其群組權重值W1 2
即為權重碼K1 2
由二進位的碼轉換成十進位的數值。而對於組成電容C2 2
來說,其權重碼K2 2
的計算為利用群組權重值W1 2
加上其餘4位元權重碼K1 2
由二進位的碼轉換成十進位的數值,也就是10(W1 2
)+8(1000)=18(W2 2
)。依序類推之,可取得群組權重值W1 2
~W4 2
如表3所示。
在取得電容群組CA2
中組成電容C1 2
~C4 2
的權重碼K1 2
~K4 2
後,可透過切換開關Sex
來交換電容群組CA1
與電容群組CA2
,即利用電容群組CA2
量測電容群組CA1
中組成電容C1 1
~C4 1
的權重碼K1 1
~K4 1
,根據權重碼K1 1
~K4 1
計算獲得電容群組CA1
中組成電容C1 1
~C4 1
的群組權重值W1 1
~W4 1
。其量測方法與步驟,如同上述利用電容群
組CA2
量測電容群組CA1
中組成電容C1 1
~C4 1
的方法與步驟相似,在此不贅述。需注意的是,在取得組成電容C1 1
~C4 1
的權重碼K1 1
~K4 1
之後,於權重碼K1 1
~K4 1
轉換成群組權重值的過程中,可利用已取得的組成電容C1 2
~C4 2
的群組權重值W1 2
~W4 2
來代入計算,進而取得組成電容C1 1
~C4 1
的群組權重值W1 1
~W4 1
。舉例來說,若組成電容C1 2
的權重碼K1 1
=[1000],則群組權重值W1 1
=W4 2
=63。基於上述,假設透過本揭露之方法,可取得電容群組CA1
的組成電容C1 1
~C4 1
的權重碼K1 1
~K4 1
與群組權重值W1 1
~W4 1
如表4所示。
然後,可以依據電容群組CA1
與電容群組CA2
中組成電容C1 1
~C4 1
與C1 2
~C4 2
的權重碼K1 1
~K4 1
與K1 2
~K4 2
以及群組權重值W1 1
~W4 1
與W1 2
~W4 2
,以取得組成電容C1 1
~C4 1
與C1 2
~C4 2
的等效權重值W’1 1
~W’4 1
與W’1 2
~W’4 2
。舉例來說,將電容群組CA1
中組成電容C1 1
~C4 1
的群組權重值W1 1
~W4 1
作為電容群組CA1
中組成電容C1 1
~C4 1
的等效權重值W’1 1
~W’4 1
,並根據電容群組CA1
中組成電容C1 1
~C4 1
的群組權重值W1 1
~W4 1
以及電容群組CA2
中組成電容C1 2
~C4 2
的權重碼K1 2
~K4 2
來計算獲得電容群組CA2
中組成電容C1 2
~C4 2
的等效權重值W’1 2
~W’4 2
。
簡單來說,組成電容C1 2
的權重碼K1 2
為[1010],因此組成電容C1 2
的等效權重值W’1 2
等於W4 1
加上W2 1
。組成電容C2 2
的權重碼K1 2
為[1-0110],因此組成電容C2 2
的等效權重值W’2 2
等於W3 1
加上W2 1
在加上W’1 2
。依此類推之,即可取得電容群組CA2
中組成電容C1 2
~C4 2
的等效權重值W’1 2
~W’4 2
,如表5所示。基此,藉由本揭露所提出之方法,便可以估算出此數位類比轉換器52中各組成電容的等效權重值,也就可以估算出數位類比轉換器52中各組成電容的真實權重比。比較表1與表5,可發現估算電容權重比與真實權重比非常接近,代表著透過本揭露的量測方法可精確的估算電容的真實權重比,降低電容不匹配所造成的不良影響,進而改善類比數位轉換器的轉換線性度。
圖6為本揭露類比數位轉換器實施例的簡化電路圖,請參照圖6。此類比數位轉換器60包括:數位類比轉換器62、比較器64、切換裝置66以及校正邏輯電路68。數位類比轉換器62包括:參考電容Cd
、M-1個橋接電容CC1
~CC(M-1)
、以及分群成M個電容群組CA1
、...、CAM
的N個組成電容,其中第1個電容群組CA1
包括T1個組成電容C1 1
、C2 1
、...、CT1 1
,第2個電容群組CA2
包括T2個組成電容C1 2
、C2 2
、...、CT2 2
,以此類推,第M個電容群組CAM
包括TM個組成電容C1 M
、C2 M
、...、CTM M
。
舉例來說,如果是N=8的8位元ADC,則其數位類比轉換器可包括參考電容Cd
以及分成電容群組CA1
、電容群組CA2
與電容群組CA3
的8個組成電容,其中電容群組CA1
可能包括4個組成電容C1 1
、C2 1
、...、C4 1
,電容群組CA2
包括2個組成電容C1 2
、C2 2
,電容群組CA3
相對包括2個組成電容C1 3
、C2 3
。電容群組CA1
也可能包括5個組成電容C1 1
、C2 1
、...、C5 1
,電容群組CA2
包括1個組成電容C1 2
,電容群組CA3
就相對包括2個組成電容C1 3
、C2 3
。此外,組成電容也可以分群成4個電容群組CA1
~CA4
,各電容群組CA1
~CA4
分別包括2個組成電容,對於組成電容的分群方式本揭露並不設限。另外,前述的每一個電容都有其對應的權重值,而所有電容的權重值在此例中可以理解為電容值。
請繼續參照圖6。比較器64具有第一輸入端、第二輸入端及輸出端,比較器64會比較第一輸入端與第二輸入端
的輸入,將比較結果輸出於輸出端。切換裝置66耦接至參考電容Cd
、部分的電容群組、部分的橋接電容Cc
以及比較器64。前述每一組成電容具有第一端點及第二端點,耦接至切換裝置66的部份電容群組中所有組成電容的第一端點耦接至切換裝置66,參考電容Cd
的第一端點也耦接至切換裝置66。切換裝置66用來切換各電容群組CA1
~CAM
於數位類比轉換器中的連接關係。切換裝置36可以是開關、多工器、邏輯電路,或由其組合所組成之元件,本揭露對此不限制。
校正邏輯電路68耦接至數位類比轉換器62、比較器64以及切換裝置66,校正邏輯電路68控制切換裝置66,以選取部份電容群組作為目標群組,並從除目標群組外的電容群組中選取部份者作為參考群組。也就是說,校正邏輯電路68透過控制切換裝置66,來選取電容群組CA1
~CAM
其中之部份,可以是選擇電容群組CA3
、電容群組CA5
作為目標群組,也可以是只選擇電容群組CA10
作為目標群組,本揭露對此不限制。並且利用參考群組量測目標群組中組成電容的權重碼,根據權重碼計算獲得目標群組中組成電容的群組權重值,又依據組成電容的群組權重值取得組成電容的等效權重值。
其中,校正邏輯電路68控制切換裝置66,使目標群組耦接至比較器64以及橋接電容Cc1
~Cc(M-1)
其中之一的一端,並使耦接至目標群組的橋接電容Cc
的另一端耦接至參考群組以及參考電容Cd
。另外,校正邏輯電路68包括
逐次逼近暫存器(SAR)邏輯電路67,逐次逼近暫存器(SAR)邏輯電路67耦接至比較器64及數位類比轉換器62,逐次逼近暫存器(SAR)邏輯電路67根據比較器64的輸出,來選擇對所有組成電容C1 1
~CTM M
的輸入值為第一值V1
與第二值V0
二者之一,以獲得組成電容C1 1
~CTM M
的權重碼K1 1
~KTM M
。在本實施例中,第一值V1
與第二值V0
分別可能是電壓值VRT與VRB或可能是電壓值Vref
與0,但非以限定本揭露。
圖7為本揭露電容權重估算方法的實施例的流程圖,請同時參照圖6及圖7。此種電容權重估算方法可應用於圖6的類比數位轉換器60。步驟S701為選取部份電容群組作為目標群組,並從除目標群組外的電容群組中選取部份者作為參考群組。值得注意的是,可以是只選擇電容群組CA1
~CAM
中的一個電容群組CA1
或其他電容群組,也可以是選擇電容群組CA1
~CAM
中多個電容群組作來為目標群組,本揭露對此不限制。
步驟S703為利用參考群組量測目標群組中各組成電容的權重碼,並根據權重碼計算獲得目標群組中各組成電容的群組權重值。其中,群組權重值的估算方法的詳細步驟與圖4所示之實施例相似,本領域具有通常知識者應當可以在參照上述解說內容後,而自行推演/類推出之,故在此並不再加以贅述。需注意的是,前述圖4所示之實施例中所謂的逐次逼近(successive-approximation)方式,為一種二元搜尋(binary-search)的方式;另外亦提及另一種所謂的
一元搜尋(unary-search)的方式,為一種從最大/最小值單調下降/上昇的搜尋方式。但前述皆非以限定本揭露。
步驟S705為從未曾作為目標群組的電容群組中選取部份者作為新的目標群組,並從除新的目標群組外的電容群組中選取部份者作為新的參考群組。此步驟之目的在於,為了取得電容群組CA1
~CAM
中所有的組成電容C1 1
~CTM M
的群組權重值W1 1
~WTM M
,因此不斷的將各電容群組CA1
~CAM
透過切換裝置66來改變目標群組與參考群組。
於是,步驟S707為利用新的參考群組量測新的目標群組中各組成電容的權重碼,根據權重碼計算獲得新的目標群組中各組成電容的群組權重值,群組權重值的估算方法的詳細步驟與圖4所示之實施例相似,故在此並不再加以贅述。步驟S709為重複前2個步驟(步驟S705與步驟S707),直至獲得數位類比轉換器62中所有各組成電容C1 1
~CTM M
的群組權重值W1 1
~WTM M
。由此可見,本揭露之方法中先利用其中一或多個電容群組當成具有參考權重的參考群組,來測量另一電容群組中各組成電容的等效權重。之後,再以其他電容群組組合(一或多個)對先前被當成參考群組之電容群組進行權重量測。藉此電容群組交互量測之方法,所有電容元件之等效權重便可以逐一被計算出來。
步驟S711為根據各電容群組中各組成電容的權重碼以及群組權重值,以取得各組成電容的等效權重值。舉例
來說,任一次被選取出的目標群組定義為O群組,其相對應的參考群組定義為P群組,O群組包括V個組成電容,V大於等於1的正整數且小於等於N-(M-1)。根據O群組中第i+1個組成電容的權重碼Ki+1
以及O群組中第1個、第2個...、第i個組成電容的群組權重值以及P群組中所有組成電容的群組權重值來計算O群組中第i+1個組成電容的群組權重值,其中i為大於等於1的正整數且小於等於V。並且可重複S711步驟R次,R為大於等於1的正整數。隨後,類比數位轉換器可透過測試與估算得知的等效權重,以及每一筆輸入訊號的逐次逼近結果,經計算後得到校正過後的數位輸出值,使該類比數位轉換器針對其類比輸入與數位輸出之間的轉換函數呈現線性關係。
為清楚詳細解釋本揭露,特舉另一8位元的SCA SAR ADC為例,說明如何估算組成電容的權重值。圖8為本揭露實施例之8位元類比數位轉換器80的簡化電路圖。此類比數位轉換器80包括:數位類比轉換器82、比較器84、切換裝置86以及校正邏輯電路88。數位類比轉換器82包括:參考電容Cd
、橋接電容CC1
、CC2
、以及分群成3個電容群組CA1
、CA2
、CA3
的8個組成電容,其中電容群組CA1
包括2個組成電容C1 1
、C2 1
,電容群組CA2
包括2個組成電容C1 2
、C2 2
,電容群組CA3
包括4個組成電容C1 3
、C2 3
、C3 3
、C4 3
。橋接電容CC1
、CC2
用以連接電容群組CA1
、電容群組CA2
與電容群組CA3
。各元件之耦接關係及功能係與圖6所示實施例相同或相似,在此不贅述。需注意的
是,如圖8所示,本實施例之切換裝置86是由五個開關Sex1
~Sex5
所組成。
在本實施例中,可假設參考電壓Vref
等於1V,橋接電容CC1
、CC2
的電容值等於2C,參考電容Cd
的電容值等於1C,而各組成電容的真實電容值與各組成電容之間的比值如表6所示。
在本實施例中,可透過切換裝置86中的開關Sex1
~Sex5
來決定利用部份電容群組CA1
、CA2
、CA3
作為目標群組與利用部份電容群組CA1
、CA2
、CA3
作為參考群組。舉例來說,可利用電容群組CA1
來量測電容群組CA2
,或利用電容群組CA1
與電容群組CA2
所組成之參考群組來量測電容群組CA3
,或利用電容群組CA3
來量測電容群組CA1
,本揭露對此皆不限制。
假設先選擇電容群組CA3
作為目標群組,並選擇電容群組CA1
與電容群組CA2
作為參考群組。換言之,利用電容群組CA1
與電容群組CA2
來量測電容群組CA3
。首先,
從電容群組CA3
中代表最低位元的組成電容C1 3
開始量測,在本示範性實施例中,在進行逐次逼近操作後,得到的結果顯示開關S2 1
及開關S2 2
導通產生的電壓可以使一開始對組成電容C1 3
充電所產生的電壓趨近於0。也就是說,在此電容群組CA3
的組成電容C1 3
可視為等效於電容群組CA1
的組成電容C2 1
以及電容群組CA2
的組成電容C2 2
。因此,組成電容C1 3
的權重碼K1 3
可以用[1010]來代表,換句話說,權重碼K1 3
的各位元也代表開關S1 1
、S4 1
、S1 1
、S4 1
的導通情形。接著,利用相同的方法依序量測電容群組CA2
的各個組成電容。而電容群組之間的量測方式、群組權重值的取得方式可參考圖3~圖7所示之實施例,以下不再贅述。在此假設透過本揭露之方法,可取得電容群組CA3
中電容C1 3
~C4 3
的權重碼K1 3
~K4 3
與群組權重值W1 3
~W4 3
,如表7所示,但表7並非用以限定本揭露。
在取得電容群組CA3
中電容C1 3
~C4 3
的權重碼K1 3
~K4 3
與群組權重值W1 3
~W4 3
後,第二步可透過切換裝置86的切換來分別選擇電容群組CA1
與電容群組CA2
為目標群組,並選擇電容群組CA3
為參考群組。簡言之,即利用電容群組CA3
來分別量測電容群組CA1
與電容群組CA2
,以取得電容C1 1
、C2 1
的群組權重值W1 1
、W2 1
與電容C1 2
、C1 2
的群組權重值W1 2
、W2 2
,如表8所示。
在取得各組成電容C1 1
、C2 1
、C1 2
、C2 2
、C1 3
~C4 3
之後,根據各電容群組CA1
~CA3
中各組成電容的權重碼K1 1
、K2 1
、K1 2
、K2 2
、K1 3
~K4 3
以及群組權重值W1 1
、W2 1
、W1 2
、W2 2
、W1 3
~W4 3
,以取得各組成電容C1 1
、C2 1
、C1 2
、C2 2
、C1 3
~C4 3
的等效權重值W’1 1
、W’2 1
、W’1 2
、W’2 2
、W’1 3
~W’4 3
,如表9所示。另外,也可以利用電容群組CA3
來量測電容群組CA1
與電容群組CA2
所組成的目標群組。由此可見,本揭露目標群組與參考群組的選取方式非常彈性,上述皆僅為示範性實施例,非用以限定本揭露。基此,藉由本揭露所提出之方法,便可以估算出此數位類比轉換器82中各組成電容C1 1
、C2 1
、C1 2
、C2 2
、C1 3
~C4 3
的等效權重值。
基此,藉由本揭露所提出之方法,便可以估算出此數位類比轉換器82中各組成電容的等效權重值,也就可以估算出數位類比轉換器82中各組成電容的真實權重比。透過表10,可發現估算電容權重比與真實權重比非常接近,代表著透過本揭露的量測方法可精確的估算電容的真實權重比,降低電容不匹配所造成的不良影響,進而改善類比數位轉換器的轉換線性度。
如此一來,在透過本揭露的量測方法而精確估算出電容的真實權重比後,便可以透過估算出來的權重值來對輸出碼進行校正的動作。詳言之,對於一個輸出資料為Dout
=(dN-1
dN-2...
d0
)的數位類比轉換器而言,由於電容的不匹配,將造成其輸出的數位資料與類比數位轉換器的輸入電壓成為非線性的關係。但是在透過本揭露所提出的量測方法而取得各個組成電容的權重比值之後,就可利用式(1)
來校正數位類比轉換器的輸出數位資料。
其中,Wi
為透過本揭露所提出的量測方法而取得的各個組成電容的等效權重值。H為此類比數位轉換器的解析度,N為此類比數位轉換器中組成電容的數目,一般來說,H將小於等於N。另一方面來說,在未取得的各個組成電容的等效權重值的情況中,Wi
會等於ri
,其中,r為各組成電容的理想比例值。由此可見,可藉由將更貼近實際情況的等效權重值來取代理想比例值,據此得到一個經過校正的數位輸出。又由於本揭露所提出的量測方法可精確的估算出各個組成電容的等效權重值,因此可利用這些組成電容的等效權重值的校正進而提昇類比數位轉換器中的轉換線性度。
再者,本揭露的實現方式不限於上述實施例的說明,可以對於實際的需求而酌予變更上述實施例的內容。例如,本揭露所提出的電容權重估算方法也可以應用至差動(differential)架構的SAR ADC中。圖9為本揭露實施例之類比數位轉換器90的簡化電路圖。此類比數位轉換器90包括:數位類比轉換器92、比較器94、切換裝置96以及校正邏輯電路98。數位類比轉換器92包括:參考電容Cd
、橋接電容CC
、以及分群成2個電容群組CA1
、CA2
的
8個組成電容,其中電容群組CA1
包括4個組成電容C1 1
~C4 1
,電容群組CA2
包括4個組成電容C1 2
~C4 2
。橋接電容CC
用以連接電容群組CA1
與電容群組CA2
。上述各元件之耦接關係及功能係與圖5所示實施例相同或相似,在此不贅述。需注意的是,如圖9所示,本實施例之類比數位轉換器90更包括數位類比轉換器93,數位類比轉換器93耦接比較器94的另一輸入端與切換裝置96。由此可見,類比數位轉換器90為一個差動架構式的SAR ADC。
而數位類比轉換器93包括:參考電容Cdd
、橋接電容CCd
、以及分群成2個電容群組CA1d
、CA2d
的8個組成電容,其中電容群組CA1d
包括4個組成電容C1d 1
~C4d 1
,電容群組CA2d
包括4個組成電容C1d 2
~C4d 2
。橋接電容CCd
用以連接電容群組CA1d
與電容群組CA2d
。在本實施例中,數位類比轉換器93的各元件之耦接關係及功能與數位類比轉換器92相似,換言之,數位類比轉換器92與數位類比轉換器93構造相同,但分別耦接於比較器94的兩個輸入端。
同樣的,不管是數位類比轉換器92或數位類比轉換器93都可以藉由切換裝置96的切換與本揭露的計算方式來估算出各個電容的權重。各個組成電容的權重估算方式可參考圖3至圖8所示之實施例,在此不贅述。值得一提的是,除了可以透過本揭露之方法各自求得數位類比轉換器92與數位類比轉換器93的電容權重外,還可以直接求得數位類比轉換器92中各組成電容與數位類比轉換器93中
相對應的組成電容所組成的連動電容對之等效權重值。詳言之,對於差動架構的SAR ADC而言,數位類比轉換器92的電容陣列與數位類比轉換器93的電容陣列是連動的。因此,在差動對的架構裡,數位類比轉換器92與數位類比轉換器93中相對應的各組成電容的位元電容值是一起考慮的。舉例來說,用來校正輸出碼中第一個位元的等效權重值是同時考慮到C1 1
與C1d 1
相對於其他組成電容的比值。如此一來,在實際進行比數位轉換的操作動作之間,就可藉由本揭露所提出的估算方法估算出數位類比轉換器92與數位類比轉換器93中各個電容的權重比例與兩數位類比轉換器中相對應的組成電容其連動之等效權重比例。於是,就可以利用更接近實際情況的電容權重值來校正經由SAR操作產生出來的數位資料,進而提昇類比數位轉換器90的輸入電壓與輸出數位資料的轉換線性度。
綜上所述,本揭露免除一個SAR ADC中,DAC的組成元素對於相對匹配度的需求,以進一步減少SAR ADC整體的面積與功耗,也減低了DAC驅動電路的驅動能力需求。而在一個需要ADC陣列的系統應用當中,例如影像感測器平行處理之類比前端,或是超音波影像系統的類比前端等,低功耗、小面積的ADC IP更有助於電路的集成,亦即在單一晶片中整合更多的前端通道(front-end channel),有助於降低系統成本,或是可攜式系統的開發。
雖然本揭露已以實施例揭露如上,然其並非用以限定本揭露,任何所屬技術領域中具有通常知識者,在不脫離
本揭露之精神和範圍內,當可作些許之更動與潤飾,故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
10、30、50、60、80、90‧‧‧類比數位轉換器
12、32、52、62、82、92、93‧‧‧數位類比轉換器
16、34、54、64、84、94‧‧‧比較器
36、56、66、86、96‧‧‧切換裝置
38、58、68、88、98‧‧‧校正邏輯電路
18、37、57、67、87、97‧‧‧逐次逼近(SAR)邏輯電路
X、Y‧‧‧節點
Vref
、Vin
‧‧‧電壓
CA1
、CA2
、CA3
、CAM
、CA1d
、CA2d
‧‧‧電容群組
Cd
、Cc
、Cdd
、Ccd
、Cc1
、Cc2
、Cc(M-1)
、C1 1
、C2 1
、C3 1
、C4 1
、CT1 1
、C1 2
、C2 2
、C3 2
、C4 2
、CT2 2
、C1 3
、C2 3
、C3 3
、C4 3
、C1 M
、C2 M
、CTM M
、C1d 1
、C2d 1
、C3d 1
、C4d 1
、C1d 2
、C2d 2
、C3d 2
、C4d 2
‧‧‧電容
Sd
、Sg
、Sdd
、Sgd
、Si
、Sex
、Sex1
、Sex2
、Sex3
、Sex4
、Sex5
、S1 1
、S2 1
、S3 1
、S4 1
、ST1 1
、S1 2
、S2 2
、S3 2
、S4 2
、ST2 2
、S1 3
、S2 3
、S3 3
、S4 3
、S1 M
、STM M
、S1d 1
、S2d 1
、S3d 1
、S4d 1
、S1d 2
、S2d 2
、S3d 2
、S4d 2
‧‧‧開關
圖1為一種SCA SAR ADC的簡化電路圖。
圖2為一種類比數位轉換器的轉換曲線圖。
圖3為本揭露類比數位轉換器實施例的簡化電路圖。
圖4為一種本揭露電容權重估算方法的實施例流程圖。
圖5為本揭露實施例之8位元類比數位轉換器的簡化電路圖。
圖6為本揭露類比數位轉換器實施例的簡化電路圖。
圖7為本揭露電容權重估算方法的實施例的流程圖。
圖8為本揭露實施例之8位元類比數位轉換器實施例的簡化電路圖。
圖9為本揭露類比數位轉換器實施例的簡化電路圖。
62‧‧‧數位類比轉換器
64‧‧‧比較器
66‧‧‧切換裝置
68‧‧‧校正邏輯電路
67‧‧‧SAR邏輯電路
Vref
、Vin
‧‧‧電壓
CA1
~CAM
‧‧‧電容群組
Cd
、Cc1
~Cc(M-1)
、C1 1
~CTM M
‧‧‧電容
Sd
、Sg
、Si
、Sex
、S1 1
~STM M
‧‧‧開關
Claims (20)
- 一種數位類比轉換器的電容權重估算方法,該數位類比轉換器包括分群成M個電容群組的N個組成電容以及M-1個橋接電容,其中,N為大於1的整數,M為大於等於2的整數且小於等於N,該電容權重估算方法包括:選取部份該些至少一電容群組作為一目標群組,並從除該目標群組外的該些電容群組中選取部份者作為一參考群組;利用該參考群組量測該目標群組中各該組成電容的一權重碼,根據該權重碼計算獲得該目標群組中各該組成電容的一群組權重值;從未曾作為該目標群組的該些電容群組中選取部份者作為新的該目標群組,並從除新的該目標群組外的該些電容群組中選取部份者作為新的該參考群組;利用新的該參考群組量測新的該目標群組中各該組成電容的該權重碼,根據該權重碼計算獲得新的該目標群組中各該組成電容的該群組權重值;重複前2個步驟,直至獲得該數位類比轉換器中所有各該組成電容的該群組權重值;以及根據各該電容群組中各該組成電容的該權重碼以及該群組權重值,以取得各該組成電容的一等效權重值。
- 如申請專利範圍第1項所述之數位類比轉換器的電容權重估算方法,其中該目標群組包括T個組成電容,T為大於等於1的正整數且小於等於N-(M-1),利用該參考 群組量測該目標群組中各該組成電容的該權重碼的步驟,包括:於一第一模式時,對該目標群組中的第i個組成電容Ei輸入一第一值V1,並對其餘組成電容輸入一第二值V0;以及於一第二模式時,對該目標群組中第i個組成電容Ei輸入該第二值V0,並選擇對該參考群組中部份的該些組成電容輸入該第一值V1,以及對部分的該目標群組中除第i個組成電容外的該些組成電容輸入該第一值V1,使得該數位類比轉換器的在該第一模式的輸出趨近於該第二模式時的輸出,並根據此時對該參考群組中各該組成電容的輸入值以及對該目標群組中除第i個組成電容的輸入值,獲得該目標群組中第i個組成電容相對於該參考群組的該權重碼Ki,i為大於等於1的正整數且小於等於T。
- 如申請專利範圍第1項所述之數位類比轉換器的電容權重估算方法,其中該目標群組包括T個組成電容,T為大於等於1的正整數且小於等於N-(M-1),根據該權重碼計算獲得各該組成電容的該群組權重值的步驟,包括:根據該目標群組中第i+1個組成電容的權重碼Ki+1以及該目標群組中第1個、第2個...、第i個組成電容的該群組權重值來計算該目標群組中第i+1個組成電容的該群組權重值,i為大於等於1的正整數且小於等於T。
- 如申請專利範圍第1項所述之數位類比轉換器的電容權重估算方法,其中任一次被選取出的該目標群組定義 為O群組,其相對應的參考群組定義為P群組,O群組包括V個組成電容,V大於等於1的正整數且小於等於N-(M-1),根據各該電容群組中各該組成電容的該權重碼以及該群組權重值以取得各該組成電容的該等效權重值的步驟,包括:根據O群組中第i+1個組成電容的權重碼Ki+1以及O群組中第1個、第2個...、第i個組成電容的該群組權重值以及P群組中所有該些組成電容的該群組權重值來計算O群組中第i+1個組成電容的該等效權重值,i為大於等於1的正整數且小於等於V;以及重複上一個步驟R次,R為大於等於1的正整數。
- 一種類比數位轉換器,包括:一數位類比轉換器,包括:一參考電容;N個組成電容,該些組成電容分群成M個電容群組;以及M-1個橋接電容,該些橋接電容用以連接各該電容群組,其中,N為大於1的整數,M為大於等於2的正整數且小於等於N;一比較器,具有第一輸入端、第二輸入端及輸出端,用以比較第一輸入端與第二輸入端的輸入,將比較結果輸出於輸出端;一切換裝置,耦接至該參考電容、部分的該些電容群組、部分的該些橋接電容以及該比較器;以及 一校正邏輯電路,耦接至該數位類比轉換器、該比較器以及該切換裝置,該校正邏輯電路控制該切換裝置,以選取部份該些電容群組作為一目標群組,並從除該目標群組外的該些電容群組中選取部份者作為一參考群組,且利用該參考群組量測該目標群組中各該組成電容的一權重碼,根據該權重碼計算獲得該目標群組中各該組成電容的一群組權重值,又依據各該組成電容的該群組權重值取得各該組成電容的一等效權重值。
- 如申請專利範圍第5項所述之類比數位轉換器,其中該校正邏輯電路控制該切換裝置,使該目標群組耦接至該比較器以及該些橋接電容之一的一端,並使耦接至該目標群組的該橋接電容的另一端耦接至該參考群組以及該參考電容。
- 如申請專利範圍第5項所述之類比數位轉換器,其中該校正邏輯電路包括:一逐次逼近暫存器邏輯電路,耦接至該比較器及該數位類比轉換器,用以根據該比較器的輸出,來選擇對所有該些組成電容的輸入值為一第一值V1與一第二值V0二者之一,以獲得該些組成電容的該權重碼。
- 如申請專利範圍第7項所述之類比數位轉換器,該目標群組包括T個組成電容,T為大於等於1的正整數且小於等於N-(M-1),其中:於一第一模式時,對該目標群組中的第i個組成電容Ei輸入該第一值V1,並對其餘組成電容輸入該第二值 V0;以及於一第二模式時,對該目標群組中第i個組成電容Ei輸入該第二值V0,並選擇對該參考群組中部份的該些組成電容輸入該第一值V1,以及對部分的該目標群組中除第i個組成電容外的該些組成電容輸入該第一值V1,使得該數位類比轉換器的在該第一模式的輸出趨近於該第二模式時的輸出,並根據此時對該參考群組中各該組成電容的輸入值以及對該目標群組中除第i個組成電容的輸入值,獲得該目標群組中第i個組成電容相對於該參考群組的該權重碼Ki,i為大於等於1的正整數且小於等於T。
- 如申請專利範圍第5項所述之類比數位轉換器,該目標群組包括T個組成電容,T為大於等於1的正整數且小於等於N-(M-1),其中:該校正邏輯電路根據該目標群組中第i+1個組成電容的權重碼Ki+1以及該目標群組中第1個、第2個...、第i個組成電容的該群組權重值來計算該目標群組中第i+1個組成電容的該群組權重值,i為大於等於1的正整數且小於等於T。
- 如申請專利範圍第5項所述之類比數位轉換器,其中任一次被選取出的該目標群組定義為O群組,其相對應的參考群組定義為P群組,O群組包括V個組成電容,V大於等於1的正整數且小於等於N-(M-1),其中:該校正邏輯電路根據O群組中第i+1個組成電容的權重碼Ki+1以及O群組中第1個、第2個...、第i個組成 電容的該群組權重值以及P群組中所有該些組成電容的該群組權重值來計算O群組中第i+1個組成電容的該等效權重值,i為大於等於1的正整數且小於等於V。
- 一種數位類比轉換器的電容權重估算方法,該數位類比轉換器包括分群成一第一電容群組與一第二電容群組的N個組成電容以及一橋接電容,其中,N為大於1的整數,該電容權重估算方法包括:利用該第一電容群組量測該第二電容群組中各該組成電容的一權重碼,根據該權重碼計算獲得該第二電容群組中各該組成電容的一群組權重值;利用該第二電容群組量測該第一電容群組中各該組成電容的該權重碼,根據該權重碼計算獲得該第一電容群組中各該組成電容的該群組權重值;以及根據該第一電容群組與該第二電容群組中各該組成電容的該權重碼以及該群組權重值,以取得各該組成電容的一等效權重值。
- 如申請專利範圍第11項所述之數位類比轉換器的電容權重估算方法,其中該第一電容群或該第二電容群組包括T個組成電容,T為大於等於1的正整數且小於等於N-1,利用該第一電容群組量測該第二電容群組中各該組成電容的一權重碼,及利用該第二電容群組量測該第一電容群組中各該組成電容的該權重碼的步驟,包括:於一第一模式時,對該第一電容群組或該第二電容群組本身的第i個組成電容Ei輸入一第一值V1,並對其餘 組成電容輸入一第二值V0;以及於一第二模式時,對該第一電容群組或該第二電容群組本身的第i個組成電容Ei輸入該第二值V0,並選擇對該第一電容群組或該第二電容群組對方的部份的該些組成電容輸入該第一值V1,以及對部分的該第一電容群組或該第二電容群組本身的除第i個組成電容外的該些組成電容輸入該第一值V1,使得該數位類比轉換器的在該第一模式的輸出趨近於該第二模式時的輸出,並根據此時對該第一電容群組或該第二電容群組對方的各該組成電容的輸入值以及對該第一電容群組或該第二電容群組本身的除第i個組成電容的輸入值,獲得該第一電容群組或該第二電容群組本身的第i個組成電容相對於該第一電容群組或該第二電容群組對方的該權重碼Ki,i為大於等於1的正整數且小於等於T。
- 如申請專利範圍第11項所述之數位類比轉換器的電容權重估算方法,其中該第一電容群組或該第二電容群組包括T個組成電容,T為大於等於1的正整數且小於等於N-1,根據該權重碼計算獲得該第一電容群組或該第二電容群組的各該組成電容的該群組權重值的步驟,包括:根據該第一電容群組或該第二電容群組本身的第i+1個組成電容的權重碼Ki+1以及該第一電容群組或該第二電容群組對本身的第1個、第2個...、第i個組成電容的該群組權重值來計算該第一電容群組或該第二電容群組本身的第i+1個組成電容的該群組權重值,i為大於等於1 的正整數且小於等於T。
- 如申請專利範圍第11項所述之數位類比轉換器的電容權重估算方法,其中該第一電容群組包括U個組成電容,該第二電容群組包括V個組成電容,U為大於等於1的正整數且小於等於N-1,V等於N-U,根據該第一電容群組與該第二電容群組中各該組成電容的該權重碼以及該群組權重值以取得各該組成電容的該等效權重值的步驟,包括:根據該第二電容群組中第i+1個組成電容的權重碼Ki+1、該第二電容群組中第1個、第2個...、第i個組成電容的該群組權重值以及該第一電容群組中第1個、第2個...、第U個組成電容的該群組權重值來計算該第二電容群組中第i+1個組成電容的該等效權重值,或根據該第一電容群組中第j+1個組成電容的權重碼Kj+1、該第一電容群組中第1個、第2個...、第j個組成電容的該群組權重值以及該第二電容群組中第1個、第2個...、第V個組成電容的該群組權重值來計算該第一電容群組中第j+1個組成電容的該等效權重值,i為大於等於1的正整數且小於等於V,j為大於等於1的正整數且小於等於U;以及重複上一個步驟R次,R為大於等於1的正整數。
- 一種類比數位轉換器,包括:一數位類比轉換器,包括:一參考電容;N個組成電容,該些組成電容分群成一第一電容 群組以及一第二電容群組;以及一個橋接電容,該橋接電容用以連接該第一電容群組與該第二電容群組,其中,N為大於1的整數;一比較器,具有第一輸入端、第二輸入端及輸出端,用以比較第一輸入端與第二輸入端的輸入,將比較結果輸出於輸出端;一切換裝置,耦接至該參考電容、該第一電容群組、該第二電容群組、該橋接電容以及該比較器;以及一校正邏輯電路,耦接至該數位類比轉換器、該比較器以及該切換裝置,該校正邏輯電路控制該切換裝置,以利用該第一電容群組量測該第二電容群組中各該組成電容的一權重碼,根據該權重碼計算獲得該第二電容群組中各該組成電容的一群組權重值,並利用該第二電容群組來量測該第一電容群組中各該組成電容的該權重碼,根據該權重碼計算獲得該第一電容群組中各該組成電容的該群組權重值,又依據各該組成電容的該權重碼以及該群組權重值取得各該組成電容的一等效權重值。
- 如申請專利範圍第15項所述之類比數位轉換器,其中該校正邏輯電路控制該切換裝置,使該第一電容群組或該第二電容群組耦接至該比較器以及該橋接電容的一端,並使該橋接電容的另一端耦接至該第二電容群組或該第一電容群組以及該參考電容。
- 如申請專利範圍第15項所述之類比數位轉換器,其中該校正邏輯電路包括: 一逐次逼近暫存器邏輯電路,耦接至該比較器及該數位類比轉換器,用以根據該比較器的輸出,來選擇對所有該些組成電容的輸入值為一第一值V1與一第二值V0二者之一,以獲得該些組成電容的該權重碼。
- 如申請專利範圍第17項所述之類比數位轉換器,該第一電容群組或該第二電容群組包括T個組成電容,T為大於等於1的正整數且小於等於N-1,其中:於一第一模式時,對該第一電容群組或該第二電容群組本身的第i個組成電容Ei輸入該第一值V1,並對其餘組成電容輸入該第二值V0;以及於一第二模式時,對該第一電容群組或該第二電容群組本身的第i個組成電容Ei輸入該第二值V0,並選擇對該第一電容群組或該第二電容群組對方的部份的該些組成電容輸入該第一值V1,以及對部分的該第一電容群組或該第二電容群組本身的除第i個組成電容外的該些組成電容輸入該第一值V1,使得該數位類比轉換器在該第一模式的輸出趨近於該第二模式時的輸出,並根據此時對該第一電容群組或該第二電容群組對方的各該組成電容的輸入值以及對該第一電容群組或該第二電容群組本身的除第i個組成電容的輸入值,獲得該第一電容群組或該第二電容群組本身的第i個組成電容相對於該第一電容群組或該第二電容群組對方的該權重碼Ki,i為大於等於1的正整數且小於等於T。
- 如申請專利範圍第15項所述之類比數位轉換器, 該第一電容群組或該第二電容群組包括T個組成電容,T為大於等於1的正整數且小於等於N-1,其中:該校正邏輯電路根據該第一電容群組或該第二電容群組本身的第i+1個組成電容的權重碼Ki以及該第一電容群組或該第二電容群組本身的第1個、第2個...、第i個組成電容的該群組權重值來計算該第一電容群組或該第二電容群組本身的第i+1個組成電容的該群組權重值,i為大於等於1的正整數且小於等於T。
- 如申請專利範圍第15項所述之類比數位轉換器,其中該第一電容群組包括U個組成電容,該第二電容群組包括V個組成電容,U為大於等於1的正整數且小於等於N-1,V等於N-U,其中:該校正邏輯電路根據該第二電容群組中第i+1個組成電容的權重碼Ki+1、該第二電容群組中第1個、第2個...、第i個組成電容的該群組權重值以及該第一電容群組中第1個、第2個...、第U個組成電容的該群組權重值來計算該第二電容群組中第i+1個組成電容的該群組權重值,或根據該第一電容群組中第j+1個組成電容的權重碼Kj+1、該第一電容群組中第1個、第2個...、第j個組成電容的該群組權重值以及該第二電容群組中第1個、第2個...、第V個組成電容的該群組權重值來計算該第一電容群組中第j+1個組成電容的該等效權重值,i為大於等於1的正整數且小於等於V,j為大於等於1的正整數且小於等於U。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101151074A TWI497918B (zh) | 2012-12-28 | 2012-12-28 | 類比數位轉換器及其數位類比轉換器的電容權重估算方法 |
US13/845,121 US8842027B2 (en) | 2012-12-28 | 2013-03-18 | Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101151074A TWI497918B (zh) | 2012-12-28 | 2012-12-28 | 類比數位轉換器及其數位類比轉換器的電容權重估算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201427286A TW201427286A (zh) | 2014-07-01 |
TWI497918B true TWI497918B (zh) | 2015-08-21 |
Family
ID=51016570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101151074A TWI497918B (zh) | 2012-12-28 | 2012-12-28 | 類比數位轉換器及其數位類比轉換器的電容權重估算方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8842027B2 (zh) |
TW (1) | TWI497918B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI742563B (zh) * | 2019-03-15 | 2021-10-11 | 昇佳電子股份有限公司 | 感測訊號的運算方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8477052B2 (en) * | 2011-04-05 | 2013-07-02 | Freescale Semiconductor, Inc. | Method and apparatus for self-test of successive approximation register (SAR) A/D converter |
US10084983B2 (en) * | 2014-04-29 | 2018-09-25 | Fermi Research Alliance, Llc | Wafer-scale pixelated detector system |
KR101501881B1 (ko) * | 2014-07-31 | 2015-03-19 | 중앙대학교 산학협력단 | 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기 |
JP6421536B2 (ja) * | 2014-10-15 | 2018-11-14 | セイコーエプソン株式会社 | ドライバー及び電子機器 |
US9287891B1 (en) * | 2015-01-20 | 2016-03-15 | Mediatek Inc. | Successive approximation register analog to digital converters |
CN104796149B (zh) * | 2015-05-20 | 2017-10-24 | 中国电子科技集团公司第二十四研究所 | 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法 |
US9432044B1 (en) * | 2015-12-18 | 2016-08-30 | Texas Instruments Incorporated | Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter |
JP6650788B2 (ja) * | 2016-03-07 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20180105027A (ko) * | 2017-03-14 | 2018-09-27 | 에스케이하이닉스 주식회사 | 분할-커패시터 기반의 디지털-아날로그 변환기를 갖는 축차 근사형 아날로그-디지털 컨버터 |
TWI657666B (zh) * | 2017-10-31 | 2019-04-21 | 聯陽半導體股份有限公司 | 類比至數位轉換器及其校正方法以及校正設備 |
CN109412593B (zh) * | 2018-09-06 | 2022-06-03 | 东南大学 | 一种部分分裂流水线逐次逼近型adc数字电路 |
TWI677195B (zh) * | 2019-06-20 | 2019-11-11 | 瑞昱半導體股份有限公司 | 類比數位轉換器之校正電路及校正方法 |
CN110401449B (zh) * | 2019-09-04 | 2022-03-08 | 福州大学 | 一种高精度sar adc结构及校准方法 |
JP7396845B2 (ja) * | 2019-09-25 | 2023-12-12 | 旭化成エレクトロニクス株式会社 | 逐次比較ad変換器 |
KR102248530B1 (ko) * | 2019-12-06 | 2021-05-06 | 삼성전기주식회사 | 멀티 뱅크 어레이 타입의 커패시턴스 가변회로 |
TWI736103B (zh) * | 2020-01-13 | 2021-08-11 | 瑞昱半導體股份有限公司 | 類比數位轉換器裝置與電容權重修正方法 |
TWI745977B (zh) * | 2020-05-22 | 2021-11-11 | 茂達電子股份有限公司 | 具有偏移及位元權重校正機制的類比數位轉換系統及方法 |
TWI739722B (zh) * | 2021-04-08 | 2021-09-11 | 瑞昱半導體股份有限公司 | 類比數位轉換器及其操作方法 |
CN115967403A (zh) * | 2021-10-13 | 2023-04-14 | 瑞昱半导体股份有限公司 | 逐渐逼近寄存器式模拟数字转换装置与信号转换方法 |
US11711094B2 (en) * | 2021-12-22 | 2023-07-25 | Analog Devices International Unlimited Company | Algorithm for high speed SAR ADC |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8049654B2 (en) * | 2009-02-23 | 2011-11-01 | Texas Instruments Incorporated | Digital trimming of SAR ADCs |
US20120001781A1 (en) * | 2010-06-30 | 2012-01-05 | University Of Limerick | Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4399426A (en) * | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
DE69330350T2 (de) | 1993-12-15 | 2001-09-20 | St Microelectronics Srl | Digitale Korrektur für fehlende Codes, die durch kapazitive Fehlanpassungen in Schrittweiserannährungs/AD verursacht werden |
US6882298B2 (en) | 2003-06-03 | 2005-04-19 | Silicon Labs Cp, Inc. | SAR analog-to-digital converter with two single ended inputs |
US7126510B2 (en) * | 2004-12-17 | 2006-10-24 | Rambus Inc. | Circuit calibration system and method |
US7312734B2 (en) * | 2005-02-07 | 2007-12-25 | Analog Devices, Inc. | Calibratable analog-to-digital converter system |
WO2007041378A1 (en) | 2005-09-30 | 2007-04-12 | Cirrus Logic, Inc. | Calibration of a redundant number system successive approximation analog-to-digital converter |
US7605741B2 (en) | 2005-12-08 | 2009-10-20 | Analog Devices, Inc. | Digitally corrected SAR converter including a correction DAC |
JP4921255B2 (ja) | 2007-06-22 | 2012-04-25 | ルネサスエレクトロニクス株式会社 | 逐次型ad変換器 |
US7609184B2 (en) * | 2007-11-08 | 2009-10-27 | Advantest Corporation | D-A convert apparatus and A-D convert apparatus |
KR101007063B1 (ko) | 2008-10-31 | 2011-01-12 | 한국과학기술원 | Sar 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치 |
DE102009005770B4 (de) | 2009-01-23 | 2012-01-26 | Texas Instruments Deutschland Gmbh | SAR-ADC und Verfahren mit INL-Kompensation |
KR101309837B1 (ko) | 2010-03-16 | 2013-09-23 | 한국전자통신연구원 | 순차 접근 아날로그-디지털 변환기 및 그 구동 방법 |
KR101716782B1 (ko) | 2010-09-30 | 2017-03-16 | 삼성전자 주식회사 | 디지털-아날로그 변환 회로 및 이를 포함하는 아날로그-디지털 변환기 |
US8416107B1 (en) * | 2011-09-28 | 2013-04-09 | Hong Kong Applied Science & Technology Research Institute Company Ltd. | Charge compensation calibration for high resolution data converter |
-
2012
- 2012-12-28 TW TW101151074A patent/TWI497918B/zh active
-
2013
- 2013-03-18 US US13/845,121 patent/US8842027B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8049654B2 (en) * | 2009-02-23 | 2011-11-01 | Texas Instruments Incorporated | Digital trimming of SAR ADCs |
US20120001781A1 (en) * | 2010-06-30 | 2012-01-05 | University Of Limerick | Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter |
Non-Patent Citations (1)
Title |
---|
Xuan-Lun Huang, Ping-Ying Kang, Hsiu-Ming Chang, Jiun-Lang Huang, Yung-Fa Chou, Yung-Pin Lee, Ding-Ming Kwai Cheng-Wen Wu, "A self-testing and calibration method for embedded successive approximation register ADC," Design Automation Conference (ASP-DAC), 2011 16th Asia and South Pacific , vol., no., pp.713,718, 25-28 Jan. 2011 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI742563B (zh) * | 2019-03-15 | 2021-10-11 | 昇佳電子股份有限公司 | 感測訊號的運算方法 |
Also Published As
Publication number | Publication date |
---|---|
US8842027B2 (en) | 2014-09-23 |
US20140184432A1 (en) | 2014-07-03 |
TW201427286A (zh) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI497918B (zh) | 類比數位轉換器及其數位類比轉換器的電容權重估算方法 | |
TWI434517B (zh) | 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器 | |
CN107046424B (zh) | 具有双转换的adc后台校准 | |
TWI501562B (zh) | 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器 | |
JP7444772B2 (ja) | 低減キャパシタアレイdacを用いたsar adcにおけるオフセット補正のための方法及び装置 | |
US7746262B2 (en) | Coding method for digital to analog converter of a SAR analog to digital converter | |
US8717221B2 (en) | Successive approximation register analog-to-digital converter | |
US7576677B2 (en) | Pipeline A/D converter converting analog signal to digital signal | |
KR101716931B1 (ko) | Adc 교정 | |
US10069506B2 (en) | Calibration circuit and calibration method for DAC | |
US8059022B2 (en) | Digital-to-analog converter | |
TWI454065B (zh) | 逐次逼近暫存器類比數位轉換器及其線性度校正的方法 | |
CN104079298A (zh) | 自校准桥接电容结构的逐次逼近型模数转换器 | |
US9577654B2 (en) | Analog-digital converter and control method | |
EP2858248A1 (en) | Accuracy enhancement techniques for ADCs | |
CN109889199A (zh) | 一种带斩波稳定的σδ型和sar型混合型adc | |
US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
CN107248864B (zh) | 基于权重校准的高精度模数转换器及转换方法 | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
US20150318862A1 (en) | Systems and methods for data conversion | |
Lei et al. | Analysis on capacitor mismatch and parasitic capacitors effect of improved segmented-capacitor array in SAR ADC | |
US6617994B1 (en) | Capacitive flash analog to digital converter | |
El-rachini et al. | Behavioural models for analog to digital conversion architectures for deep submicron technology nodes | |
TWI373921B (en) | Analog level detector and digital level selector thereof | |
JP2013058972A (ja) | 逐次比較型ad変換器及びその制御方法 |