CN109361392B - 逐次逼近型模数转换器及其权重校准方法 - Google Patents

Abstract

本发明公开一种逐次逼近型模数转换器及其权重校准方法，所述逐次逼近型模数转换器包括第一电容阵列C_i和第二电容阵列CLR_j，所述第二电容阵列的权重小于所述第一电容阵列的权重，第二电容阵列用于对第一电容阵列的电容权重校准。本发明实施方案有益效果在于，电容阵列CLR_j作为最低有效位，通过最低有效位重复可以精确校准所有电容C_i，从而提高模数转换器的精度，另一方面，可以降低对电容自身匹配的要求，从而减小电容的大小，降低芯片的成本和功耗，同时添加的第二电容阵列电容值相对较小，额外的面积成本最小化。

Description

逐次逼近型模数转换器及其权重校准方法

技术领域

本发明涉及电子电路技术领域，尤其涉及一种逐次逼近型模数转换器及其权重校准方法。

背景技术

模数转换器(ADC)将模拟信号转换成数字信号，是外部世界到数字计算机的桥梁。随着科学技术的发展，高精度ADC在工业，医疗，汽车等领域成为必不可少的芯片之一。高精度ADC(16-24位)通常可通过逐次逼近型模数转换器(successive approximation analogdigital converter，SARADC)和sigma-delta ADC实现。SARADC具有低延迟，便于多通道共享的优点，非常适用于多通道实时采样。基于电容的SARADC通过逐次比较输入电压信号和电容阵列产生的电压值，从高位到低位，得到输入信号对应的数字编码。电容阵列产生的电压值由已得到的比较结果决定。SARADC的精度受限于各模块的噪声和电容的匹配。噪声可以通过电路设计方法达到要求指标。电容的匹配是由集成电路制造工艺决定。由于制造过程的不确定性，会造成系统偏差和随机偏差，直接影响到SARADC的精度和线性度。电容的匹配性可以通过增大电容的尺寸改善，但会增加芯片面积，增加成本。现有技术中，会在SARADC里增加另一个校准电容阵列用来测量主电容阵列的偏差，得到偏差编码，然后在模数转换过程中，用偏差编码控制校准电容阵列，补偿偏差。这样的实现方法由于需要增加校准电容阵列和控制电路，增加电路的复杂性和面积。而且，通常的校准技术是基于二进制权重的SARADC，如果在转换过程中因为噪声，动态错误造成转换错误，这个错误将无法纠正。

发明内容

鉴于上述技术问题，本发明提供了一种逐次逼近型模数转换器及其权重校准方法，基于非二进制权重冗余SARADC的特性以及最低有效位重复的方法，可以对最低有效位重复对应的电容之外的所有位权重进行校准，从而提高模数转换器的精度。由于最低有效位重复电容相对较小，并且其控制逻辑是在逐次逼近型模数转换器已有控制逻辑上简单的延伸，从而降低了增加额外面积和电路的需求。

本发明提出一种逐次逼近型模数转换器权重校准方法，所述逐次逼近型模数转换器包括：有n个电容的电容阵列，所述逐次逼近型模数转换器用于在权重校准后进行模数转换输出数字编码b_n-1b_n-2...b₀，所述电容阵列包括第一电容阵列C_i和第二电容阵列CLR_j，所述第二电容阵列的CLR_j的权重小于所述第一电容阵列的C_i的权重，第二电容阵列用于对第一电容阵列的电容权重校准；在所述第一电容阵列的C_i中，第i位电容的权重表示为BW_i，并且满足条件：

第一电容阵列C_i的校准方法具体为：

第i位权重电容C_i的权重，由C_i-1,C_i-2,...,C₀,CLR_j-1,CLR_j-2,...,CLR₀的权重逐次校准得到，其计算方法为：

其中，b₀,b₁,...,b_i+j-1为校准C_i时得到的对应于电容CLR₀,...,CLR_j-1,C₀,...,C_i-1的数字编码；

第一电容阵列中电容C₀的权重

b₀,b₁,...,b_j-1为校准C₀时得到的对应于第二电容阵列CLR₀,CLR₁,...,CLR_j-1的数字编码，BW'_j是对应第二电容阵列CLR_j的权重，为预设值；其中，i,j∈{0,...,n}，n为正整数。

进一步地，所述逐次逼近型模数转换器为差分输入的模数转换器，所述第一电容阵列每个权重电容C_i由一对相等的电容组成，用于双极性差分信号的模数转换，所述第二电容阵列每个权重电容CLR_j由一对相等的电容组成，用于双极性差分信号的模数转换；所述差分输入的模数转换器的正输入端的电容表示为C_ip1、C_ip2，CLR_jp1、CLR_jp2，负输入端的电容表示为C_in1、C_in2，CLR_jn1、CLR_jn2；具体步骤为：

步骤A：初始化，电容阵列中C_ip1、C_in1、CLR_jp1、CLR_jn1输入模数转换的参考电压Vref，C_ip2、C_in2、CLR_jp2、CLR_jn2输入接地电压Gnd，连接信号VCM；

步骤B：采样，断开信号VCM，使得第一和第二电容阵列的电容电荷保持恒定；

步骤C：当获取正输入端权重BW_i+时，C_ip2端输入模数转换的参考电压Vref，C_in1端输入地电压Gnd，

步骤D：当获取负输入端权重BW_i-时，C_in2端输入模数转换的参考电压Vref，C_ip1端输入地电压Gnd，

步骤E：第i个权重电容的权重BW_i＝BW_i++BW_i-。

进一步地，在所述步骤C与步骤D之间增加步骤B’：采样，断开信号VCM，使得第一和第二电容阵列的电容电荷保持恒定；所述步骤C与步骤D顺序可调换。

进一步地，所述第二电容阵列的电容CLR_j＝0.5C₀，所述BW'_j的预设值为0.5；所述第二电容阵列还包括一个虚拟电容，所述虚拟电容大小与第二电容阵列的电容CLR_j大小相等。

进一步地，重复获取第一电容阵列中第i位权重N次，计算N次权重的平均值作为第i位权重，其中N＝2^m，m是正整数。

进一步地，所述校准方法在芯片内部硬件实现和/或在芯片外部通过软件实现。

进一步地，每个权重BW_i的计算在获取b_i+j-1...b₀后计算得到，或者在获取所有需要校准的电容对应的编码后，批处理计算得到。

进一步地，所述权重校准后，还包括步骤：所述逐次逼近型模数转换器对于模拟输入得到非二进制冗余的数字编码b_n-1b_n-2...b₀，则根据公式

得出二进制量化结果。

进一步地，每个校准得到的权重所对应输出数字编码的位宽根据预设精度需求和/或寄存器参数调整。

进一步地，可以根据电容的大小和/或电容工艺的匹配性，和/或预设精度需求，从不同的权重位开始校准。

本发明还提出一种逐次逼近型模数转换器，所述逐次逼近型模数转换器包括：第一电容阵列C_i和第二电容阵列CLR_j，所述第二电容阵列的权重小于所述第一电容阵列的权重，第二电容阵列用于对第一电容阵列的电容权重校准；所述逐次逼近型模数转换器用于执行上述权重校准方法。

本发明实施方案有益效果在于，电容阵列CLR_j作为最低有效位，通过最低有效位重复可以精确校准所有电容C_i，从而提高模数转换器的精度，另一方面，可以降低对电容自身匹配的要求，从而减小电容的大小，降低芯片的成本和功耗，同时最小化所需的额外面积和控制电路。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1是本发明实施例基于分裂电容的冗余SARADC示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。

下面结合附图对本发明的技术方案进行详细说明：

本发明方案利用非二进制权重冗余SARADC和最低有效位的特性，直接用SARADC已有的电容阵列测量权重，然后在数字域校准产生正确的数字编码。

本发明实施例是一个24位的基于分裂电容的冗余SARADC，其示意图如图1所示。此SARADC是差分输入的ADC。电容阵列有24个权重电容C₁₇,...,C₀,CLR₅,...,CLR₀。第一电容阵列C_i包括C₁₇,...,C₀；第二电容阵列CLR_j包括CLR₅,...,CLR₀，以及一个虚拟电容，该虚拟电容与CLR₀大小一样。其中，CLR₅＝CLR₄＝CLR₃＝CLR₂＝CLR₁＝CLR₀＝0.5C₀，其中，CLR₅,...,CLR₀用来作最低有效位重复。在正输入和负输入，每一个权重电容由一对相等的电容组成，如图中虚线框所示，用于双极性差分信号的模数转换。第一电容阵列C_i每一位的权重BW_i由相关的电容C_i和电容总和以及第二电容阵列CLR_j决定，通过归一化，可设重复的最低有效位权重BW'_j为0.5。当模数转换成功得到正确的数字编码b₂₃b₂₂...b₀，24位的非二进制编码可以转换为对应的整数D，从而得到对应的二进制编码。

非二进制权重冗余SARADC可以在冗余范围内恢复转换过程中的错误,冗余特性是由以下条件保障：

即每一位权重小于低于此位的所有权重和。由于低位电容权重相对高位电容较小，低位电容匹配误差对ADC整体精度影响较小，可以根据电容生产工艺选取适当的电容大小满足低位匹配要求。通过使用SARADC本身的模数转换逻辑用低位电容逐次校准高位电容C₀,C₁,...,C₁₇，从而得到精确的位权重，实现高精度。比如C₀用CLR₅到CLR₀校准，得到C₀的精确权重BW₀，然后C₁用C₀和CLR₅到CLR₀校准，得到C₁的精确权重BW₁，依次类推。由于冗余的存在，也保证了在校准过程中的容错性。CLR₅到CLR₀的存在保证了从C₀,C₁,...,C₁₇对应的位权重都有冗余存在。

在差分输入的SARADC电容阵列中，正端输入对应的分裂电容定义为C_ip1、C_ip2，CLR_jp1、CLR_jp2，负端输入对应的分裂电容为C_in1、C_in2，CLR_jn1、CLR_jn2。

本实施例以第一电容阵列C₀为例，计算其权重BW₀的具体过程如下：

步骤A：初始化

电容阵列中所有C_ip1、C_in1、CLR_jp1、CLR_jn1输入模数转换的参考电压Vref，C_ip2、C_in2、CLR_jp2、CLR_jn2输入接地电压Gnd，连接信号VCM；

步骤B：采样

断开信号VCM，使得第一和第二电容阵列的电容电荷保持恒定；

步骤C：模数转换，获取BW₀₊

当获取正输入端权重BW₀₊时，C₀p2端输入模数转换的参考电压Vref，C₀n1端输入地电压Gnd，

步骤D：再次初始化

所有的C_ip1接Vref，C_ip2接，Gnd，C_in1接Vref，C_in2接Gnd，连接VCM的开关闭合。

步骤E：采样

连接VCM的开关打开，Vx，Vy悬空，Vx，Vy上的电荷保持恒定，Vx＝Vy＝VCM。

步骤F：模数转换，获取BW_0-；

当获取负输入端权重BW_0-时，C₀n2端输入模数转换的参考电压Vref，C₀p1端输入地电压Gnd，

步骤G：C₀权重电容的权重BW₀＝BW₀₊+BW_0-。

将C₀p1接Gnd，C₀n2接Vref，按SARADC的转换步骤进行，但是当转换高于C₀的位数时，比较结束后不做任何动作，C₁₇到C₁的开关保持原样，C₀的开关也不变。从第CLR₅位开始，连接电容的开关会根据上一次比较器的结果更新，如同正常的SARADC转换，一直到最小位转换结束。BW_0-由得到的数字编码b5…b0以及BW'_j决定。

在另一实施例中，BW₀₊和BW_0-的获取顺序可变动。步骤E可省略。有步骤E是使校准过程尽可能与正常转换过程一致，从而减少引入新的逻辑控制。通过N次重复步骤A到G，将得到的位权重进行平均，提高精度，N＝2^m，便于数字实现平均。m的选取取决于权重的精度要求和芯片计算量的限制，权衡选择，本实施例中m＝5或者m＝10。重复BW₀的步骤，由低位到高位依次校准获取BW₁,BW₉,...,BW₁₇。

在另一实施例中，获取电容C₇的权重BW₇可以在获取b₁₂b₁₁...b₀后计算得到，也可以在获取所有需要校准的电容对应的编码后，批处理计算得到，例如，需要校准的电容为C₇,C₈,...,C₁₇，则分别获取校准C₇,C₈,...,C₁₇对应的编码b₁₂b₁₁...b₀，b₁₃b₁₂...b₀、、…、b₂₂b₂₁...b₀后，批处理得到BW₇,BW₈,...,BW₁₇。

本发明利用冗余SARADC的冗余特性，即高位的权重小于低位权重之和，和最低有效位重复的方法，可以对除去最低有效位重复对应的电容之外的所有位权重进行校准。即通过CLR₅,...,CLR₀进行最低有效位重复，可以精确的校准从C₀开始到C₁₇的所有电容。从而提高ADC的精度。通过最低有效位重复，可以降低对电容自身匹配的要求，从而减小电容的大小，降低芯片的成本和功耗。

Claims (9)

1.一种逐次逼近型模数转换器权重校准方法，所述逐次逼近型模数转换器包括：有n个电容的电容阵列，所述逐次逼近型模数转换器用于在权重校准后进行模数转换输出数字编码b_n-1、b_n-2...b₀，其特征在于，所述电容阵列包括第一电容阵列C_i和第二电容阵列CLR_j，所述第二电容阵列的CLR_j的权重小于所述第一电容阵列C_i的权重，第二电容阵列用于对第一电容阵列的电容权重校准；在所述第一电容阵列的C_i中，第i位电容的权重表示为BW_i，并且满足条件：

第一电容阵列C_i的校准方法具体为：

第i位权重电容C_i的权重，由C_i-1,C_i-2,...,C₀,CLR_j-1,CLR_j-2,...,CLR₀的权重逐次校准得到，其计算方法为：

其中，b₀,b₁,...,b_i+j-1为校准C_i时得到的对应于电容CLR₀,...,CLR_j-1,C₀,...,C_i-1的数字编码；

第一电容阵列中电容C₀的权重

b₀,b₁,...,b_j-1为校准C₀时得到的对应于第二电容阵列CLR₀,CLR₁,...,CLR_j-1的数字编码，BW'_j是对应第二电容阵列CLR_j的权重，为预设值；其中，i,j∈{0,...,n}，n为正整数；

其中，所述逐次逼近型模数转换器为差分输入的模数转换器，所述第一电容阵列每个权重电容C_i由一对相等的电容组成，用于双极性差分信号的模数转换，所述第二电容阵列每个权重电容CLR_j由一对相等的电容组成，用于双极性差分信号的模数转换；所述差分输入的模数转换器的正输入端的电容表示为C_ip1、C_ip2，CLR_jp1、CLR_jp2，负输入端的电容表示为C_in1、C_in2，CLR_jn1、CLR_jn2；具体步骤为：

步骤A：初始化，电容阵列中C_ip1、C_in1、CLR_jp1、CLR_jn1输入模数转换的参考电压Vref，C_ip2、C_in2、CLR_jp2、CLR_jn2输入接地电压Gnd，连接信号VCM；

步骤B：采样，断开信号VCM，使得第一和第二电容阵列的电容电荷保持恒定；

步骤C：当获取正输入端权重BW_i+时，C_ip2端输入模数转换的参考电压Vref，C_in1端输入地电压Gnd，

步骤D：当获取负输入端权重BW_i-时，C_in2端输入模数转换的参考电压Vref，C_ip1端输入地电压Gnd，

步骤E：第i个权重电容的权重BW_i＝BW_i++BW_i-。

2.根据权利要求1所述的逐次逼近型模数转换器权重校准方法，其特征在于，在所述步骤C与步骤D之间增加步骤B’：采样，断开信号VCM，使得第一和第二电容阵列的电容电荷保持恒定；所述步骤C与步骤D顺序可调换。

3.根据权利要求1所述的逐次逼近型模数转换器权重校准方法，其特征在于，所述第二电容阵列的电容CLR_j＝0.5C₀，所述BW'_j的预设值为0.5；所述第二电容阵列还包括一个虚拟电容，所述虚拟电容大小与第二电容阵列的电容CLR_j大小相等。

4.根据权利要求1所述的逐次逼近型模数转换器权重校准方法，其特征在于，重复获取第一电容阵列中第i位权重N次，计算N次权重的平均值作为第i位权重，其中N＝2^m，m是正整数。

5.根据权利要求1所述的逐次逼近型模数转换器权重校准方法，其特征在于，所述校准方法在芯片内部硬件实现和/或在芯片外部通过软件实现。

6.根据权利要求1所述的逐次逼近型模数转换器权重校准方法，其特征在于，每个权重BW_i的计算在获取b_i+j-1...b₀后计算得到，或者在获取所有需要校准的电容对应的编码后，批处理计算得到。

7.根据权利要求1所述的逐次逼近型模数转换器权重校准方法，其特征在于，所述校准方法根据电容的大小和/或电容工艺的匹配性，和/或预设精度需求，可以从不同的权重位开始校准。

8.根据权利要求1所述的逐次逼近型模数转换器权重校准方法，其特征在于，每个校准得到的权重所对应输出数字编码的位宽根据预设精度需求和/或寄存器参数调整。

9.一种逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器包括：第一电容阵列C_i和第二电容阵列CLR_j，所述第二电容阵列的权重小于所述第一电容阵列的权重，第二电容阵列用于对第一电容阵列的电容权重校准；所述逐次逼近型模数转换器用于执行权利要求1-8任一所述的权重校准方法。

Images