CN110995264A

CN110995264A - Cdac的电容失配的校准系统和逐次逼近型adc

Info

Publication number: CN110995264A
Application number: CN201911362898.6A
Authority: CN
Inventors: 富浩宇; 李婧; 张辉; 彭传伟; 王海军; 李丹; 李琪林; 耿云建
Original assignee: Shanghai Beiling Co Ltd
Current assignee: Shanghai Beiling Co Ltd
Priority date: 2019-12-26
Filing date: 2019-12-26
Publication date: 2020-04-10
Anticipated expiration: 2039-12-26
Also published as: CN110995264B

Abstract

本发明公开了一种CDAC的电容失配的校准系统和逐次逼近型ADC，其中CDAC的电容失配的校准系统包括比较器、范围调整模块、SAR逻辑模块、校准逻辑模块；CDAC包括正端电容阵列和负端电容阵列；比较器的正输入端与正端电容阵列的输出端电连接，比较器的负输入端与负端电容阵列的输出端电连接；SAR逻辑模块用于根据比较器的输出控制CDAC进行逐次逼近；范围调整模块用于根据待校准数字信号生成对应的范围控制信号；校准逻辑模块用于根据逼近控制信号获取目标电容的失配误差；校准逻辑模块还用于根据失配误差对模数转换结果进行补偿以得到校准输出信号。本发明可以避免电容校准失效的问题。

Description

CDAC的电容失配的校准系统和逐次逼近型ADC

技术领域

本发明属于CDAC的电容失配的校准技术领域，尤其涉及一种CDAC的电容失配的校准系统和逐次逼近型ADC。

背景技术

电容失配是电容型数模转换器(CDAC)非线性的主要原因。CDAC是常见模数转换器(ADC)的重要组成部分，如流水线型ADC(Pipelined-ADC)，逐次逼近型ADC(SAR ADC)等。因此，CDAC中电容失配也是ADC非线性的主要来源。

为减小ADC中的电容失配，经常需要采用电容失配校准算法，在诸多校准算法中，电容阵列自校准算法由于其算法简单，适用范围广等优点而被广泛应用。

电容失配自校准算法利用CDAC中二进制电容之间的倍数关系，测量待校准电容，从而得到待测电容相对于其余电容的失配大小，进而在模拟域或数字域对误差予以补偿。

以SAR ADC为例说明电容自校准的基本原理。SAR ADC中CDAC具备多种开关切换逻辑，如先置位后判断、基于VCM(共模电平)，分裂电容等。不同的开关切换逻辑导致不同的转换功耗与比较器输入共模电平。

如图1所示的SAR ADC，包括CDAC 103，CDAC 103的电容阵列包括若干电容，其中，电容C_0p、C_1p、C_0n、C_1n的电容值为C，电容C_2p、C_2n电容值为2C，电容C_3rp、C_3p、C_3rn、C_3n的电容值为4C，电容C_4p、C_4n的电容值为8C，电容C_5p、C_5n的电容值为16C，电容C_6p、C_6n的电容值为32C。其中，GND表征接地端。在采样阶段，所有电容下极板接VREF(参考电平)，上极板分别接差分信号(VINP/VINN)。第二阶段，如图2所示，电容阵列上极板与输入断开，进入保持相。在保持相，比较器101判断输入信号极性，产生相应数字输出，并作为ADC的MSB(Most SignificantBit，最高有效位)位输出。随后CDAC从高位电容C_6p/C_6n至低位电容C_1p/C_1n依次进行逐次逼近操作。SAR逻辑模块102接收比较器101的比较结果，SAR逻辑模块102一方面输出比较结果，另一方面输出“CDAC CTRL”信号以控制CDAC的转换开关，以便进行下一位的转换。每次开关操作以前一位比较器101输出为依据，若比较器101输出为1，代表比较器101的正输入端的电平大于负输入端的电平；此时差分CDAC的正半部分中，当前位电容下极板由VREF切换至0，使比较器正输入端电平下降。若比较器101的输出为0，代表比较器101的正输入端的电平小于负输入端的电平，此时差分CDAC负半部分的当前位电容下极板由VREF切换至0，使比较器负输入端电平下降。逐次逼近的最终结果是使比较器101的差分输入电压趋近于0，此时CDAC的输出与输入电压近似相等，SAR逻辑模块102的数字输出即为比较器101的7次比较结果。

其中，CDAC包含与C_3p/C_3n电容具有相同权重的冗余电容C_3rp/C_3rn。在CDAC中插入冗余电容是高速高精度SAR ADC的常见做法。插入该冗余电容是为了消除其左侧高位电容在转换过程中产生的建立误差。

以上述SAR ADC为例，其电容自校准原理如下。假设算法校准电容C₃(C_3p/C_3n)至C₆(C_6p/C_6n)。根据校准算法，首先校准C₃并逐次向高位校准。校准假设C₃右侧包含冗余电容在内的电容阵列理想，即没有失配。首先输入信号短接到0或某一共模电平VCM，CDAC采样该信号并进入保持相位，算法强制保持相位的输出为1。然后，根据算法，从待测电容C₃开始进行逐次逼近。由于保持相比较器101输出为1，因此在C₃电容切换相位，C_3p下极板由VREF切换至0，使比较器101正输入端电平下降，比较器101差分输入端产生一个负的电压跳变，随后低位依次进行逐次逼近操作。最终SAR ADC包含强制置位(force)在内的数字输出即为电容C_3p的电容失配。理想情况下，如果C_3p相对于其右侧的LSB(least significant bit，最低有效位)电容阵列不存在失配，则ADC输出为1000，或者0111，对应十进制的0或-1。0或-1是由于保持相位比较时，比较器输入端存在噪声。该过程如图2所示。

由于噪声影响，b3r随机出现0或1，并因此随机导致后续逐次逼近过程出现两条不同的路径。根据冗余位扣减原则，即b3、b3r同号且为1，则最终数字输出加b3r对应的数字权重4，同号且为0，则最终输出减4，异号不作操作。最终导致理想输出信号随机出现0或-1，平均输出为-0.5。

如果C_3p相对于其右侧的LSB电容阵列之和偏大，则上述测量过程如图3所示。由于噪声的影响，b1随机出现0或1，假设出现的概率相等，则经过多次测量取平均后，测量输出码为-1.5，即为C_3P在数字域对应的误差。

以上分析可以表示为，比较器101输入端电压表示为：

V_cmp＝V_in-V_dac。

由于输入信号为0，且由于逐次逼近最终使比较器输入端电压也收敛于0，因此：

V_dac＝0。

CDAC输出电压可以由各位的置位信号di与各位权重w_i表示为：

将w₄表示为不含失配误差的理想权重与失配误差之和，上式可重新表示为：

由于存在失配，模拟域电压0，不再对应理想的数字输出1000，而对应实际ADC输出D_actual，而等式右侧的第一个求和项代表不含失配误差的CDAC输出，其对应的数字输出为1000，等式右侧第二项对应由于电容失配导致的模拟误差，假设其对应的数字输出为D_err，因此上式转换为数字与表达为：

D_err＝D_actual-2'b1000。

又由于SAR ADC的数字输出为二进制便宜码，如果将上式全部转换到十进制分析，等式右侧相当于将ADC的输出转换为双极输出，因此SAR ADC双极输出即为被测电容的失配误差。

C_3p的测量完成后，校准算法接强行置保持位比较器输出结果为0，对C_3n进行与上述过程相同的测量，得到对应C_3n的误差。随后校准依次向高位C₄至C₆进行。

校准完成后，ADC进入正常工作状态，对于ADC的每个输出码，根据C₆至C₃对应输出码，并利用已测量的得到的C₆至C₃误差计算补偿该输出，在数字域消除失配引入的误差，从而达到校准电容失配的目的。

对于该校准算法，校准成功的关键在于准确测量被测电容的失配误差。又由于对被测电容的测量是由其后续LSB电容阵列与比较器组成的后端ADC完成的，因此，为确保测量结果有效，需要保证后端ADC的量程大于被测电容切换时产生的模拟电压跳变。在上述的现有算法中，该条件是由后端ADC中包含的冗余电容保证的。

冗余电容增加了模拟域的测量范围，也即数字域的输出范围，如上述例子中，假设后端ADC不含冗余电容C_3r，即仅仅由C₂、C₁构成，假设C₁下极板电压切换时对应的电压跳变为±VLSB，则其模拟域测量范围为±3VLSB，数字域输出范围为±3，而被测电容C₃的理想输出为±4VLSB，数字输出为±4，这意味着后端ADC量程无法覆盖C₃存在失配时的模拟及数字跳变范围，如图4所示。如果后端ADC包含冗余电容C_3r，即由C_3r、C₂、C₁构成，则后端模拟域的输出范围为±7VLSB，数字输出范围为±7，可以容忍因C₃失配在模拟域导致的范围在±3VLSB以内的电压跳变，及数字上对应的±3以内的数字误差，如图5所示。

尽管冗余提供了额外的误差容忍范围，但是由于失调、电荷注入等非理想因素，很容易导致被测电容的电压切换超出后端ADC测量范围，如图6所示，其中OFFSET表征偏移量。

更严重的是，随着校准向CDAC高位进行，被测电容的累积失调误差越来越大，尽管后端ADC的测量范围也在增大，但其误差容忍范围仍然只有C_3r提供的±3VLSB。上述两个因素导致了自校准算法在实际中有很高概率失效。

发明内容

本发明要解决的技术问题是为了克服现有技术中的CDAC的电容的校准失效概率较高的缺陷，提供一种CDAC的电容失配的校准系统和逐次逼近型ADC。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供一种CDAC的电容失配的校准系统，包括比较器、范围调整模块、SAR逻辑模块、校准逻辑模块；CDAC包括正端电容阵列和负端电容阵列；

比较器的正输入端与正端电容阵列的输出端电连接，比较器的负输入端与负端电容阵列的输出端电连接；

SAR逻辑模块用于根据比较器的输出控制CDAC进行逐次逼近，并生成待校准数字信号；

范围调整模块用于根据待校准数字信号生成对应的范围控制信号；

SAR逻辑模块还用于根据范围控制信号生成逼近控制信号；

校准逻辑模块用于根据逼近控制信号获取目标电容的失配误差；

校准逻辑模块还用于根据失配误差对模数转换结果进行补偿以得到校准输出信号。

较佳地，范围调整模块还用于连续n次获取待校准数字信号，并统计其中待校准数字信号的目标位全为1的次数m，如果m与n的比值大于预设比例值，则范围调整模块输出第一范围控制信号。

较佳地，范围调整模块还用于连续n次获取待校准数字信号，并统计其中待校准数字信号的目标位全为0的次数m0，如果m0与n的比值大于预设比例值，则范围调整模块输出第二范围控制信号。

较佳地，目标位为待校准数字信号的强制位以外的其他各位。

较佳地，范围调整模块采用低通滤波的方式检测目标电容是否超过量程。

较佳地，范围调整模块采用峰值检测的方式检测目标电容是否超过量程。

较佳地，校准逻辑模块还用于连续Q次获取目标电容的测量值，并根据测量值的算术平均值得到目标电容的失配误差。

较佳地，校准系统还包括失配误差存储器，失配误差存储器用于存储失配误差，校准逻辑模块还用于从失配误差存储器获取失配误差以对模数转换结果进行补偿。

本发明还提供一种逐次逼近型ADC，该逐次逼近型ADC包括CDAC和本发明的CDAC的电容失配的校准系统。

本发明的积极进步效果在于：本发明根据当前被测电容失配是否超过后端测量ADC的输入范围，实时缩放被测电容切换引起的电压跳变，等效于将后端ADC输入范围增大，从而避免电容校准失效的问题。

附图说明

图1为现有技术的SAR ADC的结构示意图。

图2为现有技术的SAR ADC的一次逐次逼近操作的时序图。

图3为现有技术的SAR ADC的另一次逐次逼近操作的时序图。

图4为现有技术的SAR ADC的后端ADC量程无法覆盖C₃存在失配时的模拟及数字跳变范围的示意图。

图5为现有技术的SAR ADC的后端ADC量程能够覆盖C₃存在失配时的模拟及数字跳变范围的示意图。

图6为现有技术的SAR ADC的被测电容的电压切换超出后端ADC测量范围的示意图。

图7为本发明的实施例1的CDAC的电容失配的校准系统的结构示意图。

图8为本发明的实施例2的逐次逼近型ADC的结构示意图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

本实施例提供一种CDAC的电容失配的校准系统。参照图1，该CDAC的电容失配的校准系统包括比较器201、范围调整模块203、SAR逻辑模块202、校准逻辑模块204、失配误差存储器205。其中，CDAC 103、比较器201和SAR逻辑模块202构成一个SAR ADC的主要部分。CDAC103包括正端电容阵列和负端电容阵列。比较器201的正输入端与正端电容阵列的输出端电连接，比较器201的负输入端与所述负端电容阵列的输出端电连接；SAR逻辑模块202用于根据所述比较器201的输出控制CDAC 103进行逐次逼近，并生成待校准数字信号；范围调整模块203用于根据所述待校准数字信号生成对应的范围控制信号；SAR逻辑模块202还用于根据所述范围控制信号生成逼近控制信号；校准逻辑模块204用于根据所述逼近控制信号获取目标电容的失配误差；校准逻辑模块204还用于根据所述失配误差对模数转换结果进行补偿以得到校准输出信号。

在进行电容失配校准时，范围调整模块203接收SAR逻辑模块202生成的待校准数字信号DOUT_RAW，并检测DOUT_RAW是否发生溢出。对被测电容的测量是由其后续LSB电容阵列与比较器201组成的后端ADC完成的。如果发生溢出则代表被测的目标容引起的电压跳变超出了后端ADC的输入范围。

在一种可选的实施方式中，范围调整模块203连续检测DOUT_RAW，并检测连续n次接收到的DOUT_RAW中，除DOUT_RAW的强制位(force)以外，DOUT_RAW的其他各位出现全1或全0的次数(设为m)。当m到达指定数目m0时，认为超过测量范围，也即m0/n代表出现全0或全1的概率。由于存在噪声，当被测电容对应的电压跳变接近满幅但没有超过满幅时，由于噪声的影响，DOUT_RAW也会出现全0或全1的情况，但此时不能说明被测电容超过了测量范围，只有全0或全1发生的概率达到了预定值，才认为输出超出了测量范围。

在另一种可选的实施方式中，范围调整模块203采用低通滤波的方式检测被测电容是否超过量程。在又一种可选的实施方式中，范围调整模块203采用峰值检测的方式检测被测电容是否超过量程。

在另一种可选的实施方式中，范围调整模块203根据DOUT_RAW是否达到预设阈值来判断被测电容是否超过量程。

在本实施例中，如果范围调整模块203检测得到DOUT_RAW除强制位以外的其他各位为全1的概率达到预设值，则在范围控制信号RANGE_CTRL(初始值为0)上输出1。范围控制信号RANGE_CTRL为1表征被测电容引起的电压跳变超过了测量上限。如果范围调整模块203检测得到DOUT_RAW除强制位以外的其他各位为全0的概率达到预设值，则在范围控制信号RANGE_CTRL上输出2。范围控制信号RANGE_CTRL为2代表被测电容引起的电压跳变超过了测量下限。如果范围调整模块203检测得到DOUT_RAW除强制位以外的其他各位既非全1也非全0，则在范围控制信号RANGE_CTRL上输出0，代表未超出测量范围。

SAR逻辑模块202接收RANGE_CTRL信号，并根据该信号改变随后CDAC的翻转控制信号CDAC_CTRL。例如，在测量电容C_5p的失配时，需对被测电容C_5p进行预设次数(设为Q)的重复测量。假设在测量过程中RANGE_CTRL由0变为1，则代表C_5p下极板由VREF切换到0时，对应的电压跳变超过了后端ADC的测量范围，致使除强制位外的其余输出为全1。在下一次测量时，CDAC_CTRL信号控制CDAC上极板采样0或VCM输入信号，CDAC中除C_4p以外所有电容下极板接VREF，C_4p下极板接0。保持相，CDAC与输入信号断开，并且C_4p下极板接到VREF，此时由于电荷守恒，比较器201的输入端差分电压发生一个正向跳变，跳变大小与C_4p对应的权重相关。又因为C_4p的失配已经在之前的校准过程中被测出，因此该跳变为一个已知大小的跳变。在保持相，比较器201输出被强制置位到0，使得第一个转换周期时，被测电容C_5p发生翻转，即其下级板由VREF切换至0。由于电荷守恒，C_5p的翻转在比较器201正输入端引入一个向下的跳变，因此，此时比较器201正输入端的电压跳变为：

Vcmp_inp＝Vcp4-Vcp5。

可见被测电容C_5p引起的电压跳变被减小越一半，即Vcp4。此时尽管-Vcp5超过了后端ADC的测量范围，但是经过范围调整模块203调整后，Vcp4-Vcp5位于测量范围以内。

随后，后端ADC量化该误差，并得到模数转换结果。由于Vcp4已被校准，其失配误差已得到。因此只需对模数转换结果做相应处理，在数字域扣减Vcp4，即得到了-Vcp5的测量值。

同时，在校准过程中，校准逻辑模块204接收某被测电容的测量值，并对该被测电容的输出进行预设统计次数(设为Q)的累加平均，从而得到被测电容的失配误差。校准逻辑模块204包括一计数器，用于在0至(Q-1)之间计数，以便校准逻辑模块204对被测电容的Q个测量值进行统计。当被测电容超过测量范围时，即RANGE_CTRL由0切换为1或2，范围调整模块203产生的COUNTER_CTRL由1变为0，COUNTER_CTRL信号控制校准逻辑模块204的计数器复位，复位值为0。直到COUNTER_CTRL重新变为1，校准逻辑模块204的计数器恢复计数。

当被测电容的测量次数达到指定值Q时，校准逻辑模块204将计算得到的误差存入失配误差存储器，以供后续校准及其正常工作时使用。同时，在校准或正常工作时，对每一个输出，校准逻辑模块204从失配误差存储器中提取各位输出对应的失配误差，并在数字域计算该输入对应的总体失配误差，予以补偿，输出校准后的ADC输出数据DOUT，从而达到校准SAR ADC电容失配的目的。

在本实施例中，采用了电荷抵消的方式降低被测电容引起的电压跳变，从而达到调整校准范围的目的。在另一种可选的实施方式中，采用分压降低被测电容引起的电压跳变。在又一种可选的实施方式中，通过引入额外校准电路的方法降低比较器201输入端模拟电压的跳变幅度。

在本实施例中，电压跳变在模拟端被缩小，并在数字域被还原。在另一种可选的实施方式中，还原方式为，当被测电容被检测到超出测量范围时，如果被测电容由多个单位电容组成，则分别测量各单位电容的失配误差，并在数字域求和，得到被测电容的失配误差。

在一种可选的实施方式中，校准范围自适应调整的位置有所调整，校准由C₃开始，逐步向高位进行，越接近MSB位，电容失配超出测量范围的概率越大，因此，校准范围自适应调整可以只针对高位或高几位电容。

实施例2

本实施例提供一种逐次逼近型ADC。参照图8，该逐次逼近型ADC包括CDAC和实施例1的CDAC的电容失配的校准系统。

CDAC包括正端电容阵列和负端电容阵列。比较器201的正输入端与正端电容阵列的输出端电连接，比较器201的负输入端与所述负端电容阵列的输出端电连接；SAR逻辑模块202用于根据所述比较器201的输出控制CDAC进行逐次逼近，并生成待校准数字信号；范围调整模块203用于根据所述待校准数字信号生成对应的范围控制信号；SAR逻辑模块202还用于根据所述范围控制信号生成逼近控制信号；校准逻辑模块204用于根据所述逼近控制信号获取目标电容的失配误差；校准逻辑模块204还用于根据所述失配误差对模数转换结果进行补偿以得到校准输出信号。

在进行电容失配校准时，范围调整模块203接收SAR逻辑模块202生成的待校准数字信号DOUT_RAW，并检测DOUT_RAW是否发生溢出，如果发生溢出则代表被测电容引起的电压跳变超出了后端ADC的输入范围。

Vcmp_inp＝Vcp4-Vcp5。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims

1.一种CDAC的电容失配的校准系统，其特征在于，包括比较器、范围调整模块、SAR逻辑模块、校准逻辑模块；所述CDAC包括正端电容阵列和负端电容阵列；

所述比较器的正输入端与所述正端电容阵列的输出端电连接，所述比较器的负输入端与所述负端电容阵列的输出端电连接；

所述SAR逻辑模块用于根据所述比较器的输出控制所述CDAC进行逐次逼近，并生成待校准数字信号；

所述范围调整模块用于根据所述待校准数字信号生成对应的范围控制信号；

所述SAR逻辑模块还用于根据所述范围控制信号生成逼近控制信号；

所述校准逻辑模块用于根据所述逼近控制信号获取目标电容的失配误差；

所述校准逻辑模块还用于根据所述失配误差对模数转换结果进行补偿以得到校准输出信号。

2.如权利要求1所述的CDAC的电容失配的校准系统，其特征在于，所述范围调整模块还用于连续n次获取所述待校准数字信号，并统计其中所述待校准数字信号的目标位全为1的次数m，如果m与n的比值大于预设比例值，则所述范围调整模块输出第一范围控制信号。

3.如权利要求1所述的CDAC的电容失配的校准系统，其特征在于，所述范围调整模块还用于连续n次获取所述待校准数字信号，并统计其中所述待校准数字信号的目标位全为0的次数m0，如果m0与n的比值大于预设比例值，则所述范围调整模块输出第二范围控制信号。

4.如权利要求2或3所述的CDAC的电容失配的校准系统，其特征在于，所述目标位为所述待校准数字信号的强制位以外的其他各位。

5.如权利要求1所述的CDAC的电容失配的校准系统，其特征在于，所述范围调整模块采用低通滤波的方式检测所述目标电容是否超过量程。

6.如权利要求1所述的CDAC的电容失配的校准系统，其特征在于，所述范围调整模块采用峰值检测的方式检测所述目标电容是否超过量程。

7.如权利要求1所述的CDAC的电容失配的校准系统，其特征在于，所述校准逻辑模块还用于连续Q次获取所述目标电容的测量值，并根据所述测量值的算术平均值得到所述目标电容的失配误差。

8.如权利要求1所述的CDAC的电容失配的校准系统，其特征在于，所述校准系统还包括失配误差存储器，所述失配误差存储器用于存储所述失配误差，所述校准逻辑模块还用于从所述失配误差存储器获取所述失配误差以对模数转换结果进行补偿。

9.一种逐次逼近型ADC，其特征在于，所述逐次逼近型ADC包括CDAC和如权利要求1-8中任意一项所述的CDAC的电容失配的校准系统。