CN114696824A - 全差分模数转换器及电容权重校准方法和装置 - Google Patents

全差分模数转换器及电容权重校准方法和装置 Download PDF

Info

Publication number
CN114696824A
CN114696824A CN202210616385.9A CN202210616385A CN114696824A CN 114696824 A CN114696824 A CN 114696824A CN 202210616385 A CN202210616385 A CN 202210616385A CN 114696824 A CN114696824 A CN 114696824A
Authority
CN
China
Prior art keywords
capacitor array
capacitor
module
frequency
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210616385.9A
Other languages
English (en)
Other versions
CN114696824B (zh
Inventor
黄胜
虞少平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Geoforcechip Technology Co Ltd
Original Assignee
Zhejiang Geoforcechip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Geoforcechip Technology Co Ltd filed Critical Zhejiang Geoforcechip Technology Co Ltd
Priority to CN202210616385.9A priority Critical patent/CN114696824B/zh
Publication of CN114696824A publication Critical patent/CN114696824A/zh
Application granted granted Critical
Publication of CN114696824B publication Critical patent/CN114696824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明公开一种全差分模数转换器及电容权重校准方法和装置,包括:模数转换模块接收差分输入信号并对差分输入信号进行模数转换;振荡器模块连接于模数转换模块的正端电容阵列和负端电容阵列,根据正端电容阵列和负端电容阵列中接入的相同位电容单元产生控制信号;频率检测模块连接于振荡器模块的输出端,检测振荡器模块输出的控制信号的振荡频率。通过在模数转换结构上增加振荡器模块和频率检测模块,并通过将正端电容阵列和负端电容阵列作为振荡器模块的电容,从而将正端电容阵列和负端电容阵列中的相同位电容单元接入振荡器模块产生控制信号,频率检测模块检测控制信号的振荡频率,从而根据检测到的振荡频率可以对电容单元的总和进行精确校准。

Description

全差分模数转换器及电容权重校准方法和装置
技术领域
本发明涉及集成电路技术领域,具体涉及一种全差分模数转换器及电容权重校准方法和装置。
背景技术
高精度逐次逼近(Successive Approximation Register,SAR)ADC是一种常用的模数转换器,其广泛应用于各种低功耗需求的设备中。SAR ADC主要架构由电容阵列、比较器、以及数字控制逻辑Logic组成。如图1所示的全差分7位SAR ADC,在正端电容阵列和负端电容阵列中第7位电容B7和第6位电容B6分别是64倍单位电容(C)和32倍单位电容(C),而第1位电容B1只是1倍单位电容(C),在实际设计中发现,高位电容与低位电容之间存在电容失配问题,而电容失配问题会造成全差分模数转换器的转换精度降低。
目前,通常引入电容权重校准技术来消除电容失配问题带来的精度损失,现有方案采用的电容权重校准技术比较多,但是各有优劣。因此,如何快速地、准确地、方便地校准电容失配问题,成为本领域技术人员亟待解决的问题。
发明内容
本发明的目的是针对上述现有技术的不足提出的一种全差分模数转换器及电容权重校准方法和装置,该目的是通过以下技术方案实现的。
本发明的第一方面提出了一种全差分模数转换器,包括:
模数转换模块,接收差分输入信号,并对所述差分输入信号进行模数转换;
振荡器模块,连接于所述模数转换模块中的正端电容阵列和负端电容阵列,根据所述正端电容阵列和所述负端电容阵列中接入的相同位电容单元产生控制信号;
频率检测模块,连接于所述振荡器模块的输出端,检测所述振荡器模块输出的控制信号的振荡频率。
基于上述所述的全差分模数转换器,具有如下有益效果或好处:
通过在原始的模数转换模块结构上增加振荡器模块和频率检测模块,并通过将模数转换模块中的正端电容阵列和负端电容阵列作为振荡器模块的电容,从而可以将正端电容阵列和负端电容阵列中的相同位电容单元接入振荡器模块,振荡器模块根据正端电容阵列和负端电容阵列接入的相同位电容单元产生控制信号,频率检测模块连接于振荡器模块的输出端,用来检测振荡器模块输出的控制信号的振荡频率,并从而根据频率检测模块检测到的振荡频率可以对正端电容阵列和负端电容阵列接入的相同位电容单元的总和进行精确校准。
进一步地,在使用振荡器模块和频率检测模块进行权重值校准时,可以分别接入各位电容单元进行单独校准,不需要区分高位电容单元还是低位电容单元,因此可以快速、方便的实现校准。
本发明的第二方面提供了一种电容权重校准方法,应用于如上述第一方面所述的全差分模数转换器,所述方法包括:
针对正端电容阵列和负端电容阵列中的每位电容单元,控制将所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元均接入所述振荡器模块,所述振荡器模块工作输出该位电容单元对应的控制信号;
通过所述频率检测模块检测所述控制信号的振荡频率;
根据所述振荡频率确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值。
基于上述所述的电容权重校准方法,具有如下有益效果或好处:
在进行校准时,通过将正端电容阵列和负端电容阵列中的每位电容单元接入振荡器模块,并由频率检测模块准确计算振荡器模块输出控制信号的频率,从而可以根据该频率计算正端电容阵列和负端电容阵列中的相应位电容单元的总权重值,由于各为电容单元是分别单独进行校准,无需限定高位电容单元和低位电容单元的校准顺序,因此本申请方案能够快速、方便、准确的实现校准。
本发明的第三方面提供了一种电容权重校准装置,应用于如上述第一方面所述的全差分模数转换器,所述装置包括:
控制电容接入单元,用于针对正端电容阵列和负端电容阵列中的每位电容单元,控制将所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元均接入所述振荡器模块,所述振荡器模块工作输出该位电容单元对应的控制信号;
频率计算单元,用于通过所述频率检测模块检测所述控制信号的振荡频率;
权重确定单元,用于根据所述振荡频率确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值。
上述说明仅是本申请技术方案的概述,为了能够更清楚了解本申请的技术手段,而可依照说明书的内容予以实施,并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂,以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明示出的一种SAR ADC全差分模数转换器的结构示意图;
图2为本发明根据一示例性实施例示出的一种全差分模数转换器的结构示意图;
图3为本发明根据一示例性实施例示出的一种全差分模数转换器的具体结构示意图;
图4为本发明根据一示例性实施例示出的一种电容权重校准方法的实施例流程示意图;
图5为本发明根据图1所示实施例示出的一种校准第一位电容单元的电路结构示意图;
图6为本发明根据图1所示实施例示出的一种校准第二位电容单元的电路结构示意图;
图7为本发明根据一示例性实施例示出的一种振荡器频率校准流程示意图;
图8为本发明根据一示例性实施例示出的一种电容权重校准装置的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“连接”、“固定”等应做广义理解,例如,“固定”可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
另外,本发明各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
参见图1所示,全差分的SAR ADC是采取二进制电容的形式依次递增,越是高位的电容就会越大,例如对于7位二进制电容,每位电容是相邻低位电容的2倍关系,即第7位B7的电容就是64倍单位电容,第6位B6的电容就是32倍的单位电容,而第1位B1的电容只是1倍单位电容,这样在实际设计中,就会出现高位电容与低位电容之间的失配误差,降低全差分模数转换器的转换精度。
目前采用的消除电容失配误差的校准技术多种多样,均各有优劣,因此,如何快速、准确、方便地校准电容失配问题,成为本领域技术人员亟待解决的问题。
为了消除高位电容与低位电容之间的电容失配问题,本申请提出一种全差分模数转换器,参见图2所示,在原有模数转换模块结构实现模数转换功能的基础上,增加了振荡器模块和频率检测模块,振荡器模块连接于模数转换模块中的正端电容阵列和负端电容阵列,从而可以将正端电容阵列中的某位电容单元和负端电容阵列中相同位的电容单元均接入振荡器模块,振荡器模块根据正端电容阵列和负端电容阵列中接入的相同位电容单元产生控制信号,频率检测模块连接于振荡器模块的输出端,用来检测振荡器模块输出的控制信号的振荡频率,并从而根据频率检测模块检测到的振荡频率可以对正端电容阵列和负端电容阵列中接入的相同位电容单元进行精确校准。
进一步地,在使用振荡器模块和频率检测模块进行权重值校准时,可以分别接入各位电容单元进行单独校准,不需要区分高位电容单元还是低位电容单元,因此可以快速、方便的实现校准。
图3为一种全差分模数转换器的具体结构,由图3可以看出,模数转换模块即为原始由正端电容阵列、负端电容阵列、比较器COMP1、以及数字控制逻辑Logic组成。在需要进行模数转换时,控制正输入端Vip和负输入端Vin分别接入正端电容阵列和负端电容阵列,正输入信号从输入端Vip进入模数转换模块,负输入信号从输入端Vin进入模数转换模块(正输入信号与负输入信号之间形成差分信号),进行模拟信号到数字信号的转换,并从输出端7b输出最终转换得到的数字信号。由于正端电容阵列和负端电容阵列均是由7位电容单元组合,因此输出端7b输出的数字信号为7位二进制数,并且在正端电容阵列和负端电容阵列中均包含一个参考电容,该参考电容大小为一个单位电容。
可以理解的是,本发明不局限模数转换的位数,图3所示的7位全差分模数转换仅为一种示例,对于其他位数的模数转换校准方案也在本发明的保护范围之内。
在一可选的实施例中,如图3所示,振荡器模块包括正端振荡核心模块、负端振荡核心模块、RS触发器DQ1、第一非门G1、第二非门G2参考电压端Vref、以及参考电流端Iref。
具体地,正端振荡核心模块分别与正端电容阵列、RS触发器DQ1以及第一非门G1的输出端连接;负端振荡核心模块分别与负端电容阵列、RS触发器DQ1以及第二非门G2的输出端连接;RS触发器DQ1的两个输出端分别连接第一非门的输入端和第二非门的输入端。
在实施例中,由于正端振荡核心模块接入的是正端电容阵列中的电容单元,因此输出的是正端控制信号,而负端振荡核心模块接入的是负端电容阵列中的电容单元,因此输出的是负端控制信号,为了避免正端控制信号与负端控制信号之间相位有交叠,通过使用RS触发器使正端控制信号与负端控制信号之间相位不存在交叠,并分别通过非门增加信号驱动能力,便于后续频率检测模块进行频率检测。
在一种可能实现方式中,如图3所示,正端振荡核心模块具体包括第一比较器CMP2、第一晶体管T1、第二晶体管T2。
其中,第一比较器CMP2的第一输入端与正端电容阵列连接,第一比较器CMP2的第二输入端与参考电压端Vref连接,第一比较器CMP2的输出端与RS触发器DQ1的第一输入端连接;第一晶体管T1的栅极分别与第二晶体管T2的栅极、第一非门G1的输出端连接,第一晶体管T1的漏极与正端电容阵列连接,第一晶体管T1的源极接地;第二晶体管T2的漏极与正端电容阵列连接,第二晶体管T2的源极连接参考电流端Iref。
进一步地,负端振荡核心模块包括第二比较器CMP3、第三晶体管T3、第四晶体管T4。
其中,第二比较器CMP3的第一输入端与负端电容阵列连接,第二比较器CMP3的第二输入端与参考电压端Vref连接,第二比较器CMP3的输出端与RS触发器DQ1的第二输入端连接;第三晶体管T3的栅极分别与第四晶体管T4的栅极、第二非门G2的输出端连接,第三晶体管T3的漏极与负端电容阵列连接,第三晶体管T3的源极接地;第四晶体管T4的漏极与负端电容阵列连接,第四晶体管T4的源极连接参考电流端Iref。
值得注意的是,第一比较器CMP2和第二比较器CMP3的第一输入端为正相输入端,第二输入端为反相输入端。
由图3可以看出,振荡器模块是由电容形式的振荡器构成,振荡器的电容为模数转换模块中的正端电容阵列和负端电容阵列,参考电流为参考电流端Iref输入的目标参考电流。当正端电容阵列中的任一个电容单元接入正端振荡核心模块,正端振荡核心模块中的晶体管T1、T2导通,接入的电容单元中的电容开始充电,第一比较器CMP2根据第一输入端与第二输入端的比较结果输出正端控制信号。对于负端振荡核心模块的工作原理与正端振荡核心模块的工作原理一致。
其中,一方面,正端振荡核心模块输出的正端控制信号经RS触发器DQ1、非门处理之后输出的正端控制信号可以作为振荡器模块输出的控制信号,其在1秒内振荡次数即为振荡频率;另一方面,负端振荡核心模块输出的负端控制信号经RS触发器DQ1、非门处理之后输出的负端控制信号也可以作为振荡器模块输出的控制信号,其在1秒内振荡次数即为振荡频率。
进一步地,由于上述两个控制信号的振荡频率一致,因此都可以作为振荡器模块的输出,用于后续频率检测模块进行频率检测。
根据振荡器模块工作原理,可以得出振荡频率与正端电容阵列和负端电容阵列中相同位的电容单元的电容总和之间的对应关系:
Figure 238644DEST_PATH_IMAGE001
上述公式中,
Figure 72608DEST_PATH_IMAGE002
表示参考电流端输入的目标参考电流,Q表示正端电容阵列接入的电容单元中电容和负端电容阵列接入的电容单元中电容充入的总电荷量,t表示电容充电时间,
Figure 305137DEST_PATH_IMAGE003
表示振荡器模块的振荡频率,且
Figure 718801DEST_PATH_IMAGE004
Figure 868023DEST_PATH_IMAGE005
表示参考电压端输入的参考电压,
Figure 341729DEST_PATH_IMAGE006
表示正端电容阵列接入的电容单元中的电容值,
Figure 795976DEST_PATH_IMAGE007
表示负端电容阵列接入的电容单元中的电容值。
需要说明的是,如图3所示,对于正端电容阵列中和负端电容阵列中其他未接入振荡器模块的电容单元,相当于电容和转换开关电容串联,由于开关电容很小,因此可以认为这个电容未接入振荡器模块。
由此可得,
Figure 747751DEST_PATH_IMAGE008
继续参见图3所示,正端电容阵列和负端电容阵列中各位上的电容单元理论上电容值设计应该是单位电容的2倍关系,即第7位上的电容单元的电容值应该是64倍单位电容,但是在实际设计中,电容单元的电容值不可能完全正好是64倍单位电容,因此在进行模数转换计算时,会降低转换精度。
基于此,需要对每位上的电容单元的电容值进行校准,以使用校准后的电容值进行转换计算,提升转换精度。由上述公式推导,由于参考电压
Figure 485900DEST_PATH_IMAGE005
和目标参考电流
Figure 130508DEST_PATH_IMAGE009
为已知量,因此电容值与振荡器的振荡频率存在一一对应关系,只要能够准确检测出振荡器的振荡频率,便可以计算得到正端电容阵列和负端电容阵列中电容单元的实际电容总值。
由上述公式可以看出,在使用振荡器模块和频率检测模块进行权重值校准时,可以分别接入各位电容单元进行单独校准,不需要区分高位电容单元还是低位电容单元,因此可以快速、方便的实现校准。
在一种可选的具体实施例中,继续参见图3所示,频率检测模块包括分频触发器DQ2和计数模块。
具体地,分频触发器DQ2的输入端与振荡器模块的输出端连接,分频触发器DQ2的输出端与计数模块连接。由于振荡器模块输出的控制信号占空比较低(在1%-5%之间),不利于检测控制信号的振荡频率,因此本实施例通过分频触发器DQ2对振荡器模块输出的控制信号进行分频,以将信号占空比提高(>=50%),从而便于计数模块进行频率统计,提升频率检测准确度。
示例性的,计数模块可以采用计数器实现,通过统计输入信号1秒内由低电平到高电平反转的次数实现频率统计。
需要说明的是,如果分频触发器DQ2为二分频时,那么计数模块统计得到的频率的2倍即为振荡器模块输出的控制信号的振荡频率。
进一步地,本发明中的全差分模数转换器还包括处理电路(图中未示出),该处理电路需要与模数转换模块和计数模块分别连接,一方面用来控制模数转换模块中正端电容阵列和负端电容阵列中各个电容单元的接入或关断,另一方面用来根据计数模块输出的振荡频率确定正端电容阵列接入的电容单元和负端电容阵列接入的电容单元的总权重值。
可以理解的是,处理电路可以是由处理器CPU与一些外围电路组成。
为了使本技术领域的人员更好地理解本申请方案,下面将结合上述实施例给出的全差分模数转换器结构,对电容权重校准方法进行清楚、完整地描述。
图4为本发明根据一示例性实施例示出的一种电容权重校准方法的实施例流程示意图,所述电容权重校准方法应用于上述图2所示的全差分模数转换器的处理电路,如图4所示,所述电容权重校准方法包括如下步骤:
步骤301:针对正端电容阵列和负端电容阵列中的每位电容单元,控制将正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元均接入振荡器模块,振荡器模块工作输出该位电容单元对应的控制信号。
其中,在进行电容权重校准时,需要将整个全差分模数转换器的正端输入信号Vip和负端输入信号Vin断开,并控制正端电容阵列和负端电容阵列中的相同位上的电容单元接入振荡器模块。
具体地,通过控制电容单元的一端接地,以将其接入振荡器模块。
示例性的,正端电容阵列和负端电容阵列中的每位电容单元上的转换开关可以由晶体管实现,并由全差分模数转换器的处理电路控制晶体管的导通与关断,以将电容单元接地Gnd。
需要说明的是,在开始校准之前,也即在执行步骤301之前,需要校准振荡器模块输出的控制信号的频率,以将振荡器模块的中心频率校准至设定中心点,从而在校准过程中,振荡器模块的振荡频率不会与中心频率偏离太大,可以确保振荡器模块的频率范围比较固定,保证其工作性能稳定。
针对振荡器模块的频率校准具体过程,可以参见下述实施例中的相关描述,本申请在此暂不详述。
步骤302:通过频率检测模块检测所述控制信号的振荡频率。
具体地,控制信号进入频率检测模块的分频触发器进行分频后,通过计数模块统计分频后的控制信号的频率,并根据分频倍数和统计得到的频率输出振荡器模块的振荡频率。
步骤303:根据振荡频率确定正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值。
具体地,根据振荡频率确定正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总电容值,并根据总电容值和预设单位电容值确定正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值。
其中,基于上述实施例推导出的公式可知,正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总电容值计算公式如下:
Figure 321318DEST_PATH_IMAGE010
上述公式中,
Figure 811205DEST_PATH_IMAGE011
表示所述正端电容阵列接入的第i位电容单元和所述负端电容阵列接入的的第i位电容单元的总电容值,
Figure 154593DEST_PATH_IMAGE012
表示目标参考电流,
Figure 704523DEST_PATH_IMAGE013
表示参考电压,
Figure 648208DEST_PATH_IMAGE014
表示正端电容阵列和负端电容阵列均接入第i位电容单元时计数模块输出的振荡频率。
将振荡频率代入
Figure 941786DEST_PATH_IMAGE015
,便可以计算得到总电容值
Figure 388948DEST_PATH_IMAGE011
进一步地,通过将
Figure 844200DEST_PATH_IMAGE011
除以预设单位电容,便可以得到正端电容阵列中第i位电容单元和负端电容阵列中第i位电容单元的总权重值。
针对上述步骤301至步骤303的过程,参见图5所示,在校准正端电容阵列B1位(第一位)上的电容单元和负端电容阵列B1位上的电容单元时,控制正端电容阵列和负端电容阵列B1位上的转换开关均接地,以将正端电容阵列和负端电容阵列B1位上的电容单元均接入振荡器模块,后级的频率检测模块检测得到振荡频率,通过上述所示的总电容与振荡频率之间的换算公式计算得到相应的总电容值,进而再根据总电容值和单位电容值得到正端电容阵列和负端电容阵列B1位上的电容单元的校准值。
参见图6所示,在校准正端电容阵列B2位(第二位)上的电容单元和负端电容阵列B2位上的电容单元时,控制正端电容阵列和负端电容阵列B2位上的转换开关均接地,以将正端电容阵列和负端电容阵列B2位上的电容单元均接入振荡器模块,后级的频率检测模块检测得到振荡频率,通过上述所示的总电容与振荡频率之间的换算公式计算得到相应的总电容值,进而再根据总电容值和单位电容值得到正端电容阵列和负端电容阵列B2位上的电容单元的校准值。
以此类推,再控制正端电容阵列和负端电容阵列B3到B7位上的电容单元分别接入振荡器模块,依次得到相应位上的电容单元的校准值。
在一个例子中,以图2中的7位全差分模数转换器为例,在校准之前,通过全差分模数转换器输出的7位二进制数进行模拟电压计算公式为:
(Vin+Vip)/2=
{(B7*64+B6*32+B5*16+B4*8+....+B1)/(64+32+...+2+1)}*Vref
而使用本实施例方案对7位电容单元进行校准之后,假设从B1位到B7位对应的权重值分别为各位总权重值的平均值,也即
Figure 25914DEST_PATH_IMAGE016
,假设各位权重值的平均值分别从高位到低位顺序为:64.2、32.3、16.1、8.2、4.3、2.1、1,那么模拟电压计算公式为:
(Vin+Vip)/2=
{(B7*64.2+B6*32.3++B5*16.1+B4*8.2+B3*4.3+B2*2.1+B1)/(64.2+32.3+16.1+8.2+4.3+2.1+1)}*Vref
由此可见,由于各位电容单元的权重均与校准前的权重发生变化,因此转换计算得到的(Vin+Vip)/2存在差异。
至此,完成上述图4所示的电容权重校准流程,在进行校准时,通过将正端电容阵列和负端电容阵列中的每位电容单元接入振荡器模块,并由频率检测模块准确计算振荡器模块输出控制信号的频率,从而可以根据该频率计算正端电容阵列和负端电容阵列中的相应位电容单元的总权重值,由于各为电容单元是分别单独进行校准,无需限定高位电容单元和低位电容单元的校准顺序,因此本申请方案能够快速、方便、准确的实现校准。
基于上述实施例的基础上,本发明还提供一种振荡器频率校准方案,图7为本发明根据一示例性实施例示出的一种振荡器频率校准流程示意图,振荡器频率校准流程包括如下步骤:
步骤601:控制对正端电容阵列中的最高位的电容单元和负端电容阵列中的最高位的电容单元均接入振荡器模块。
其中,最高位的电容单元的电容值最高,对振荡器模块的振荡频率影响最大,因此通过将最高位的电容单元接入振荡器模块进行频率校准,能够满足低位电容对振荡器模块的要求。
步骤602:通过调节输入振荡器模块的参考电流端的参考电流,以将振荡器模块输出的控制信号的频率校准至预设中心频率。
由上述实施例中的公式推导可以看出,参考电流与振荡频率之间呈正相关关系,通过调节参考电流的大小,可以调节振荡频率大小。
在一可选的具体实施例中,调节过程包括:
首先,将初始参考电流输入振荡器模块的参考电流端;
然后,通过频率检测模块检测振荡器模块输出的控制信号的频率,并获取该频率与预设中心频率之间的差值,若该差值超过预设阈值且频率大于预设中心频率,说明振荡器的振荡频率偏大,则降低初始参考电流并输入振荡器模块的参考电流端,以降低振荡器的振荡频率,并继续执行通过频率检测模块检测振荡器模块输出的控制信号的频率的步骤;
若该差值超过预设阈值且频率小于预设中心频率,说明振荡器的振荡频率偏小,则升高初始参考电流并输入振荡器模块的参考电流端,以提升振荡器的振荡频率,并继续执行通过频率检测模块检测振荡器模块输出的控制信号的频率的步骤;
若该差值未超过预设阈值,说明振荡器的振荡频率位于设定的中心频率附近,则将参考电流端当前输入的参考电流确定为目标参考电流,完成频率校准。
其中,预设阈值用于表示振荡频率偏离预设中心频率的范围。
在一可选的具体实施方式中,可以通过在全差分模数转换器中设置多个不同大小的电流源,然后在调节参考电流时,通过选择单个电流源或多个电流源的组合输入参考电流端,从而实现参考电流大小的调节。
例如,全差分模数转换器中设有8I、4I、2I、I四个电流源,可以将8I的电流源作为初始参考电流输入参考电流端,后续在需要降低初始参考电流时,通过选择4I的电流源输入参考电流端,需要升高初始参考电流时,通过选择8I和I的电流源组合输入参考电流端,通过不断的调节输入参考电流端的电流源,以实现振荡器模块输出的频率与预设中心频率之间的差值小于预设阈值。
至此,完成上述图7所示的频率校准流程。
与前述电容权重校准方法的实施例相对应,本发明还提供了电容权重校准装置的实施例。
图8为本发明根据一示例性实施例示出的一种电容权重校准装置的结构示意图,该装置用于执行上述任一实施例提供的电容权重校准方法,如图8所示,该电容权重校准装置包括:
控制电容接入单元,用于针对正端电容阵列和负端电容阵列中的每位电容单元,控制将所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元均接入所述振荡器模块,所述振荡器模块工作输出该位电容单元对应的控制信号;
频率计算单元,用于通过所述频率检测模块检测所述控制信号的振荡频率;
权重确定单元,用于根据所述振荡频率确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值。
上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程,在此不再赘述。
对于装置实施例而言,由于其基本对应于方法实施例,所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本发明方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (13)

1.一种全差分模数转换器,其特征在于,包括:
模数转换模块,接收差分输入信号,并对所述差分输入信号进行模数转换;
振荡器模块,连接于所述模数转换模块中的正端电容阵列和负端电容阵列,根据所述正端电容阵列和所述负端电容阵列中接入的相同位电容单元产生控制信号;
频率检测模块,连接于所述振荡器模块的输出端,检测所述振荡器模块输出的控制信号的振荡频率。
2.如权利要求1所述的全差分模数转换器,其特征在于,所述振荡器模块包括正端振荡核心模块、负端振荡核心模块、RS触发器、第一非门和第二非门;
所述正端振荡核心模块分别与所述正端电容阵列、所述RS触发器以及第一非门的输出端连接;
所述负端振荡核心模块分别与所述负端电容阵列、所述RS触发器以及第二非门的输出端连接;
所述RS触发器的两个输出端分别连接第一非门的输入端和第二非门的输入端。
3.如权利要求2所述的全差分模数转换器,其特征在于,所述振荡器模块还包括参考电压端和参考电流端;
所述正端振荡核心模块包括第一比较器、第一晶体管、第二晶体管;
其中,所述第一比较器的第一输入端与所述正端电容阵列连接,所述第一比较器的第二输入端与所述参考电压端连接,所述第一比较器的输出端与所述RS触发器的第一输入端连接;
所述第一晶体管的栅极分别与所述第二晶体管的栅极、所述第一非门的输出端连接,所述第一晶体管的漏极与所述正端电容阵列连接,所述第一晶体管的源极接地;
所述第二晶体管的漏极与所述正端电容阵列连接,所述第二晶体管的源极连接所述参考电流端。
4.如权利要求3所述的全差分模数转换器,其特征在于,所述负端振荡核心模块包括第二比较器、第三晶体管、第四晶体管;
其中,所述第二比较器的第一输入端与所述负端电容阵列连接,所述第二比较器的第二输入端与所述参考电压端连接,所述第二比较器的输出端与所述RS触发器的第二输入端连接;
所述第三晶体管的栅极分别与所述第四晶体管的栅极、所述第二非门的输出端连接,所述第三晶体管的漏极与所述负端电容阵列连接,所述第三晶体管的源极接地;
所述第四晶体管的漏极与所述负端电容阵列连接,所述第四晶体管的源极连接所述参考电流端。
5.如权利要求1所述的全差分模数转换器,其特征在于,还包括:
处理电路,连接于所述模数转换模块,控制所述模数转换模块中正端电容阵列和负端电容阵列中各个电容单元的接入或关断。
6.如权利要求5所述的全差分模数转换器,其特征在于,所述频率检测模块包括分频触发器和计数模块;
所述分频触发器的输入端与所述振荡器模块的输出端连接,所述分频触发器的输出端与所述计数模块连接;
所述计数模块还与所述处理电路连接,所述处理电路根据所述计数模块输出的振荡频率确定所述正端电容阵列接入的电容单元和所述负端电容阵列接入的电容单元的总权重值。
7.一种电容权重校准方法,其特征在于,应用于如上述权利要求1-6任一项所述的全差分模数转换器,所述方法包括:
针对正端电容阵列和负端电容阵列中的每位电容单元,控制将所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元均接入所述振荡器模块,所述振荡器模块工作输出该位电容单元对应的控制信号;
通过所述频率检测模块检测所述控制信号的振荡频率;
根据所述振荡频率确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值。
8.如权利要求7所述的方法,其特征在于,所述方法还包括:
在针对正端电容阵列和负端电容阵列中的每位电容单元,控制将所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元均接入所述振荡器模块之前,校准所述振荡器模块输出的控制信号的频率。
9.如权利要求8所述的方法,其特征在于,所述校准所述振荡器模块输出的控制信号的频率,包括:
控制对正端电容阵列中的最高位的电容单元和负端电容阵列中的最高位的电容单元均接入所述振荡器模块;
通过调节输入所述振荡器模块的参考电流端的参考电流,以将所述振荡器模块输出的控制信号的频率校准至预设中心频率。
10.如权利要求8所述的方法,其特征在于,通过调节输入所述振荡器模块的参考电流端的参考电流,以将所述振荡器模块输出的控制信号的频率校准至预设中心频率,包括:
将初始参考电流输入所述振荡器模块的参考电流端;
通过所述频率检测模块检测所述振荡器模块输出的控制信号的频率;
获取所述频率与预设中心频率之间的差值;
若所述差值超过预设阈值且所述频率大于所述预设中心频率,则降低所述初始参考电流并输入所述振荡器模块的参考电流端,并继续执行通过所述频率检测模块检测所述振荡器模块输出的控制信号的频率的步骤;
若所述差值超过预设阈值且所述频率小于所述预设中心频率,则升高所述初始参考电流并输入所述振荡器模块的参考电流端,并继续执行通过所述频率检测模块检测所述振荡器模块输出的控制信号的频率的步骤;
若所述差值未超过预设阈值,则将所述参考电流端当前输入的参考电流确定为目标参考电流。
11.如权利要求7所述的方法,其特征在于,根据所述振荡频率确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值,包括:
根据所述振荡频率确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总电容值;
根据所述总电容值和预设单位电容值确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值。
12.如权利要求11所述的方法,其特征在于,所述根据所述振荡频率确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总电容值的计算公式如下:
Figure 36798DEST_PATH_IMAGE001
上述公式中,
Figure 211427DEST_PATH_IMAGE002
表示所述正端电容阵列接入的第i位电容单元和所述负端电容阵列接入的的第i位电容单元的总电容值,
Figure 562905DEST_PATH_IMAGE003
表示目标参考电流,
Figure 822985DEST_PATH_IMAGE004
表示参考电压,
Figure 432958DEST_PATH_IMAGE005
表示正端电容阵列和负端电容阵列均接入第i位电容单元时计数模块输出的振荡频率。
13.一种电容权重校准装置,其特征在于,应用于如上述权利要求1-6任一项所述的全差分模数转换器,所述装置包括:
控制电容接入单元,用于针对正端电容阵列和负端电容阵列中的每位电容单元,控制将所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元均接入所述振荡器模块,所述振荡器模块工作输出该位电容单元对应的控制信号;
频率计算单元,用于通过所述频率检测模块检测所述控制信号的振荡频率;
权重确定单元,用于根据所述振荡频率确定所述正端电容阵列中的该位电容单元和负端电容阵列中的该位电容单元的总权重值。
CN202210616385.9A 2022-06-01 2022-06-01 全差分模数转换器及电容权重校准方法和装置 Active CN114696824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210616385.9A CN114696824B (zh) 2022-06-01 2022-06-01 全差分模数转换器及电容权重校准方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210616385.9A CN114696824B (zh) 2022-06-01 2022-06-01 全差分模数转换器及电容权重校准方法和装置

Publications (2)

Publication Number Publication Date
CN114696824A true CN114696824A (zh) 2022-07-01
CN114696824B CN114696824B (zh) 2022-09-20

Family

ID=82131180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210616385.9A Active CN114696824B (zh) 2022-06-01 2022-06-01 全差分模数转换器及电容权重校准方法和装置

Country Status (1)

Country Link
CN (1) CN114696824B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226922A1 (en) * 2005-04-07 2006-10-12 Rajagopal Narasimhan T Process, supply, and temperature insensitive integrated time reference circuit
US20080179112A1 (en) * 2007-01-30 2008-07-31 Zheng Qin Setting a discharge rate and a charge rate of a relaxation oscillator circuit
US20110241784A1 (en) * 2010-04-06 2011-10-06 Deepak Pancholi Self-Calibrating Relaxation Oscillator Based Clock Source
CN106357236A (zh) * 2015-07-14 2017-01-25 飞思卡尔半导体公司 变频张弛振荡器
US10236900B1 (en) * 2017-12-11 2019-03-19 Texas Instruments Incorporated Capacitive mismatch measurement
CN110995264A (zh) * 2019-12-26 2020-04-10 上海贝岭股份有限公司 Cdac的电容失配的校准系统和逐次逼近型adc
CN114124094A (zh) * 2022-01-25 2022-03-01 微龛(广州)半导体有限公司 模数转换器及权重电容校准方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226922A1 (en) * 2005-04-07 2006-10-12 Rajagopal Narasimhan T Process, supply, and temperature insensitive integrated time reference circuit
US20080179112A1 (en) * 2007-01-30 2008-07-31 Zheng Qin Setting a discharge rate and a charge rate of a relaxation oscillator circuit
US20110241784A1 (en) * 2010-04-06 2011-10-06 Deepak Pancholi Self-Calibrating Relaxation Oscillator Based Clock Source
CN106357236A (zh) * 2015-07-14 2017-01-25 飞思卡尔半导体公司 变频张弛振荡器
US10236900B1 (en) * 2017-12-11 2019-03-19 Texas Instruments Incorporated Capacitive mismatch measurement
CN110995264A (zh) * 2019-12-26 2020-04-10 上海贝岭股份有限公司 Cdac的电容失配的校准系统和逐次逼近型adc
CN114124094A (zh) * 2022-01-25 2022-03-01 微龛(广州)半导体有限公司 模数转换器及权重电容校准方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P. S. CROVETTI, R. RUBINO AND F. MUSOLINO: "Relaxation Digital-to-Analog Converter with Foreground Digital Self-Calibration", <2020 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)> *
谢易: "10位VCO-SAR A/D转换器设计研究", <中国优秀博硕士学位论文全文数据库(硕士)信息科技辑> *

Also Published As

Publication number Publication date
CN114696824B (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US8842027B2 (en) Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof
US7924209B2 (en) Self-calibration circuit and method for capacitors
US7595748B2 (en) Method of gain error calibration in a pipelined analog-to-digital converter or a cyclic analog-to-digital converter
CN109347477B (zh) 一种逐次逼近型模数转换器权重校准方法
CN108918980B (zh) 一种电容信号测量电路及测量方法
EP3322096B1 (en) Dac capacitor array, sar analog-to-digital converter and method for reducing power consumption
CN111052612B (zh) 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置
US20030231130A1 (en) Method of operating SAR-type ADC and an ADC using the method
CN109361392B (zh) 逐次逼近型模数转换器及其权重校准方法
EP3709514B1 (en) Capacitance detection device
KR101293057B1 (ko) 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 cmos 이미지센서 및 이에 따른 램프 신호 기울기 보정방법
JP2012074979A (ja) 逐次比較a/d変換器
TW201104275A (en) Monitoring system and method
WO2018119148A1 (en) Multicore successive approximation register analog to digital converter
CN114487615A (zh) 电容测量电路及电容测量方法
CN114696824B (zh) 全差分模数转换器及电容权重校准方法和装置
TW201310918A (zh) 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
CN114696825B (zh) 模数转换器及电容权重校准方法和装置
US8766832B1 (en) Background calibration scheme for analog-to-digital converters
CN109818617A (zh) 一种sar型adc的高精度校准装置
US10700694B2 (en) Calibration method and related calibration system
CN117254806A (zh) 模数转换器及其参考电压提供电路、处理器
WO2018186088A1 (ja) 電池制御装置
TWI227071B (en) Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof
CN213987512U (zh) 计算乘积和值的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant