KR101293057B1 - 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ｃｍｏｓ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 - Google Patents

비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ｃｍｏｓ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 Download PDF

Info

Publication number
KR101293057B1
KR101293057B1 KR1020120025574A KR20120025574A KR101293057B1 KR 101293057 B1 KR101293057 B1 KR 101293057B1 KR 1020120025574 A KR1020120025574 A KR 1020120025574A KR 20120025574 A KR20120025574 A KR 20120025574A KR 101293057 B1 KR101293057 B1 KR 101293057B1
Authority
KR
South Korea
Prior art keywords
analog
coarse
fine
voltage
slope
Prior art date
Application number
KR1020120025574A
Other languages
English (en)
Inventor
송민규
김대윤
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020120025574A priority Critical patent/KR101293057B1/ko
Application granted granted Critical
Publication of KR101293057B1 publication Critical patent/KR101293057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Abstract

본 발명은 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법에 관한 것으로 보다 구체적으로는 아날로그 디지털 컨버터는 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기; 상기 코스램프전압을 입력받는 코스램프전압 입력단과 상기 증폭기 사이에 연결되는 스위치; 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드전압과 연결되는 커패시터; 를 포함하고, 상기 스위치가 온(ON)되는 경우, 상기 코스램프전압이 상기 증폭기로 인가되고, 상기 스위치가 오프(Off)되는 경우, 상기 코스램프전압이 상기 커패시터에 저장되어, 상기 코스램프전압이 상기 증폭기로 인가되는 것을 홀딩시키며, 상기 비교기는 Gilbert-cell 타입인 것을 특징으로 한다. 이러한 구성에 의해, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 입력 램프전압이 기생 캐패시터에 의해 영향을 받는 것을 방지하여, 미세 램프신호의 기울기가 변동됨에 따라, 코스 램프와의 기울기 비율이 틀어지는 현상을 제거하고, 뿐만 아니라 다른 외부 요인에 의해 램프 신호 기울기의 비율이 틀어지는 현상도 보정할 수 있으므로, 이에 따라 아날로그 디지털 변환의 선형성을 향상시킬 수 있는 효과가 있다.

Description

비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ＣＭＯＳ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법{Comparator, analog digital converter, ramp signal slope calibration circuit, CMOS image sensor using the same and ramp signal slope calibration method}
본 발명은 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법에 관한 것으로, 특히 아날로그 디지털 변환 시, 선형성이 증가되고, 노이즈에 강한 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법에 관한 것이다.
전자분야의 급속한 발달로 인하여, CMOS가 마이크로프로세서나 SRAM 등과 같은 디지털 회로를 구성하는데 주로 사용되고 있다. 이러한 CMOS(Complementary metal-oxide semiconductor)는 상보성 금속 산화막 반도체를 나타낸다. 이러한 CMOS의 제조 공정을 통해 씨모스 이미지센서 CMOS Image Sensor가 구현될 수 있으며, 광학 신호를 전기적인 신호로 변환하는 것을 특징으로 한다. 이러한 씨모스 이미지센서는 디지털 카메라, 휴대폰 등의 다양한 분야에서 널리 사용되고 있으며, 특히 높은 해상도, 높은 프레임 레이트, 낮은 노이즈를 갖는 씨모스 이미지센서를 구현하기 위하여 많은 연구가 진행되고 있다. 특히, 씨모스 이미지센서는 전력 효율을 향상시키기 위해 column-parallel ADC 구조를 사용하며, 이때, 상기 씨모스 이미지 센서에 포함되는 아날로그 디지털 컨버터가 작은 픽셀 컬럼 피치 내에 위치하게 됨에 따라, 크기가 매우 작고 높은 신뢰성을 갖는 싱글 슬로프 아날로그 디지털 컨버터(Single Slope Analog Digital Converter)가 많이 사용되고 있다.
이러한 싱글 슬로프 아날로그 디지털 컨버터란, 일정한 전압 레벨을 갖는 입력신호 및 램프신호를 수신하여 상호 비교하고, 상기 입력신호의 전압레벨과 상기 램프신호의 전압레벨이 동일해지는 시간 또는 시점을 디지털 신호 즉, 디지털 코드로 변환하는 것을 말한다. 즉, 상기 싱글 슬로프 아날로그 디지털 컨버터 내 코드발생기로서 구비되는 카운터는 램프신호가 램핑을 시작할 때부터 클럭에 응답하여 카운트를 시작하고, 그 카운트의 결과로서, n 비트 디지털 값을 출력하게 된다. 결국, 코드발생기로 사용되는 상기 카운터는 입력신호의 전압레벨과 램프신호의 전압레벨이 동일해지는 시간 또는 시점에서 n 비트 디지털 값을 디지털 코드로서 출력하게 되는 것이다.
하지만 이러한 싱글 슬로프 아날로그 디지털 컨버터는 아날로그 디지털 컨버터의 해상도가 늘어남에 따라 아날로그에서 디지털로 변환하는데 소요되는 시간이 2배씩 증가하는 단점이 있어, 고속의 프레임 레이트를 요구하는 시스템에는 상기 싱글 슬로프 아날로그 디지털 컨버터를 적용하기 어려울 뿐만 아니라, 고해상도에서 고속의 프레임 레이트를 갖는 씨모스 이미지센서를 사용하고자 하는 사용자의 요구사항을 만족시키기 어려웠다.
이와 같은, 이러한 사용자의 요구사항을 만족시키고자, 상기 싱글 슬로프 아날로그 디지털 컨버터에서 사용하는 클럭의 주파수를 빠르게 변경시키거나, Cyclic 또는 SAR 타입의 아날로그 디지털 컨버터를 사용하기도 하였으나, 이러한 경우에는 각종 노이즈와 전력소모량이 증가하고, 오버스펙이 원인이 되는 문제점이 발생했다.
이러한 문제점을 해결하고자, 아날로그 디지털 변환방법을 상위 비트에 대한 변환을 수행하는 코스 아날로그 디지털 변환과정과, 하위 비트에 대한 변환을 수행하는 미세 아날로그 디지털 변환과정으로 각각 나누어, 변환시간을 향상시키는 아날로그 디지털 컨버터가 사용되었다.
하지만, 이러한 아날로그 디지털 컨버터는 미세 아날로그 디지털 변환 부분에서, 스위치 노이즈 또는 증폭기의 이득오차 등에 의하여, 아날로그 디지털 변환이 정상적으로 이루어지지 않는 데드밴드(dead band)부분이 발생했다. 뿐만 아니라, 하나의 램프와 기준 전압을 이용하여 아날로그 디지털 컨버터를 구현하는 경우, 먼저 코스 아날로그 디지털 변환을 수행하고, 이후 변환되는 시점의 램프값을 홀딩전압으로 사용하여 미세 아날로그 디지털 변환에 이용하게 된다. 이러한 경우, 픽셀의 입력신호 또는 홀딩 전압에 의해 노이즈가 발생하게 되어 아날로그 디지털 변환에 악영향을 미치는 문제점이 발생했다.
뿐만 아니라, 종래에는 아날로그 디지털 컨버터의 구조 상 코스와 미세의 변환구간을 상호 구별하기 위하여, 홀딩 캐패시터를 이용하게 되는데, 이에 따라, 미세 램프신호가 상기 홀딩 캐패시터를 통해 비교기로 인가된다. 하지만 아날로그 디지털 변환 과정에서 실제 회로 내 존재하게 되는 기생 캐패시터의 영향으로 인하여, 미세 램프신호의 기울기가 감소하게 된다. 특히, 아날로그 디지털 변환이 성립되기 위해서는 코스 램프신호의 기울기와, 미세 램프신호의 기울기가 해상도에 따라 서로 일정한 기울기 비를 유지해야 하지만, 이와 달리, 미세 램프신호만이 홀딩 캐패시터와 기생 캐패시터의 크기 비에 따라 감소 되어, 결국 아날로그 디지털 컨버터의 선형성에 심각한 영향을 미치는 문제점이 발생하게 되었다. 특히, 상기 기생 캐패시터의 값은 각 컬럼 구간마다 그 값의 크기가 달라지기 때문에 결국 미세 램프의 기울기 감소율 또한 컬럼마다 달라지게 된다.
또한, 코스 및 미세 아날로그 디지털 변환 구간의 해상도에 따라 코스 램프신호 및 미세 램프신호간 기울기 비가 달라지게 된다. 결국, 코스 및 미세 아날로그 디지털 변환 구간의 기울기 비를 일정하게 조절하지 못하는 경우, 아날로그 디지털 컨버터의 선형성에 문제점이 발생하게 되었다.
상술한 바와 같이, 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법을 살펴보면 다음과 같다.
선행기술 1은 한국등록특허공보 제10-0871828호(2008.11.27)로서, 히스테리시스 특성을 이용한 싱글 슬로프 ADC와 그 변환 방법, 및 상기 싱글 슬로프 ADC를 구비하는 CMOS 이미지 센서에 관한 것이다. 이러한 선행기술 1은 램프신호와 일정한 레벨을 갖는 입력신호를 수신하여 비교하고 비교신호를 출력하기 위한 제1비교기, 상기 제1비교기의 출력단에 접속되고 히스테리시스 특성을 갖는 제2비교기, 및 상기 제2비교기의 출력단에 접속되고 상기 제2비교기의 출력신호의 상태천이 시점에 상응하는 디지털 코드를 출력하기 위한 코드 발생부를 포함하며, 상기 제2비교기는 상기 히스테리시스 특성을 이용하여 상기 비교신호와 상기 제2비교기의 상승 쓰레시홀드 또는 하강 쓰레시홀드 중에서 어느 하나를 비교하여 출력함으로써, 비교기에서 발생한 노이즈 대비 코드 발생부로 입력되는 노이즈를 감소시킬 수 있다.
또한, 선행기술 2는 한국공개특허공보 제2011-0014739호(2011.02.14)로서, 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서에 관한 것이다. 이러한 선행기술 2는 미리 마련된 용량성 소자를 소정의 기준전원을 이용해 충전시킨 후 용량성 소자를 방전시키며 전하의 방전 추이를 나타내는 신호를 램프 신호로서 출력하는 램프신호 발생부 및 램프 신호의 기울기 변화에 상응하여 램프 신호가 보정되어 출력되도록 램프신호 발생부에 보정된 구동 전류를 피드백하는 램프신호 보정부를 포함함으로써, 램프 신호를 피드백 방식으로 보정할 수 있어 보다 공정 및/또는 온도에 따라 정확한 램프 신호를 출력할 수 있는 장점이 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 아날로그 디지털 변환의 선형성을 향상시켜 고속으로 아날로그 디지털 변환을 수행하는 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법을 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명의 한 실시 예에 따른 비교기는 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기; 상기 코스램프전압을 입력받는 코스램프전압 입력단과 상기 증폭기 사이에 연결되는 스위치; 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드전압과 연결되는 커패시터; 를 포함하고, 상기 스위치가 온(ON)되는 경우, 상기 코스램프전압이 상기 증폭기로 인가되고, 상기 스위치가 오프(Off)되는 경우, 상기 코스램프전압이 상기 커패시터에 저장되어, 상기 코스램프전압이 상기 증폭기로 인가되는 것을 홀딩시키는 것을 특징으로 한다.
위와 같은 과제를 해결하기 위한 본 발명의 다른 실시 예에 따른 아날로그 디지털 컨버터는 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기; 상기 코스램프전압을 입력받는 코스램프전압 입력단과 상기 증폭기 사이에 연결되는 스위치; 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드전압과 연결되는 커패시터;를 포함하고, 상기 스위치가 온(ON)되는 경우, 상기 코스램프전압이 상기 증폭기로 인가되고, 상기 스위치가 오프(Off)되는 경우, 상기 코스램프전압이 상기 커패시터에 저장되어, 상기 코스램프전압이 상기 증폭기로 인가되는 것을 홀딩시키는 비교기를 포함하는 것을 특징으로 한다.
특히, Gilbert-cell 타입인 비교기를 포함할 수 있다.
특히, two-step single slope ADC 인 아날로그 디지털 컨버터를 포함할 수 있다.
위와 같은 과제를 해결하기 위한 본 발명의 다른 실시 예에 따른 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로는 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기, 상기 코스램프전압을 입력받는 코스램프전압 입력단과 상기 증폭기 사이에 연결되는 스위치 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드전압과 연결되는 커패시터를 구비하는 비교기와, 상기 코스램프전압에 대한 최소 유효 비트(LSB: Least Significant Bit) 중 최상위비트를 저장하는 제1 메모리부 및 상기 코스램프전압에 대한 최소 유효 비트 중 최하위비트를 저장하는 제2 메모리부를 포함하는 아날로그 디지털 컨버터; 상기 최상위비트와 최하위비트간 차이를 연산하는 뺄셈기; 미세 아날로그 디지털변환 구간의 해상도와, 상기 뺄샘기로부터 연산된 연산값을 상호 비교하여 미세램프 및 코스램프간 기울기 변화 여부를 판단하는 디지털비교부; 상기 기울기의 변화에 따라 카운트값을 가감하는 업다운카운터부; 및 상기 카운트값의 가감에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이어스출력값을 변동시켜 미세램프 및 코스램프 간 기울기의 비를 일정하게 유지시키는 바이어스부;를 포함한다.
특히, SRAM인 제1 메모리부 및 제2 메모리부를 포함할 수 있다.
위와 같은 과제를 해결하기 위한 본 발명의 또 다른 실시 예에 따른 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법은 아날로그 디지털 컨버터가 코스램프전압을 인가받으면, 상기 코스램프전압에 대한 최소 유효 비트(LSB: Least Significant Bit) 중 최상위비트를 샘플링하여 제1 메모리부에 저장하는 최상위비트저장단계; 아날로그 디지털 컨버터가 상기 코스램프입력을 다시 인가받으면, 상기 코스램프전압에 대한 최소 유효 비트 중 최하위비트를 샘플링하여 제2 메모리부에 저장하는 최하위비트저장단계; 뺄셈기가 상기 최상위비트와 최하위비트 간의 차이를 연산하는 비트연산단계; 디지털비교부가 미세 아날로그 디지털 변환 구간의 해상도와 상기 뺄셈기로부터 연산된 연산값을 상호 비교하여 미세램프 및 코스램프간 기울기 변화여부를 판단하는 기울기변화판단단계; 업다운카운터가 상기 기울기 변화에 따라 카운트값을 증가 또는 감소하는 카운트가감단계; 및 바이어스회로부가 상기 카운트값의 증가 또는 감소에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이어스 출력값을 변동시킴에 따라 상기 미세램프 및 코스램프간 기울기의 비를 일정하게 유지하는 보정단계; 를 포함한다.
보다 바람직하게는 상기 최상위비트저장단계 수행 전, 아날로그 디지털 컨버터가 비교기의 이득값을 고정하는 이득값고정단계;를 더 포함할 수 있다.
보다 바람직하게는 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도와 비교하여 동일하다고 판단한 경우, 상기 이득값을 유지하는 이득값유지과정; 상기 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도 보다 작다고 판단한 경우, 상기 이득값을 감소시키는 이득값감소과정; 및 상기 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도 보다 크다고 판단한 경우, 상기 이득값을 증가시키는 이득값증가과정;을 포함하는 보정단계를 포함할 수 있다.
이러한 구성에 의해, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 입력 램프전압이 기생 캐패시터에 의해 영향을 받는 것을 방지하여, 미세 램프신호의 기울기가 변동됨에 따라, 코스 램프와의 기울기 비율이 틀어지는 현상을 제거하고, 뿐만 아니라 다른 외부 요인에 의해 램프 신호 기울기의 비율이 틀어지는 현상도 보정할 수 있으므로, 이에 따라 아날로그 디지털 변환의 선형성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 코스 램프신호와 미세 램프신호간의 기울기 비가 균일하게 유지되도록 램프신호의 기울기에 대한 보정과정을 수행함으로써, 고해상도를 갖는 코스 및 미세 아날로그 디지털 변환 구간에서도 선형성이 감소하는 것을 방지함에 따라, 고속 및 고해상도의 특성을 갖는 씨모스 이미지 센서를 제조할 수 있는 효과가 있다.
더불어, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 미세 램프신호가 홀딩 캐패시터를 통하지 않고 아날로그 디지털 컨버터 내 증폭기로 바로 인가되도록 하여, 홀딩 전압에 의해 노이즈가 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 아날로그 디지털 변환기의 블록도이다.
도 2는 본 발명의 아날로그 디지털 변환기 내 비교기의 회로도이다.
도 3은 본 발명의 아날로그 디지털 변환기의 동작과정을 나타낸 타이밍도이다.
도 4는 본 발명의 다른 실시 예에 따른 아날로그 디지털 변환기의 블록도이다.
도 5(a)은 본 발명에 따른 아날로그 디지털 변환기의 램프신호 기울기의 증가를 나타낸 그래프이고, 도 5(b)는 본 발명에 따른 아날로그 디지털 변환기의 특성을 나타낸 그래프이다.
도 6은 본 발명의 다른 실시 예에 따른 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정회로의 블록도이다.
도 7은 본 발명의 또 다른 실시 예에 따른 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정방법의 순서도이다.
도 8은 본 발명의 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정방법 중 보정단계의 세부과정을 나타낸 순서도이다.
도 9는 본 발명의 아날로그 디지털 변환기에서 램프 기울기 변화 시, 아날로그 디지털 변환 구간의 해상도를 그래프이다.
도 10은 본 발명의 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정회로를 통해 미세 램프신호 기울기의 변화에 따라 미세 아날로그 디지털 변환 구간 값의 범위를 나타낸 그래프이다.
도 11은 본 발명의 또 다른 실시 예에 따른 씨모스 이미지센서의 블록도이다.
이하, 본 발명을 바람직한 실시 예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시 예에 한정되는 것은 아니다.
이하, 도 1을 참조하여, 본 발명의 일 실시 예에 따른 아날로그 디지털 컨버터에 대하여 자세히 살펴보도록 한다.
도 1은 본 발명의 일 실시 예에 따른 아날로그 디지털 컨버터의 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 아날로그 디지털 컨버터(10)는 비교기(12), 싱크블록부(14), 제1 메모리부(16) 및 제2 메모리부(18)를 포함하며, 이때, 아날로그 디지털 컨버터(10)는 two-step 싱글 슬로프 아날로그 디지털 컨버터(Single Slope Digital Analog Converter)인 것이 바람직하다.
비교기(12)는 일정한 전압 레벨을 갖는 입력신호와 램프신호를 수신하여 비교하며, 증폭기, 스위치 및 캐패시터를 포함하며, Gilbert-cell 타입이 사용되는 것이 바람직하다.
증폭기는 광신호인 픽셀신호, 기준신호, 미세 램프생성기(21)에서 생성된 미세 램프신호, 코스 램프생성기(22)에서 생성된 코스 램프신호를 입력받는다.
스위치는 상기 코스램프생성기(22)로부터 생성된 코스램프신호를 입력받는 코스 램프전압 입력단과 상기 증폭기 사이에 연결된다.
캐패시터는 상기 스위치와 증폭기 사이에 그 일단이 연결되고, 타단은 그라운드전압과 연결된다.
이에 따라, 상기 스위치가 온(ON)이 되면, 상기 코스 램프신호가 상기 증폭기로 직접 인가되었다가, 상기 스위치가 오프(OFF)되면, 상기 코스 램프신호가 상기 캐패시터에 저장되어, 상기 코스 램프신호가 상기 증폭기로 인가되는 것을 홀딩시킨다.
이후, 상기 비교기(12)가 코스 아날로그 디지털 변환구간과 미세 아날로그 디지털 변환구간에 대한 정보를 각각 처리하고, 이에 따라 출력된 디지털 신호를 싱크블록부(14)로 입력된다.
싱크블록부(14)는 상기 비교기(12)로부터 전달받은 코스 아날로그 디지털 변환구간과 미세 아날로그 디지털 변환구간에 대한 정보를 SRAM으로 이루어진 제1 메모리부(16)와 제2 메모리부(18)에 각각 나누어 저장한다. 상술한 바와 같이, two-step 싱글 슬로프 아날로그 디지털 컨버터(10)가 10 bit에 대한 정보를 처리한다고 가정할 때, 상기 제1 메모리부(16)는 5 bit 코스 SRAM이고, 상기 제2 메모리부(18)는 5 bit 미세 SRAM인 것이 바람직하다. 이와 같이 저장된 정보는 먹스(Mux)를 통해 짝수와 홀수로 나누어진 블록에 대하여 순차적으로 신호를 생성함으로써, 10 bit의 해상도를 구현하게 된다.
싱크블록부(14), 제1 메모리부(16) 및 제2 메모리부(18)는 상기 비교기(12)를 통해 획득한 코스 및 미세 디지털값에 대하여 이진 카운터값을 저장한다.
n 비트 카운터(30)는 입력신호의 전압레벨과 램프신호의 전압레벨이 동일해지는 시간 또는 시점에서의 n 비트 디지털 값을 디지털 코드로서 출력하는 코드발생기로서, 램프신호가 램핑을 시작할 때부터 클럭에 응답하여 카운트를 시작하고, 그 카운트의 결과로서, n 비트 디지털 값을 출력한다. 이러한 n 비트 카운터(30)는 코스 아날로그 디지털 변환구간 데이터와 미세 아날로그 디지털 변환구간 데이터에 각각 대응하는 카운터값을 제1 메모리부(16) 및 제2 메모리부(18)에 각각 저장한다.
이러한 two-step 싱글 슬로프 아날로그 디지털 컨버터(10)는 상위 비트에 대한 변환을 수행하는 코스 아날로그 디지털 변환과정과, 하위 비트에 대한 변환을 수행하는 미세 디지털 변환과정으로 이루어지며, 이후에 상위 비트와 하위 비트를 합쳐 최종 아날로그 디지털 변환을 수행하게 된다.
따라서, 코스 아날로그 디지털 변환이 5 bit 수행되고, 이어서 미세 아날로그 디지털 변환이 5 bit의 수행되는 경우에, 결과적으로, two-step 싱글 슬로프 아날로그 디지털 컨버터는 총 10 bit의 변환을 수행하게 되는 것이다.
그러므로, 종래의 경우 10 bit의 해상도를 내기 위해선 1024번(=210)의 카운팅이 필요하였다면 본 발명의 two-step 싱글 슬로프 아날로그 디지털 컨버터의 경우에는 이론적으로 64번(=25+25)의 카운팅 만에 최종 결과를 내보낼 수 있어, 약 16배의 속도 향상을 기대할 수 있다.
특히, 상기 비교기(12)는 도 2에 도시된 바와 같이, 픽셀신호, 기준신호, 미세 램프신호, 코스 램프신호의 4 개의 입력을 갖는 gilbert-cell 타입이 사용되는 것이 바람직하며, 하기의 수학식 1을 통해 출력값이 연산된다.
[수학식 1]
Figure 112012020245358-pat00001
이때, I1, I2는 제1 및 제2 MOSFET에 흐르는 전류를 나타내고, Vin1은 코스 램프신호이고, Vin2는 픽셀신호이며, Vin3는 미세 램프신호이고, Vin4는 기준신호를 나타내며, Vb1 및 Vb2는 양단에 각각 인가되는 바이어스 전압이며, gm1, gm2는 제1 및 제2 MOSFET의 트랜스컨덕턴스값이고, Ro 는 출력 임피던스값이다.
특히, 상기 수학식 1은 바이어스가 nMOS 로 이루어지는 n-type gilbert cell 타입인 것으로, 만약 상기 바이어스가 pMOS로 이루어지는 gilbert cell 타입인 경우에는 이에 맞도록 상기 수학식 1이 변경되며, 이는 본 발명이 속하는 기술분야에 해당하는 당업자라면, 누구라도 자명하게 알 수 있다.
이하, 도 3을 참조하여, 본 발명의 일 실시 예인 two-step 싱글 슬로프 아날로그 디지털 컨버터의 동작순서에 대하여 자세히 살펴보도록 한다.
먼저, 도 3을 통해 설명되는 상기 two-step 싱글 슬로프 아날로그 디지털 컨버터는 2 bit의 코스 아날로그 디지털 변환 구간과, 2 bit의 미세 아날로그 디지털 변환구간으로 이루어져, 총 4 bit의 아날로그 디지털 컨버터이다.
도 3에 도시된 바와 같이, 코스 램프전압 입력단과 증폭기 사이에 연결되는 스위치(S4)가 온(ON)이 되어, 상기 증폭기로 코스 램프전압 입력단으로 입력되는 일정 전압레벨을 갖는 코스 램프신호가 인가된다. 이에 따라, 코스 아날로그 디지털 변환 구간인 2 bit가 기록된다.
이어서, 상기 스위치가 오프(OFF)되면, 상기 코스 램프신호의 인가가 중단되고, 이후, 미세 램프신호가 상기 증폭기로 입력된다. 따라서, 미세 아날로그 디지털 변환구간인 2 bit 및 데드밴드(dead band) 감소를 위한 디지털 교정회로(DCL: Digital Correction Logic)의 1 bit가 더 기록된다. 이로써, 최종 아날로그 디지털 변환이 이루어진다.
결과적으로, 램프신호가 증폭기로 직접 인가되므로, 기생 캐패시터에 의해 영향을 받는 상황을 고려할 필요가 없어, 미세 램프신호의 기울기가 감소하는 것을 방지할 수 있다. 또한, 스위치와 증폭기 사이에 연결된 캐패시터가 코스 램프신호의 홀딩 역할만을 수행하기 때문에, 보다 작은 크기를 갖는 캐패시터를 사용할 수 있다. 이와 더불어, 캐패시터에 의한 노이즈가 감소함에 따라 보다 정확한 아날로그 디지털 변환이 수행될 수 있다.
또한 지금까지 예를 들어 설명한 두 개의 램프생성기 뿐만 아니라, 하나의 램프 생성기를 통해서도, 본 발명의 동일한 효과를 기대할 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 아날로그 디지털 컨버터의 블록도이다.
도 4에 도시된 바와 같이, two-step 싱글 슬로프 아날로그 디지털 컨버터에 포함되는 비교기 내 증폭기로 하나의 램프생성기(50)로부터 생성된 램프신호와 픽셀신호가 인가되고, 상기 비교기(42)가 상기 램프신호와 픽셀신호를 상호 비교하여 커패시터 및 스위치를 통해 코스 아날로그 디지털 변환과 미세 아날로그 디지털 변환이 고속으로 수행되도록 한다.
상술한 바와 같이, 램프신호가 직접적으로 증폭기로 인가됨에 따라, 기생 캐패시터에 의해 영향을 받지 않도록 하여 미세 램프의 기울기 감소를 방지할 수 있다.
하지만 이러한 문제점을 해결하였다고 하더라도, 코스 램프생성기 또는 미세 램프생성기의 공정산포에 의해 코스 램프와 미세 램프가 서로 다른 기울기 비를 갖는 경우가 발생할 수 있다.
이하, 도 5를 참조하여, 코스 램프와 미세 램프가 서로 다른 기울기 비를 갖는 경우에 대하여 살펴보도록 한다.
도 5(a)은 본 발명에 따른 아날로그 디지털 컨버터의 램프신호 기울기의 증가를 나타낸 그래프이고, 도 5(b)는 본 발명에 따른 아날로그 디지털 컨버터의 특성을 나타낸 그래프이다.
도 5(a)에 도시된 바와 같이, 일정한 기울기를 가지는 코스 램프신호와 달리, 미세 램프신호는 그 기울기가 시간이 갈수록 증가함에 따라, 상기 코스 램프신호와의 기울기 비 또한 달라지는 것을 알 수 있다.
결국, 도 5(b)에 도시된 바와 같이, 아날로그 디지털 컨버터를 통해 변환된 디지털 값의 선형성이 감소하는 것을 알 수 있다.
이처럼, 미세 램프신호의 기울기가 점차 증가하는 경우, 램프신호의 기울기 보정을 통해 코스 램프신호와 미세 램프신호간의 기울기 비를 일정하게 유지시키는 보정회로가 필요하게 되며, 이에 따라 도 6을 참조하여 램프신호의 기울기 비를 일정하게 유지하는 보정회로에 대하여 보다 자세히 살펴보도록 한다.
도 6은 본 발명의 다른 실시 예에 따른 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로의 블록도이다.
도 6에 도시된 바와 같이, 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로(100)는 아날로그 디지털 컨버터(110), 미세 램프생성기(121), 코스 램프생성기(122), n비트 카운터(130), 뺄셈기(140), 디지털비교부(150), 업다운카운터(160) 및 바이어스회로부(170)를 포함한다.
상기 아날로그 디지털 컨버터(110)는 비교기(112), 싱크블록부(114), 제1 메모리부(116) 및 제2 메모리부(118)를 포함하며, 앞서 도 4를 통해 설명한 구성과 동일하며, 다만 상기 제1 메모리부(116) 및 제2 메모리부(118)의 기능상 차이가 존재한다.
제1 메모리부(116)는 코스 램프신호에 대한 1 LSB(Least Significant Bit, 최소유효비트)의 최상위비트를 저장한다.
제2 메모리부(118)는 상기 코스 램프신호에 대한 1 LSB의 최하위비트를 저장한다.
이러한 상기 제1 메모리부(116) 및 제2 메모리부(118)는 SRAM(Static Random Access Memory)으로 이루어지는 것이 바람직하다.
뺄셈기(140)는 상기 제1 메모리부(116) 및 제2 메모리부(118)에 각각 저장된 최상위비트와 최하위비트간에 차이를 연산한다.
디지털비교부(150)는 원하는 미세 아날로그 디지털 변환 구간의 해상도와, 상기 뺄셈기(140)가 연산한 연산값을 상호 비교하여 동일 여부를 확인함으로써, 미세 램프 및 코스 램프신호간에 기울기 변화가 발생하였는지 판단한다.
업다운카운터(160)는 상기 디지털비교부(150)가 판단한 기울기 변화 여부에 따라 카운트값을 증가시키거나 감소시킨다.
바이어스회로부(170)는 상기 카운트값의 증가 또는 감소에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이어스출력값을 변동시킴으로써, 미세 램프 및 코스 램프 신호간 기울기의 비를 일정하게 유지시킨다.
특히, 상기 바이어스회로부(170) 대신 기울기 조절이 가능한 코스 램프생성기 또는 미세 램프생성기가 포함될 수 있다.
이하에서는 코스 램프와 미세 램프간 기울기 비를 일정하게 유지하도록 할 수 있는 보정방법에 대하여 도 7을 참조하여 자세히 살펴보도록 한다.
도 7은 본 발명의 또 다른 실시 예에 따른 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법의 순서도이다.
도 7에 도시된 바와 같이, 먼저, two-step 싱글 슬로프 아날로그 디지털 컨버터(110)의 비교기가 인가되는 바이어스 전압을 통해 입력단의 전류를 제어하고, 이때, 제어되는 전류값에 의해 상기 비교기의 이득값인 gm1과 gm2가 결정된다.
이때, 상기 gm1과 gm2의 값이 서로 상이한 경우, 상기 비교기는 코스 아날로그 디지털 변환구간과 미세 아날로그 디지털 변환구간이 서로 다른 이득을 가지게 되므로, 상기 gm1과 gm2의 값을 일정하게 고정시키는 과정이 먼저 수행되는 것이 바람직하다.
이후, two-step 싱글 슬로프 아날로그 디지털 컨버터(110)에 포함되는 비교기(112)의 증폭기가 스위치의 온(ON) 상태에 따라, 코스 램프전압 입력단으로부터 일정한 전압레벨을 갖는 코스 램프신호를 인가받는다(S210).
상기 two-step 싱글 슬로프 아날로그 디지털 컨버터(110)가 상기 코스 램프신호에 대한 1 LSB(Least Significant Bit, 최소 유효 비트)의 최상위비트를 샘플링하여 제1 메모리부(116)에 저장한다(S220).
이어서, 상기 증폭기가 스위치의 온(ON) 상태에 따라, 코스 램프전압 입력단으로부터 일정한 전압레벨을 갖는 코스 램프신호를 다시 인가받는다(S230).
상기 비교기(112)가 상기 코스 램프신호를 다시 인가받으면, 상기 코스 램프신호에 대한 1 LSB의 최하위비트를 샘플링하여 제2 메모리부(118)에 저장한다(S240).
이어서, 뺄셈기(140)가 샘플링된 상기 최상위비트와 최하위비트간의 차이를 연산한다(S250).
이후, 디지털비교부(150)가 미세 아날로그 디지털 변환 구간의 해상도와 상기 뺄셈기(140)로부터 연산된 연산값을 상호 비교하여, 동일여부를 확인함으로써, 미세 램프 및 코스 램프 의 기울기 변화여부를 판단한다(S260).
이하, 도 8을 이용하여 과정 S260인 미세 램프와 코스 램프의 기울기 변화여부 판단에 대한 세부과정에 대하여 보다 자세히 살펴보도록 한다.
도 8은 본 발명의 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법 중 보정단계의 세부과정을 나타낸 순서도이다.
도 8에 도시된 바와 같이, 상기 디지털비교부(150)가 앞서 과정 S250에서 뺄셈기(140)가 연산한 연산값이 원하는 미세 아날로그 디지털 변환 구간의 해상도와 동일한지, 큰지 또는 작은지 여부를 확인한다(S261).
만약, 상기 디지털비교부(150)가 상기 연산값과 원하는 미세 아날로그 디지털 변환 구간의 해상도와 동일한 경우에는 two-step 싱글 슬로프 아날로그 디지털 컨버터(110) 내 비교기(112)의 이득값(gm)을 계속 유지한다(S262).
이와 달리, 상기 연산값이 원하는 미세 아날로그 디지털 변환 구간의 해상도 보다 작은 경우에는 상기 디지털비교부(150)가 비교기(112)의 이득값을 감소시킨다(S263).
또는 상기 연산값이 원하는 미세 아날로그 디지털 변환 구간의 해상도 보다 큰 경우에는 상기 디지털비교부(150)가 비교기(112)의 이득값을 증가시킨다(S264).
다시 도 7로 돌아가서, 업다운카운터(160)가 코스 램프신호 및 미세 램프신호가 램핑을 시작할 때, 클럭에 응답하여 카운트를 수행하고, 상기 기울기 변환에 따라 수행한 카운트값을 증가 또는 감소시킨다(S270). 즉, 램프의 기울기가 감소하는 경우에는 카운트값이 증가하게 되므로, 상기 카운트값을 감소시키고, 또한, 상기 램프의 기울기가 증가하는 경우에는 카운트값이 감소하게 되므로 상기 카운트값을 증가시킨다.
예를 들어, 10 bit에 해당하는 two-step 싱글 슬로프 아날로그 디지털 컨버터를 설계하고자 하는 경우, 설계자가 아날로그 디지털 변환을 위해, 코스 아날로그 디지털 변환구간을 5 bit, 미세 아날로그 디지털 변환구간을 5 bit씩 각각 나누어 각 변환구간의 해상도가 설정되도록 한다. 이때, 상기 코스 아날로그 디지털 변환구간과 미세 아날로그 디지털 변환구간은 상기 설계자에 의해 해상도를 서로 설정할 수 있으며, 설정 정도에 따라, two-step 싱글 슬로프 아날로그 디지털 컨버터의 변환속도가 달라질 수 있다.
도 9는 본 발명의 아날로그 디지털 컨버터에서 램프 기울기 변화 시, 아날로그 디지털 변환 구간의 해상도를 그래프이다.
즉, 미세 변환구간의 해상도가 5 bit로 설정됨에 따라, 이때 발생되는 총 디지털 코드의 수는 32개가 된다. 하지만 이때, 미세 램프신호의 기울기가 감소하는 경우, 발생되는 총 디지털 코드의 수는 32개 이상이 되고, 만약 상기 미세 램프신호의 기울기가 증가하는 경우, 발생되는 총 디지털 코드의 수는 30개 이하가 된다
도 9에 도시된 바와 같이, 상기 미세 램프신호의 기울기가 정상상태인 (a)의 경우에 발생되는 디지털 코드의 수는 32개인 것에 비하여, 상기 미세 램프신호의 기울기가 감소하는 (b)의 경우에 발생되는 디지털 코드의 수는 38개로 증가한 것을 알 수 있고, 상기 미세 램프신호의 기울기가 증가하는 (c)의 경우에 발생되는 디지털 코드의 수는 27개로 감소하는 것을 알 수 있다.
이와 같이, 램프신호의 기울기 변화여부를 확인함에 따라, 코스 램프와 미세 램프가 설정된 기울기 비를 벗어나는 경우, 바이어스회로부(170)가 전류량을 조절하여 바이어스출력값을 변동시킴으로써, 상기 코스 램프와 미세 램프 신호의 기울기 비가 일정하게 유지되는 것과 동일한 결과값이 발생되도록 보정한다(S280).
즉, 상기 바이어스회로부(170)는 코스 램프와 미세 램프간 기울기 비가 달라짐에 따라, two-step 싱글 슬로프 아날로그 디지털 컨버터의 비교기 이득 특성이 달라지게 되므로, 달라진 이득특성이 반대되도록 비교기의 이득값인 gm값을 제어하는 것이다. 이러한 gm값의 제어과정은 하기의 수학식 2를 통해 구현할 수 있다.
[수학식 2]
Figure 112012020245358-pat00002
이때, 상기 gm1, gm2는 제1 및 제2 MOSFET의 트랜스컨덕턴스값이고, Ro 는 출력 임피던스값이며, Vfine _ ramp는 입력 미세 램프전압이고, Vcoarse _ ramp는 입력 코스램프전압이며, SF는 미세 램프신호의 기울기이고, Error는 기울기 오차정도이며, Vref는 기준전압이며, t는 시간이다.
또한, 상기 과정 S280을 대신하여, 바이어스회로부가 아닌 코스 램프생성기 또는 미세 램프생성기가 생성하는 코스 램프신호 또는 미세 램프신호의 기울기를 조절하여 출력함으로써, 코스 램프와 미세 램프간 기울기 비를 보정할 수도 있다.
더불어, 도 10을 이용하여 미세 램프신호의 기울기가 변화함에 따라 바이어스회로부 내 전압을 다르게 인가할 때, 미세 아날로그 디지털 변환 구간의 범위를 확인할 수 있다.
도 10은 본 발명의 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정회로를 통해 미세 램프신호 기울기의 변화에 따라 미세 아날로그 디지털 변환 구간 값의 범위를 나타낸 그래프이다.
도 10 (a)에 도시된 바와 같이, 바이어스회로부에 인가되는 전압이 0 mv일 때 미세 램프 디지털 아날로그 변환 구간의 발생되는 총 디지털 코드의 수는 38이고, 이어서, -20 mv의 전압이 바이어스회로부에 인가될 때의 총 디지털 코드 수는 36이며, -40 mv의 전압이 인가되는 경우 발생되는 총 디지털 코드의 수는 32인 것을 알 수 있다. 이에 따라 바이어스회로부에 인가되는 전압이 감소할수록 발생되는 총 디지털 코드의 수 또한 비례하여 감소하는 것을 알 수 있다.
또는 도 10(b)에 도시된 바와 같이, 바이어스회로부에 인가되는 전압이 10mv일 때 미세 램프 아날로그 디지털 변환 구간의 발생되는 총 디지털 코드의 수는 29이고, 30mv의 전압이 인가되는 경우 발생되는 총 디지털 코드의 수는 33이며, 50mv의 전압이 인가되는 경우에 발생되는 총 디지털 코드의 수는 35인 것을 알 수 있다. 결국, 바이어스회로부에 인가되는 전압이 증가할수록 발생되는 총 디지털 코드의 수 또한 비례하여 증가하는 것을 알 수 있다.
또한, 도 11와 같이, two-step 싱글 슬로프 아날로그 디지털 컨버터와, 이를 포함하는 램프신호 기울기 보정회로가 씨모스 이미지센서에 적용되어, 고해상도와 고속의 특성을 나타낼 수 있다.
또한, 이러한 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법 은 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체에 저장될 수 있다. 이때, 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 장치의 예로는 ROM, RAM, CD-ROM, DVD±ROM, DVD-RAM, 자기 테이프, 플로피 디스크, 하드 디스크(hard disk), 광데이터 저장장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 장치에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이러한 구성에 의해, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 입력 램프전압이 기생 캐패시터에 의해 영향을 받는 것을 방지하여, 미세 램프신호의 기울기가 변동됨에 따라, 코스 램프와의 기울기 비율이 틀어지는 현상을 제거하고, 뿐만 아니라 다른 외부 요인에 의해 램프 신호 기울기의 비율이 틀어지는 현상도 보정할 수 있으므로, 이에 따라 아날로그 디지털 변환의 선형성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 코스 램프신호와 미세 램프신호간의 기울기 비가 균일하게 유지되도록 램프신호의 기울기에 대한 보정과정을 수행함으로써, 고해상도를 갖는 코스 및 미세 아날로그 디지털 변환 구간에서도 선형성이 감소하는 것을 방지함에 따라, 고속 및 고해상도의 특성을 갖는 씨모스 이미지 센서를 제조할 수 있는 효과가 있다.
더불어, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 미세 램프신호가 홀딩 캐패시터를 통하지 않고 아날로그 디지털 컨버터 내 증폭기로 바로 인가되도록 하여, 홀딩 전압에 의해 노이즈가 발생하는 것을 방지할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시 예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허청구범위에 속하는 것은 당연하다.
10: two-step 싱글 슬로프 아날로그 디지털 컨버터
12: 비교기 14: 싱크블록부
16: 제1 메모리부 18: 제2 메모리부
21: 미세램프생성기 22: 코스램프생성기
30: n비트 카운터

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기, 상기 코스램프전압을 입력받는 코스램프전압 입력단과 상기 증폭기 사이에 연결되는 스위치 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드전압과 연결되는 커패시터를 구비하는 비교기와, 상기 코스램프전압에 대한 1 최소 유효 비트(LSB: Least Significant Bit) 중 최상위비트를 저장하는 제1 메모리부 및 상기 코스램프전압에 대한 1 최소 유효 비트 중 최하위비트를 저장하는 제2 메모리부를 포함하는 아날로그 디지털 컨버터;
    상기 최상위비트와 최하위비트간 차이를 연산하는 뺄셈기;
    미세 아날로그 디지털변환 구간의 해상도와, 상기 뺄샘기로부터 연산된 연산값을 상호 비교하여 미세램프 및 코스램프간 기울기 변화 여부를 판단하는 디지털비교부;
    상기 기울기의 변화에 따라 카운트값을 증가 또는 감소하는 업다운카운터; 및
    상기 카운트값의 증가 또는 감소에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이어스출력값을 변동시켜 미세램프 및 코스램프 간 기울기의 비를 일정하게 유지시키는 바이어스부;
    를 포함하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로.
  6. 제5항에 있어서,
    상기 제1 메모리부 및 제2 메모리부는
    SRAM인 것을 특징으로 하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로.
  7. 제5항 내지 제6항 중 적어도 어느 한 항에 기재된 아날로그 디지털 컨버터를 포함하는 CMOS 이미지 센서.
  8. 아날로그 디지털 컨버터가 코스램프전압을 인가받으면, 상기 코스램프전압에 대한 최소 유효 비트(LSB: Least Significant Bit) 중 최상위비트를 샘플링하여 제1 메모리부에 저장하는 최상위비트저장단계;
    아날로그 디지털 컨버터가 상기 코스램프전압을 다시 인가받으면, 상기 코스램프전압에 대한 최소 유효 비트 중 최하위비트를 샘플링하여 제2 메모리부에 저장하는 최하위비트저장단계;
    뺄셈기가 상기 최상위비트와 최하위비트 간의 차이를 연산하는 비트연산단계;
    디지털비교부가 미세 아날로그 디지털 변환 구간의 해상도와 상기 뺄셈기로부터 연산된 연산값을 상호 비교하여 미세램프 및 코스램프간 기울기 변화여부를 판단하는 기울기변화판단단계;
    업다운카운터가 상기 기울기 변화에 따라 카운트값을 증가 또는 감소하는 카운트가감단계; 및
    바이어스회로부가 상기 카운트값의 증가 또는 감소에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이어스 출력값을 변동시킴에 따라 상기 미세램프 및 코스램프간 기울기의 비를 일정하게 유지하는 보정단계;
    를 포함하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법.
  9. 제8항에 있어서,
    상기 최상위비트저장단계 수행 전,
    아날로그 디지털 컨버터가 비교기의 이득값을 고정하는 이득값고정단계;
    를 더 포함하는 것을 특징으로 하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법.
  10. 제9항에 있어서,
    상기 보정단계는
    바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도와 비교하여 동일하다고 판단한 경우, 상기 이득값을 유지하는 이득값유지과정;
    상기 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도 보다 작다고 판단한 경우, 상기 이득값을 감소시키는 이득값감소과정; 및
    상기 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도 보다 크다고 판단한 경우, 상기 이득값을 증가시키는 이득값증가과정;
    을 포함하는 것을 특징으로 하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법.
  11. 제8항 내지 제10항 중 어느 한 항에 따른 방법을 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체.
KR1020120025574A 2012-03-13 2012-03-13 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ｃｍｏｓ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 KR101293057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120025574A KR101293057B1 (ko) 2012-03-13 2012-03-13 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ｃｍｏｓ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120025574A KR101293057B1 (ko) 2012-03-13 2012-03-13 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ｃｍｏｓ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법

Publications (1)

Publication Number Publication Date
KR101293057B1 true KR101293057B1 (ko) 2013-08-05

Family

ID=49219827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025574A KR101293057B1 (ko) 2012-03-13 2012-03-13 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ｃｍｏｓ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법

Country Status (1)

Country Link
KR (1) KR101293057B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150137366A (ko) * 2014-05-29 2015-12-09 삼성전자주식회사 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서
US9509932B2 (en) 2014-07-03 2016-11-29 Samsung Electronics Co., Ltd. Image sensors, methods of operating the same, and image processing systems including the same
KR20170064038A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 전류 감지형 센싱 유닛과 그를 포함한 유기발광 표시장치
CN107643750A (zh) * 2016-07-21 2018-01-30 苏州宝时得电动工具有限公司 智能行走设备斜坡的识别方法及其智能行走设备
CN107643751A (zh) * 2016-07-21 2018-01-30 苏州宝时得电动工具有限公司 智能行走设备斜坡识别方法和系统
KR101898974B1 (ko) * 2017-07-12 2018-10-31 동국대학교 산학협력단 고해상도 씨모스 이미지 센서
CN109387854A (zh) * 2017-08-09 2019-02-26 延世大学校产学协力团 器的两步跟踪的距离测量装置及方法
US10291250B2 (en) 2017-08-23 2019-05-14 SK Hynix Inc. Two-step single-slope comparator with high-resolution and high-speed and CMOS image sensor including the same
US10411724B2 (en) 2017-08-21 2019-09-10 SK Hynix Inc. Two-step single-slope comparator with high linearity and CMOS image sensor including the same
US11249490B2 (en) 2016-07-21 2022-02-15 Positec Power Tools (Suzhou) Co., Ltd. Self-moving device capable of automatically recognizing an object in front, and recognition method thereof
CN114390228A (zh) * 2020-10-21 2022-04-22 爱思开海力士有限公司 图像传感器、模数转换器及图像传感器的操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010006831A (ko) * 1999-03-23 2001-01-26 롤페스 요하네스 게라투스 알베르투스 일정한 미분 비 선형성을 갖는 아날로그-디지탈 변환디바이스
US20030193595A1 (en) * 2002-04-02 2003-10-16 Stmicroelectronics Ltd Image sensor with readout circuit
KR20110129543A (ko) * 2010-05-26 2011-12-02 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 장치들

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010006831A (ko) * 1999-03-23 2001-01-26 롤페스 요하네스 게라투스 알베르투스 일정한 미분 비 선형성을 갖는 아날로그-디지탈 변환디바이스
US20030193595A1 (en) * 2002-04-02 2003-10-16 Stmicroelectronics Ltd Image sensor with readout circuit
KR20110129543A (ko) * 2010-05-26 2011-12-02 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 장치들

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195409B1 (ko) * 2014-05-29 2020-12-30 삼성전자주식회사 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서
US9578268B2 (en) 2014-05-29 2017-02-21 Samsung Electronics Co., Ltd. Ramp signal calibration apparatus and method and image sensor including the ramp signal calibration apparatus
KR20150137366A (ko) * 2014-05-29 2015-12-09 삼성전자주식회사 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서
US9509932B2 (en) 2014-07-03 2016-11-29 Samsung Electronics Co., Ltd. Image sensors, methods of operating the same, and image processing systems including the same
KR20170064038A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 전류 감지형 센싱 유닛과 그를 포함한 유기발광 표시장치
KR102350394B1 (ko) 2015-11-30 2022-01-17 엘지디스플레이 주식회사 전류 감지형 센싱 유닛과 그를 포함한 유기발광 표시장치
CN107643750A (zh) * 2016-07-21 2018-01-30 苏州宝时得电动工具有限公司 智能行走设备斜坡的识别方法及其智能行走设备
CN107643751A (zh) * 2016-07-21 2018-01-30 苏州宝时得电动工具有限公司 智能行走设备斜坡识别方法和系统
US11249490B2 (en) 2016-07-21 2022-02-15 Positec Power Tools (Suzhou) Co., Ltd. Self-moving device capable of automatically recognizing an object in front, and recognition method thereof
KR101898974B1 (ko) * 2017-07-12 2018-10-31 동국대학교 산학협력단 고해상도 씨모스 이미지 센서
CN109387854A (zh) * 2017-08-09 2019-02-26 延世大学校产学协力团 器的两步跟踪的距离测量装置及方法
KR101938984B1 (ko) * 2017-08-09 2019-04-10 연세대학교 산학협력단 Spad 거리측정 센서 기반의 2단계 트래킹을 이용한 거리 측정 장치 및 방법
US10746543B2 (en) 2017-08-09 2020-08-18 Industry-Academic Cooperation Foundation, Yonsei University Apparatus for measuring distance using two-step tracking based on SPAD sensor and method thereof
CN109387854B (zh) * 2017-08-09 2023-06-09 延世大学校产学协力团 距离测量装置及方法
US10411724B2 (en) 2017-08-21 2019-09-10 SK Hynix Inc. Two-step single-slope comparator with high linearity and CMOS image sensor including the same
US10291250B2 (en) 2017-08-23 2019-05-14 SK Hynix Inc. Two-step single-slope comparator with high-resolution and high-speed and CMOS image sensor including the same
CN114390228A (zh) * 2020-10-21 2022-04-22 爱思开海力士有限公司 图像传感器、模数转换器及图像传感器的操作方法

Similar Documents

Publication Publication Date Title
KR101293057B1 (ko) 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ｃｍｏｓ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법
US8587464B2 (en) Off-line gain calibration in a time-interleaved analog-to-digital converter
JP5407685B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US8482446B2 (en) A/D converter circuit, electronic apparatus and A/D conversion method
WO2011021320A1 (ja) 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
EP3090488B1 (en) Combining a coarse adc and a sar adc
JP2003510880A (ja) アナログ／デジタルコンバータの校正方法及び校正装置
US7075465B2 (en) Comparator offset calibration for A/D converters
US9800255B2 (en) Method and circuit for testing successive approximation ADC
KR101191054B1 (ko) 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기
JP2009200931A (ja) 固体撮像装置、半導体集積回路装置、および信号処理方法
US20060125676A1 (en) Analog-to-digital converter in which settling time of amplifier circuit is reduced
US20110148680A1 (en) Digital-analog converting apparatus and test apparatus
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
US10069507B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
US8120517B2 (en) Digital-analog conversion circuit and output data correction method of the same
US20060017598A1 (en) Current mode analog-to-digital converter
US20140078362A1 (en) Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit
SE520277C2 (sv) Införande av kalibreringssekvens hos en A/D-omvandlare
US20060114140A1 (en) Two step flash analog to digital converter
JP2004515958A (ja) アナログ信号をデジタル信号に変換するアナログデジタル変換器および方法
US8760336B2 (en) Mixed mode analog to digital converter and method of operating the same
US7061420B2 (en) Gain control for analog-digital converter
WO2014038197A1 (ja) 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5