KR102195409B1 - 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서 - Google Patents

Abstract

램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서가 제공된다. 상기 램프 신호 보정 장치는, 게인 값이 메모리에 저장된 데이터에 따라 변환되는 트리머블 트랜지스터(trimmable transistor)를 포함하고, 상기 메모리에는 초기 데이터가 저장되며, 상기 게인 값이 제1 게인 값으로 설정되어 램프 신호를 받아 제1 및 제2 출력 신호를 출력하는 ADC, 상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이를 연산하는 감산기, 상기 감산기의 출력과 기준값를 비교하여, 상기 램프 신호의 기울기 변화 여부를 판단하는 디지털 비교기, 및 상기 기울기 변화 여부에 따라, 상기 메모리에 저장된 상기 데이터를 변경하는 업다운 카운터를 포함하되, 상기 업다운 카운터가 상기 데이터를 변경하면, 상기 트리머블 트랜지스터의 상기 제1 게인 값은 상기 메모리에 저장된 데이터에 따라 제2 게인 값으로 변환된다.

Description

램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서{Device and method for lamp signal calibration and image sensor using the same}

본 발명은 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서에 관한 것이다.

이미지 촬상 장치는 이미지 센서(image sensor)를 포함한다. 이미지 센서는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센서는 전하 결합형(CCD; Charge Coupled Device) 이미지 센서와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센서를 포함할 수 있다.

씨모스 이미지 센서는 전력 효율을 향상시키기 위해 column-parallel ADC 구조를 사용하며, 이때, 상기 씨모스 이미지 센서에 포함되는 아날로그 디지털 컨버터가 작은 픽셀 컬럼 피치 내에 위치하게 됨에 따라, 크기가 매우 작고 높은 신뢰성을 갖는 싱글 슬로프 아날로그 디지털 컨버터(Single Slope Analog Digital Converter; SS ADC)와, 아날로그 디지털 변환방법을 상위 비트에 대한 변환을 수행하는 코스 아날로그 디지털 변환과정과, 하위 비트에 대한 변환을 수행하는 미세 아날로그 디지털 변환과정으로 각각 나누어, 변환시간을 향상시키는 투 스텝 싱글 슬로프 아날로그 디지털 컨버터(Two-Step Single Slope Analog Digital Converter; TS SS ADC)를 사용할 수 있다.

본 발명이 해결하고자 하는 기술적 과제는, 램프 신호의 기울기를 보정하여, 이미지 센서 출력의 선형성 향상과 고정 패턴 잡음(Fixed Pattern Noise; 이하 FPN)을 감소시킬 수 있는 램프 신호 보정 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 램프 신호의 기울기를 보정하여, 이미지 센서 출력의 선형성 향상과 FPN을 감소시킬 수 있는 이미지 센서를 제공하는 것이다.

본 발명이 해결하고자 하는 또 다른 기술적 과제는, 램프 신호의 기울기를 보정하여, 이미지 센서 출력의 선형성 향상과 FPN을 감소시킬 수 있는 램프 신호 보정 방법를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 램프 신호 보정 장치의 일 면(aspect)은, 게인 값이 메모리에 저장된 데이터에 따라 변환되는 트리머블 트랜지스터(trimmable transistor)를 포함하고, 상기 메모리에는 초기 데이터가 저장되며, 상기 게인 값이 제1 게인 값으로 설정되어 램프 신호를 받아 제1 및 제2 출력 신호를 출력하는 ADC, 상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이를 연산하는 감산기, 상기 감산기의 출력과 기준값를 비교하여, 상기 램프 신호의 기울기 변화 여부를 판단하는 디지털 비교기, 및 상기 기울기 변화 여부에 따라, 상기 메모리에 저장된 상기 데이터를 변경하는 업다운 카운터를 포함하되, 상기 업다운 카운터가 상기 데이터를 변경하면, 상기 트리머블 트랜지스터의 상기 제1 게인 값은 상기 메모리에 저장된 데이터에 따라 제2 게인 값으로 변환된다.

본 발명의 몇몇 실시예에서, 상기 트리머블 트랜지스터는 병렬로 연결된 레퍼런스 트랜지스터, N 개의 모스(MOS) 트랜지스터, 및 N 개의 스위치를 포함하고, 각각의 상기 모스 트랜지스터 일측에는 상기 스위치가 배치되고, 상기 메모리에 저장된 상기 데이터에 대응하여, 상기 N 개의 스위치가 온-오프(On-Off)될 수 있다.

본 발명의 몇몇 실시예에서, 상기 데이터는 N 비트의 바이너리 코드(binary code)으로 저장되고, 상기 N 비트는 상기 N 개의 모스 트랜지스터에 각각 대응될 수 있다.

본 발명의 몇몇 실시예에서, 상기 레퍼런스 트랜지스터 및 상기 N 개의 모스 트랜지스터는 게이트에 동일한 바이어스가 인가될 수 있다.

본 발명의 몇몇 실시예에서, 상기 램프 신호는 코스램프 신호와 미세램프 신호를 포함하고, 상기 제1 출력 신호는 상기 코스램프 신호의 제1 레벨에 대응되는 상기 미세램프 신호의 출력을 포함하고, 상기 제2 출력 신호는 상기 코스램프 신호의 제2 레벨에 대응되는 상기 미세램프 신호의 출력을 포함하되, 상기 제2 레벨과 상기 제1 레벨 간의 차는 상기 코스램프 신호의 최소유효비트(LSB; Least Significant Bit)에 해당할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이는 ADC의 출력 해상도를 나타내고, 상기 기준값은 기 정해진 ADC의 기준 해상도를 나타낼 수 있다.

본 발명의 몇몇 실시예에서, 상기 ADC는, 비교기, PLC(parallel Load Counter), 제1 메모리부, 제2 메모리부를 포함하되, 상기 비교기는 이미지 픽셀의 픽셀 신호와, 상기 램프 신호에 포함된 코스램프 신호(coarse lamp signal) 또는 미세램프 신호(fine lamp signal)를 비교하고, 상기 PLC는 상기 비교기에 의한 비교 동작의 개시로부터 상기 비교 동작의 종료까지의 비교 시간을 계측하여 디지털 신호의 가산 처리를 행할 수 있다.

본 발명의 몇몇 실시예에서, 상기 비교기는, 상기 픽셀신호, 기준 전압, 상기 미세램프 신호, 및 상기 코스램프 신호를 수신하는 증폭기와, 상기 코스램프 신호를 입력받는 코스램프 신호 입력단과 상기 증폭기 사이에 배치되는 스위치와, 상기 스위치와 상기 증폭기 사이에 일단이 연결되고, 타단이 그라운드 전압과 연결되는 커패시터를 포함하되, 상기 스위치가 온(ON)되는경우, 상기 코스램프 신호가 상기 증폭기로 인가되고, 상기 스위치가 오프(Off)되는 경우, 상기 코스램프 신호가 상기 커패시터에 저장될 수 있다.

본 발명의 몇몇 실시예에서, 상기 비교기는, 상기 픽셀신호, 상기 기준 전압, 상기 미세램프 신호, 및 상기 코스램프 신호를 입력으로 받는 Gilbert-cell 타입을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 ADC는 Two-Step Single Slope ADC 방식으로 동작할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 메모리부 및 상기 제2 메모리부는 SRAM을 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 이미지 센서의 일 면은, 매트릭스 패턴으로 2차원 배열된 단위 픽셀들과, 상기 매트릭스 패턴의 각 열들에 대응하는 수직 신호 라인들을 포함하는 픽셀 어레이, 데이터를 저장하는 메모리와, 상기 메모리에 저장된 데이터에 따라 게인 값이 변환되는 트리머블 트랜지스터를 포함하고, 상기 게인 값이 제1 게인 값으로 설정되어 램프 신호를 받아 상기 수직 신호 라인을 통해 출력되는 아날로그 신호를 디지털 신호로 변환하는 복수의 ADC, 및 상기 복수의 ADC의 상기 메모리와 각각 연결되고, 각각의 상기 복수의 ADC의 상기 게인 값을 보정하는 보정회로를 포함하되, 상기 보정회로는, 상기 램프 신호의 기울기 변화 여부를 판단하여 상기 메모리에 저장된 상기 데이터를 변경하고, 상기 트리머블 트랜지스터의 상기 제1 게인 값은 상기 메모리의 상기 변경된 데이터에 따라 제2 게인 값으로 변환된다.

본 발명의 몇몇 실시예에서, 상기 보정회로는 감산기, 디지털 비교기, 업다운 카운터를 포함하되, 상기 복수의 ADC는 제1 및 제2 출력신호를 출력하고, 상기 감산기는 상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이를 연산하고, 상기 디지털 비교기는 상기 감산기의 출력과 기준값를 비교하여, 상기 램프 신호의 기울기 변화 여부를 판단하고, 상기 업다운 카운터는 상기 기울기 변화 여부에 따라, 상기 메모리에 저장된 상기 데이터를 변경할 수 있다.

본 발명의 몇몇 실시예에서, 상기 업다운 카운터는, 상기 감산기의 출력이 상기 기준값보다 큰 경우, 상기 게인 값을 증가시키고, 상기 감산기의 출력이 상기 기준값보다 작은 경우, 상기 게인 값을 감소시킬 수 있다.

본 발명의 몇몇 실시예에서, 상기 트리머블 트랜지스터는 병렬로 연결된 레퍼런스 트랜지스터, N 개의 모스 트랜지스터, 및 N 개의 스위치를 포함하고, 각각의 상기 모스 트랜지스터 일측에는 상기 스위치가 배치되고, 상기 메모리에 저장된 상기 데이터에 대응하여, 상기 N 개의 스위치가 온-오프될 수 있다.

본 발명의 몇몇 실시예에서, 상기 데이터는 상기 N 개의 모스 트랜지스터에 각각 대응되는 N 비트의 바이너리 코드로 저장되고, 상기 보정회로는 1회 보정시에 상기 데이터를 1비트씩 증가 또는 감소시킬 수 있다.

본 발명의 몇몇 실시예에서, 상기 보정회로는 상기 수직 신호 라인을 읽어내는 순서대로, 각각의 상기 복수의 ADC의 상기 게인 값을 보정할 수 있다.

본 발명의 몇몇 실시예에서, 상기 보정회로는 모든 상기 복수의 ADC에 대하여, 상기 게인 값의 보정을 2^(N-1)번 반복할 수 있다.

본 발명의 몇몇 실시예에서, 상기 램프 신호는 코스램프 신호와 미세램프 신호를 포함하고, 상기 복수의 ADC는 상기 코스램프 신호와 미세램프 신호를 이용하여 Two-Step Single Slope ADC 방식으로 동작하고, 상기 제1 출력 신호는 상기 코스램프 신호의 제1 레벨에 대응되는 ADC의 출력을 포함하고, 상기 제2 출력 신호는 상기 코스램프 신호의 제2 레벨에 대응되는 ADC의 출력을 포함하되, 상기 제2 레벨과 상기 제1 레벨 간의 차는 상기 코스램프 신호의 최소유효비트(LSB)에 해당할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 램프 신호 보정 방법의 일 면은, (a) 데이터를 저장하는 메모리와, 상기 메모리에 저장된 데이터에 따라 게인 값이 변환되는 트리머블 트랜지스터를 포함하고, 상기 게인 값이 제1 게인 값으로 설정되어 코스램프 신호와 미세램프 신호를 포함하는 램프 신호를 입력받아, 아날로그 신호를 디지털 신호로 변환하는 복수의 ADC를 제공하고, (b) 상기 복수의 ADC가 입력받은 상기 코스램프 신호에 대한 단위 최소유효비트 중 상위 레벨을 샘플링한 제1 출력 신호를 상기 복수의 ADC에 포함된 각각의 제1 메모리부에 저장하고, (c) 상기 복수의 ADC가 입력받은 상기 코스램프 신호에 대한 단위 최소유효비트 중 하위 레벨을 샘플링한 제2 출력 신호를 상기 복수의 ADC에 포함된 각각의 제2 메모리부에 저장하고, (d) 감산기가 상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이를 연산하고, (e) 상기 감산기의 출력과 기준값를 비교하여, 각각의 상기 복수의 ADC가 입력받는 상기 램프 신호의 기울기 변화 여부를 판단하고, (f) 상기 기울기 변화 여부에 따라 상기 메모리에 저장된 상기 데이터를 변경하여, 상기 트리머블 트랜지스터의 상기 제1 게인 값을 제2 게인 값으로 변환하는 것을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 출력 신호를 상기 제1 메모리부에 저장하기 전, 상기 메모리의 상기 데이터를 초기화하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 복수의 ADC에 대하여 상기 게인 값의 보정을 2^(N-1)번 반복할 때까지, 상기 (b) 내지 (f)를 반복하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 램프 신호 보정 방법은, 모든 상기 복수의 ADC에 대하여, 상기 게인 값의 보정을 2^(N-1)번 반복할 수 있다.

본 발명의 몇몇 실시예에서, 상기 트리머블 트랜지스터는 병렬로 연결된 레퍼런스 트랜지스터, N 개의 모스 트랜지스터, 및 N 개의 스위치를 포함하고, 상기 데이터는 상기 N 개의 모스 트랜지스터에 각각 대응되는 N 비트의 바이너리 코드로 저장되고, 상기 메모리의 상기 데이터를 변경하는 것은, 상기 감산기의 출력이 상기 기준값보다 큰 경우, 상기 데이터의 값를 증가시키고, 상기 감산기의 출력이 상기 기준값보다 작은 경우, 상기 데이터의 값를 감소시키고, 상기 감산기의 출력이 상기 기준값과 동일한 경우, 상기 데이터를 유지하는 것을 포함할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 이미지 센서의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 램프 신호 보정 장치의 블록도이다.
도 3a 및 도 3b는 본 발명의 몇몇 실시예에 따른 비교기를 설명하기 위한 블록도이다.
도 4a 내지 도 4c는 본 발명의 몇몇 실시예에 따른 비교기를 설명하기 위한 회로도이다.
도 5는 본 발명의 몇몇 실시예에 따른 트리머블 트랜지스터를 설명하기 위한 회로도이다.
도 6은 본 발명의 일 실시예에 따른 정상 상태의 아날로그 게인을 설명하기 위한 도면이다.
도 7a는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 증가한 상태의 아날로그 게인을 설명하기 위한 도면이다.
도 7b는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 증가한 상태의 출력 코드의 수를 설명하기 위한 도면이다.
도 7c는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 증가한 상태의 아날로그 디지털 컨버터의 특성을 설명하기 위한 도면이다.
도 8a는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 감소한 상태의 아날로그 게인을 설명하기 위한 도면이다.
도 8b는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 감소한 상태의 출력 코드의 수를 설명하기 위한 도면이다.
도 8c는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 감소 한 상태의 아날로그 디지털 컨버터의 특성을 설명하기 위한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 램프 신호 보정 방법의 순서도이다.
도 10은 본 발명의 다른 실시예에 따른 램프 신호 보정 장치의 동작 방법을 설명하기 위한 블록도이다.
도 11은 본 발명의 다른 실시예에 따른 코스램프 신호의 최소 유효 비트 중 최상위비트를 샘플링하는 방법을 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 코스램프 신호의 최소 유효 비트 중 최하위비트를 샘플링하는 방법을 설명하기 위한 도면이다.
도 13 및 도 14는 본 발명의 몇몇 실시예에 따른 램프 신호 보정 장치 및 방법에 따른 아날로그 디지털 컨버터의 특성을 설명하기 위한 도면이다.
도 15는 본 발명의 실시예들에 따른 이미지 센서를 디지털 카메라에 응용한 예를 나타내는 블록도이다.
도 16은 본 발명의 실시예들에 따른 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 17은 도 16의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하 도 1 내지 도 14를 참조하여, 본 발명의 몇몇 실시예에 따른 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서에 대해 설명하도록 한다.

도 1은 본 발명의 일 실시예에 따른 이미지 센서의 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(2000)는 아날로그 디지털 컨버터(1000)(Analog Digital Converter; 이하 ADC), 보정회로(1200)(Calibration Circuits), 프리 차지부(1300)(Precharge), 센스 엠프부(1310)(Sense AMP), 출력 버퍼부(1320)(Output Buffer), 픽셀 어레이(1500)(Pixel array), 로우 컨트롤러(1600)(Row Controller), 램프 생성부(1700)(Ramp Generators), 타이밍 생성부(1800)(Timing Generator), 컬럼 컨트롤러(1900)(Column Controller)를 포함한다.

픽셀 어레이(1500)는 매트릭스 패턴으로 2차원 배열된 단위 픽셀(1510)들과, 상기 매트릭스 패턴의 각 열들에 대응하는 수직 신호 라인(1515)들을 포함할 수 있다. 픽셀 어레이(1500)의 다수의 단위 픽셀(1510)들은 광학 영상을 전기적인 출력 신호로 변환하는 역할을 한다. 도면에 명확하게 도시하지는 않았으나, 픽셀 어레이(1500)는 로우 컨트롤러(1600)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 다수의 구동 신호를 수신하여 구동될 수 있다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인(1515)을 통해서 ADC(1000)에 제공될 수 있다. 픽셀 어레이(1500)는 복수의 CMOS 타입의 이미지 픽셀을 포함할 수 있다. 이러한 복수의 이미지 픽셀은 매트릭스(Matrix) 형태 또는 행렬 형태(P(i, j))로 배열될 수 있다.

도면에 명확히 나타내지는 않았으나, 픽셀 어레이(1500) 내에 배치된 픽셀은 베이어 패턴(Bayer pattern) 또는 체스 모자이크(chess mosaic) 형태로 배치될 수 있다. 베이어 패턴 기술을 채용하는 경우, 픽셀 어레이(1500) 내의 픽셀은 각각 적색 광, 녹색광 및 청색 광을 수광하도록 배치될 수 있다. 하지만, 본 발명의 사상이 이에 제한되는 것은 아니며, 픽셀 어레이(1500) 내에 배치된 복수의 픽셀에 대한 구성은 얼마든지 변형될 수 있다. 예를 들어, 본 발명의 다른 몇몇 실시예에서, 픽셀 어레이(1500) 내에 배치된 복수의 픽셀은 마젠타(Mg)광, 옐로우(Y)광, 사이언(Cy)광 및/또는 화이트(W)광을 수광하도록 배치될 수도 있다.

픽셀 어레이(1500)의 각 단위 픽셀(1510)을 구동 및 제어하는 이미지 센서(2000), 즉 ADC(1000), 보정회로(1200), 프리 차지부(1300), 센스 엠프부(1310), 출력 버퍼부(1320), 픽셀 어레이(1500), 로우 컨트롤러(1600), 램프 생성부(1700), 컬럼 컨트롤러(1900)는 픽셀 어레이(1500)와 함께 하나의 칩(반도체 기판) 상에 집적될 수 있다.

단위 픽셀(1510)로서는, 도면에 명확하게 도시되지는 않았으나, 광전 변환 소자(예를 들면, 포토다이오드)와, 해당 광전 변환 소자로 광전 변환하여 얻어지는 전하를 FD(플로팅 확산)부로 전송하는 전송 트랜지스터와, 해당 FD부의 전위를 제어하는 리셋 트랜지스터와, FD부의 전위에 따른 신호를 출력하는 증폭 트랜지스터를 갖는 3 트랜지스터를 포함하거나, 화소 선택을 행하기 위한 선택 트랜지스터를 별도로 포함하는 4 트랜지스터부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 픽셀의 구조는 이와 달리 3-트랜지스터 구조, 4-트랜지스터 구조, 5-트랜지스터 구조 등으로 얼마든지 변형될 수 있다.

픽셀 어레이(1500)에는, 단위 픽셀(1510)이 m열과 n행을 포함하는 2차원 배열을 형성할 수 있다. 픽셀 어레이(1500)는 행마다 행 제어선(1513)이 배선되고, 열마다 수직 신호 라인(1515)이 배선될 있다. 행 제어선(1513)의 각 일단은 로우 컨트롤러(1600)의 각 행에 대응한 각 출력단에 접속된다. 로우 컨트롤러(1600)는 시프트 레지스터(미도시) 등을 포함하며, 행 제어선(1513)을 통해 픽셀 어레이(1500)의 행 어드레스나 행 주사의 제어를 행할 수 있다.

ADC(1000)는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다. 구체적으로, 픽셀 어레이(1500)의 각 단위 픽셀(1510)로부터 열마다 출력되는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.

ADC(1000)는 비교기(100), 메모리(200), 병렬 로드 카운터(300)(parallel Load Counter; 이하 PLC), 제1 메모리부(400), 제2 메모리부(500)를 포함할 수 있다.

비교기(100)는 게인 값이 메모리(200)에 저장된 데이터에 따라 변환되는 트리머블 트랜지스터(10)(trimmable transistor)를 포함할 수 있다. 트리머블 트랜지스터(10)는 병렬로 연결된 레퍼런스 트랜지스터, N 개의 모스(MOS) 트랜지스터, 및 N 개의 스위치를 포함할 수 있다. 트리머블 트랜지스터(10)는 트리머블 트랜지스터(10) 내에 흐르는 전류의 양을 조절할 수 있는 게인 값(gm)을 가질 수 있고, 게인 값(gm)은 N 개의 모스(MOS) 트랜지스터에 의해 컨트롤 될 수 있다. 이에 대한 자세한 설명은 후술하도록 한다.

비교기(100)는 픽셀 어레이(1500)의 m열 째의 단위 픽셀(1510)로부터 출력되는 신호에 따른 수직 신호 라인(1515)의 픽셀 신호(Vpixel; 도 2 참조)를 기준 전압(Vref), 램프 생성부(1700)로부터 공급되는 램프 파형의 코스램프 신호(Vcoars_ramp; 이하 Vc), 또는 미세램프 신호(Vfine_ramp; 이하 Vf)와 비교한다. 예를 들면, 기준 전압(Vref)이 신호 전압(도 3a, 도 3b의 Vx)보다 클 때, 비교기(100)의 출력은 "H" 레벨로 되고, 기준 전압(Vref)이 신호 전압(도 3a, 도 3b의 Vx)보다 작을 때, 비교기(100)의 출력은 "L" 레벨로 될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

메모리(200)는 특정 데이터를 저장할 수 있다. 상기 데이터는 트리머블 트랜지스터(10)의 게인 값(gm)으로 변환될 수 있다. 구체적으로, 메모리(200)에 저장된 상기 데이터에 대응하여, 트리머블 트랜지스터(10) 내의 N 개의 스위치가 온-오프되어, 게인 값(gm)이 조정될 수 있다. 메모리(200)는 비휘발성 메모리(200)를 포함할 수 있다. 예를 들어, 메모리(200)는 DRAM, SRAM, PRAM, FRAM, RRAM 및/또는 MRAM으로 구현될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 트리머블 트랜지스터(10)의 N 개의 스위치를 컨트롤하여 게인 값(gm)을 변경시킬 수 있는 로직(logic) 또는 컨트롤러(controller)로 대체될 수 있다.

PLC(300)는 업/다운 카운터를 포함한다. 즉, PLC(300)는 타이밍 생성부(1800)로부터 공급되는 제어 신호에 의한 제어 하에, 다운(DOWN) 카운트 또는 업(UP) 카운트를 행할 수 있다. PLC(300)는 타이밍 생성부(1800)의 클럭과 동기하여 비교기(100)에 의한 비교 동작의 개시로부터 비교 동작의 종료까지의 비교 시간을 계측할 수 있다.

예를 들어, PLC(300)는 통상 프레임 레이트 모드, 또는 고속 프레임 레이트 모드로 동작할 수 있다. 통상 프레임 레이트 모드에서는, 1개의 단위 픽셀(1510)로부터의 신호의 판독 동작시, 1회째 판독 동작 시에 다운 카운트를 행함으로써 1회째 판독 시의 비교 시간을 계측하며, 2회째 판독 동작 시에 업 카운트를 행함으로써 2회째 판독 시의 비교 시간을 계측할 수 있다.

한편, 고속 프레임 레이트 모드에서는, 한 행의 단위 픽셀(1510)에 대한 카운트 결과를 그대로 보유한다. 이어서, 다음 행의 단위 픽셀(1510)에 대하여, 전회의 카운트 결과로부터 1회째 판독 동작 시에 다운 카운트를 행함으로써 1회째 판독 시의 비교 시간을 계측하고, 2회째 판독 동작 시에 업 카운트를 행함으로써 2회째 판독 시의 비교 시간을 계측할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

따라서, PLC(300) 내에서 자동적으로 (2회째 비교 시간)-(1회째 비교 시간)의 감산 처리가 행해진다. 그리고, 기준 전압(Vref)와 수직 신호 라인(1515)의 픽셀 신호(Vpixel)가 동일하게 되었을 때 비교기(100)의 출력이 극성 반전되며, 이 극성 반전에 응답하여 PLC(300)의 카운트 동작이 정지될 수 있다. 그 결과, PLC(300)에는, (2회째 비교 시간)-(1회째 비교 시간)의 감산 처리의 결과에 따른 카운트값이 보유될 수 있다.

상기 이상 2회의 판독 동작과 PLC(300)에서의 감산 처리에 의해, 단위 픽셀(1510)마다의 포함된 리셋 성분과 오프셋 성분이 제거될 수 있다. 따라서, 단위 픽셀(1510)마다의 입사광량에 따른 신호 성분만이 추출될 수 있다. 여기서, 단위 픽셀(1510)마다의 변동을 포함한 리셋 성분를 제거하는 처리는 소위 CDS(Correlated Double Sampling; 상관 이중 샘플링) 처리이다.

제1 메모리부(400)와 제2 메모리부(500)는 상기 비교기(100)와 PLC(300)를 통해 획득한 이진 카운터 값(예를 들어, 바이너리 코드)을 저장할 수 있다. 즉, 픽셀 어레이(1500)의 단위 픽셀(1510)로부터 수직 신호 라인(1515)을 통해 공급되는 아날로그 신호가, ADC(1000)의 비교기(100) 및 PLC(300)의 각 동작에 의해, N 비트(N은 자연수)의 디지털 신호로 변환되어 제1 메모리부(400)와 제2 메모리부(500)에 저장될 수 있다.

제1 메모리부(400)와 제2 메모리부(500)는 비휘발성 메모리(200)를 포함할 수 있다. 예를 들어, 제1 메모리부(400)와 제2 메모리부(500)는 DRAM, SRAM, PRAM, FRAM, RRAM 및/또는 MRAM으로 구현될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

프리 차지부(1300)와 센스 엠프부(1310)는 ADC(1000)의 출력을 증폭시켜줄 수 있다. 프리 차지부(1300)는 수평 출력선(1305)를 통하여 복수의 ADC(1000)의 제1 메모리부(400)와 제2 메모리부(500)와 연결될 수 있다. 프리 차지부(1300)는 복수의 ADC(1000)에 의해 아날로그에서 디지털로 변환된 N 비트의 디지털 신호를 입력받을 수 있다. 프리 차지부(1300)는 센스 엠프부(1310)와 연결될 수 있다. 센스 엠프부(1310)는 프리 차지부(1300)를 통하여 전달받은 제1 메모리부(400)와 제2 메모리부(500)에 저장된 값의 출력을 증폭시킬 수 있다.

출력 버퍼부(1320)는 센스 엠프부(1310)와 연결될 수 있다. 출력 버퍼부(1320)는 센스 엠프부(1310)로부터 전달받은 디지털 신호를 이미지 센서(2000)와 연결된 다른 장치로 전달하기 전에, 임시로 저장할 수 있다. 출력 버퍼부(1320)는 이미지 센서(2000)와 상기 다른 장치 사이의 전송 속도 차이의 보상해주는 인터페이스로서 동작할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

보정회로(1200)는 프리 차지부(1300) 및 센스 엠프부(1310)를 통하여 ADC(1000)의 메모리(200)와 각각 연결되고, 각각의 상기 복수의 ADC(1000)의 상기 게인 값(gm)을 보정할 수 있다. 보정회로(1200)는 램프 신호의 기울기 변화 여부를 판단하여 상기 메모리(200)에 저장된 상기 데이터를 변경하고, 이를 통하여 트리머블 트랜지스터(10)의 게인 값(gm)을 보정할 수 있다. 이에 대한 자세한 설명은 후술하도록 한다.

컬럼 컨트롤러(1900)는 타이밍 생성부(1800)로부터 제어 신호들을 수신하여 픽셀 어레이(1500)의 컬럼 어드레스(Column address) 및 컬럼 주사(Column scan)를 제어할 수 있다. 컬럼 컨트롤러(1900)는 시프트 레지스터 등을 포함할 수 있고, 복수의 ADC(1000)와 연결된 수직 신호 라인(1515)을 제어할 수 있다. 컬럼 컨트롤러(1900)는 복수의 ADC(1000)에 의해 아날로그에서 디지털로 변환된 N 비트의 디지털 신호를 기 정해진 순서대로 판독하도록 제어할 수 있다. 판독된 디지털 신호는 복수의 ADC(1000)와 병렬로 연결된 수평 출력선(1305)을 경유하여 이미지 데이터로서 출력될 수 있다.

수평 출력선(1305)은 ADC(1000)의 제1 메모리부(400)와 제2 메모리부(500)와 병렬로 연결될 수 있다. 수평 출력선(1305)은 이미지 데이터를 프리 차지부(1300)에 전달할 수 있다.

로우 컨트롤러(1600)는, 타이밍 생성부(1800)로부터 제어 신호들을 수신하여 픽셀 어레이(1500)의 로우 어드레스(Row address)와 로우 주사(Row scan)를 제어할 수 있다. 로우 컨트롤러(1600)는 시프트 레지스터 등을 포함할 수 있다. 로우 컨트롤러(1600)는 픽셀 구동 신호를 픽셀 어레이(1500)에 제공할 수 있다. 실시예에 따라, 픽셀 어레이(1500)에서 픽셀들이 매트릭스 형태로 배열된 경우에는, 픽셀 구동 신호를 각 행 별로 제공할 수 있다. 구체적으로, 로우 컨트롤러(1600)는 픽셀 어레이(1500)의 로우 어드레스 및 로우 주사를 제어하여, 특정 로우의 이미지 신호를 출력할 수 있다. 로우 컨트롤러(1600)는 행 제어선(1513)을 통하여 픽셀 어레이(1500)의 출력을 제어할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

램프 생성부(1700)는 특정 기울기를 지니는 램프 신호(ramp signal)를 복수의 ADC(1000)에 제공할 수 있다. 상기 램프 신호는 코스램프 신호(Vc)와 미세램프 신호(Vf)를 포함할 수 있다. 램프 신호는 아날로그-디지털 변환 시, 각 픽셀이 출력한 이미지 신호의 크기를 측정하는 기준 역할을 한다.

타이밍 생성부(1800)는 복수의 ADC(1000), 로우 컨트롤러(1600), 컬럼 컨트롤러(1900), 램프 생성부(1700)를 제어할 수 있다. 이들의 동작에 요구되는 클럭 신호(Clock signal), 타이밍 컨트롤 신호(Timing control signal) 등과 같은 제어 신호들(Control signals)을 공급할 수 있다. 이를 통하여, 복수의 ADC(1000)의 동작은 로우 컨트롤러(1600)의 픽셀 어레이(1500)에 대한 로우 스캔 주기 마다 이루어질 수 있다.

타이밍 생성부(1800)는 로직 제어 회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop; PLL) 회로, 타이밍 컨트롤 회로(Timing control circuit), 및 통신 인터페이스 회로 (Communication interface circuit) 등을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 2는 본 발명의 일 실시예에 따른 램프 신호 보정 장치의 블록도이다. 도 3a 및 도 3b는 본 발명의 몇몇 실시예에 따른 비교기를 설명하기 위한 블록도이다. 도 4a 내지 도 4c는 본 발명의 몇몇 실시예에 따른 비교기를 설명하기 위한 회로도이다. 도 5는 본 발명의 몇몇 실시예에 따른 트리머블 트랜지스터를 설명하기 위한 회로도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 램프 신호 보정 장치(50)는 ADC(1000)와 보정회로(1200)를 포함한다. 상기 ADC(1000)는 비교기(100), 메모리(200), PLC(300), 제1 메모리부(400), 제2 메모리부(500)를 포함할 수 있다. 상기 보정회로(1200)는 감산기(600), 디지털 비교기(700), 업다운 카운터(800)를 포함할 수 있다.

ADC(1000)는 싱글 슬로프 아날로그 디지털 컨버터(1000)(Single Slope Analog Digital Converter; SS ADC), 또는 Two-Step 싱글 슬로프 아날로그 디지털 컨버터(1000)(TS SS ADC) 방식으로 동작할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

비교기(100)는 이미지 픽셀의 픽셀 신호(Vpixel)와, 일정한 전압 레벨을 갖는 기준 전압(Vref), 램프 생성부(1700)의 램프 신호에 포함된 코스램프 신호(Vc) 또는 미세 램프 신호(Vf)를 입력받을 수 있다. 비교기(100)는 픽셀 신호(Vpixel)와 램프 신호를 수신하여 비교하며, 증폭기, 스위치(s1~s4) 및 캐패시터(C1~C3)를 포함할 수 있다. 비교기(100)는 Gilbert-cell 타입(30; 도 4a 내지 4c 참조)이 사용될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 3a을 참조하면, 도 3a은 본 발명의 일 실시예에 따른 ADC(1000)의 비교기(100)를 나타낸다.

구체적으로, 증폭기는 광신호인 픽셀 신호(Vpixel), 기준 전압(Vref), 램프 생성기에서 생성된 미세램프 신호(Vf)와 코스램프 신호(Vc)를 수신할 수 있다.

스위치(s4)는 상기 코스램프 신호(Vc)를 입력받는 코스램프 신호(Vc) 입력단과 상기 증폭기 사이에 연결될 수 있다.

캐패시터(CH)는 상기 스위치(s4)와 증폭기 사이에 그 일단이 연결되고, 타단은 그라운드 전압과 연결될 수 있다.

이에 따라, 상기 스위치(s4)가 온(ON)이 되면, 상기 코스램프 신호(Vc)가 상기 증폭기로 직접 인가되었다가, 상기 스위치(s4)가 오프(OFF)되면, 상기 코스램프 신호(Vc)가 상기 캐패시터(CH)에 저장되어, 상기 코스램프 신호(Vc)가 상기 증폭기로 인가되는 것을 홀딩시킬 수 있다. 이어서, 비교기(100)는 코스 아날로그 디지털 변환구간과 미세 아날로그 디지털 변환구간에 대한 정보를 각각 처리할 수 있다. 비교기(100)에서 출력된 신호는 PLC(300)로 입력될 수 있다.

도 3b을 참조하면, 도 3b은 본 발명의 다른 실시예에 따른 ADC(1000)의 비교기(110)를 나타낸다.

비교기(110)는 램프 생성부(1700)로부터 생성된 하나의 램프 신호(Vramp)와 픽셀 신호(Vpixel)가 인가될 수 있다. 비교기(110)는 상기 램프 신호(Vramp)와 픽셀 신호(Vpixel)를 상호 비교하여 커패시터(CH) 및 스위치(f-ADC, c-ADC)를 통해 코스 아날로그 디지털 변환과 미세 아날로그 디지털 변환이 고속으로 수행되도록 할 수 있다.

다시 도 2를 참조하면, PLC(300)는 타이밍 생성부(1800)의 클럭과 동기하여 비교기(110)에 의한 비교 동작의 개시로부터 비교 동작의 종료까지의 비교 시간을 계측하여 디지털 신호의 가산 처리를 행할 수 있다. 이를 통하여, 비교기(110)에 입력되는 아날로그 신호는 N 비트의 디지털 신호로 변환될 수 있다.

구체적으로, PLC(300)는 입력신호의 전압레벨과 램프 신호의 전압레벨이 동일해지는 시간 또는 시점에서의 N 비트 디지털 값을 디지털 코드로서 출력하는 코드발생기이다. PLC(300)는 램프 신호가 램핑을 시작할 때부터 클럭에 응답하여 카운트를 시작하고, 그 카운트의 결과로서, N 비트 디지털 값을 출력한다. 이러한 PLC(300)는 코스 아날로그 디지털 변환구간 데이터와 미세 아날로그 디지털 변환구간 데이터에 각각 대응하는 카운터값을 제1 메모리부(400) 및 제2 메모리부(500)에 각각 저장할 수 있다. 이러한 방식으로 동작하는 ADC(1000)를 Two-Step 싱글 슬로프 아날로그 디지털 컨버터(1000)라 한다.

Two-Step 싱글 슬로프 아날로그 디지털 컨버터(1000)는 상위 비트에 대한 변환을 수행하는 코스 아날로그 디지털 변환과정과, 하위 비트에 대한 변환을 수행하는 미세 디지털 변환과정으로 이루어지며, 이후에 상위 비트와 하위 비트를 합쳐 최종 아날로그 디지털 변환을 수행하게 된다.

예를 들어, 코스 아날로그 디지털 변환이 7 비트 수행되고, 이어서 미세 아날로그 디지털 변환이 7 비트의 수행되는 경우에, 결과적으로, Two-Step 싱글 슬로프 아날로그 디지털 컨버터(1000)는 총 14 비트의 변환을 수행할 수 있다.

따라서, Tclk이 10ns인 경우, 싱글 슬로프 아날로그 디지털 컨버터(1000)는 14 비트의 해상도를 내기 위해서는 163.84us의 시간이 필요하였다. 반면, Two-Step 싱글 슬로프 아날로그 디지털 컨버터(1000)는 DCL 1 비트까지 포함하여, 이론적으로 3.84us 만에 최종 결과를 낼수 있어, 약 42배의 속도 향상을 기대할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 4a 내지 도 4c를 참조하면, 비교기(100)는 픽셀 신호(Vpixel), 기준 전압(Vref), 미세램프 신호(Vf), 코스램프 신호(Vc)의 4 개의 입력을 갖는 Gilbert-cell 타입(30)이 사용될 수 있다. 도 4b에 나타난 비교기(102)는 도 4a의 비교기(100)와 실질적으로 동일한 기능을 수행할 수 있다. 마찬가지로, 도 4c에 나타난 비교기(104)는 도 4a의 비교기(100)와 실질적으로 동일한 기능을 수행할 수 있다. 도 4a 내지 도 4c의 비교기 (100, 102, 104)는 하기의 수학식 1을 통해 출력값이 연산될 수 있다.

[수학식 1]

상기 식에서, I1는 MOSFET(M1)에 흐르는 전류를 나타내고, I2는 트리머블 트랜지스터(10)에 흐르는 전류를 나타내고, Vin1은 코스램프 신호(Vc)이고, Vin2는 픽셀 신호(Vpixel)며, Vin3는 미세램프 신호(Vf)고, Vin4는 기준 전압(Vref)을 나타내며, Vb1 및 Vb2는 양단에 각각 인가되는 바이어스 전압이며, gm1, gm2는 제1 및 제2 MOSFET의 트랜스컨덕턴스값이고, Ro 는 출력 임피던스값이다.

특히, 상기 수학식 1은 바이어스가 nMOS 로 이루어지는 n-type gilbert cell 타입인 것으로, 만약 상기 바이어스가 pMOS로 이루어지는 gilbert cell 타입인 경우에는 이에 맞도록 상기 수학식 1이 변경될 수 있다. 상기 변경 방법은 당 업계에 널리 알려진 방법에 의할 수 있으며 특별히 한정되지 않는다.

도 5를 참조하면, 도 5는 비교기(100, 102, 104)에 포함된 트리머블 트랜지스터(10)를 도시한 회로도이다.

상기 트리머블 트랜지스터(10)는 병렬로 연결된 레퍼런스 트랜지스터(Ref MOS), N 개의 모스(MOS) 트랜지스터, 및 N 개의 스위치(S1~S7)포함할 수 있다. 레퍼런스 트랜지스터(Ref MOS)와 N 개의 모스(MOS) 트랜지스터는 일측에 Vb단자가 연결되고, 타측에는 Vx단자가 연결될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 도 4c의 비교기(104)에 포함된 트리머블 트랜지스터(10)는 일측에 Vc단자가, 타측에는 Ve단자가 연결될 수 있다.

레퍼런스 트랜지스터 및 N 개의 모스 트랜지스터는 게이트에 동일한 바이어스가 인가될 수 있다. 상기 바이어스는 일정한 전압을 가지는 'High' 신호가 될 수 있다.

트리머블 트랜지스터(10)의 각각의 모스 트랜지스터의 일측에는 스위치가 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 각각의 모스 트랜지스터의 양측에 스위치가 배치될 수 있다. 모스 트랜지스터의 소스와 드레인에 각각 연결된 2개의 스위치(예를 들어, S1와 S8)는 동시에 온-오프 될 수 있다. 즉, 모스 트랜지스터의 게이트단에는 일정한 전압이 인가되고 있기 때문에, 스위치가 닫히는 경우, 상기 모스 트랜지스터를 통하여 전류가 흐를 수 있다.

트리머블 트랜지스터(10)의 게인 값(gm)은 메모리(200)에 저장된 데이터에 따라 변환될 수 있다. 상기 N 개의 스위치(S1~S7)는 메모리(200)에 저장된 데이터에 대응하여, 온-오프될 수 있다. 상기 데이터는 N 비트의 바이너리 코드(binary code)으로 저장되고, 상기 N 비트는 N 개의 모스 트랜지스터에 각각 대응될 수 있다. N 개의 모스 트랜지스터는 스위치가 닫히는 경우, 각각 다른 양의 전류를 흘려보낼 수 있다. 예를 들어, 제1 모스 트랜지스터(Unit)가 단위 전류(Unit current)를 흘려보내는 경우, 제2 모스 트랜지스터(1/2 Unit)는 1/2 단위 전류를 흘려보낼 수 있고, 제3 모스 트랜지스터는(1/4 Unit) 1/4 단위 전류를 흘려보낼 수 있다. N 비트의 해상도를 갖는 보정회로(1200)에는 N 개의 모스 트랜지스터가 사용될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 레퍼런스 트랜지스터(Ref MOS)는 모스 트랜지스터와는 달리 스위치와 연결되지 않을 수 있다. 따라서, 레퍼런스 트랜지스터(Ref MOS)에는 항상 전류가 흐를 수 있다.

메모리(200)에 저장된 데이터는 초기 데이터를 가질 수 있다. 초기 데이터는 트리머블 트랜지스터(10)의 게인 값(gm)이 중간값을 갖도록 설정될 수 있다. 예를 들어, 7비트의 바이너리 코드로 데이터가 저장되는 경우, 초기 데이터는 '1000000'의 2진수가 될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

메모리(200)에 저장된 데이터는 보정회로(1200)에 의해 변경될 수 있다. 메모리(200)의 데이터가 변경되면, 변경된 데이터에 대응하여 트리머블 트랜지스터(10)의 N 개의 스위치의 위치가 변경될 수 있다. 이에 따라, 트리머블 트랜지스터(10)의 게인 값(gm)은 변경되기 전의 게인 값(gm)인 제1 게인 값(gm1)에서, 변경 후의 게인 값(gm)인 제2 게인 값(gm2)으로 변경될 수 있다. 게인 값(gm)이 변경됨에 따라, 트리머블 트랜지스터(10)에 흐르는 전류의 양은 변할 수 있고, 비교기(100)에 인가되는 램프 신호의 기울기를 보정할 수 있다. 이에 대한 자세한 설명은 후술하도록 한다.

다시 도 2를 참조하면, 보정회로(1200)는 ADC(1000)와 연결될 수 있다. 보정회로(1200)는 감산기(600), 디지털 비교기(700), 업다운 카운터(800)를 포함할 수 있다. ADC(1000)는 비교기(100), 메모리(200), PLC(300), 제1 메모리부(400), 제2 메모리부(500)를 포함할 수 있다.

아날로그인 이미지 픽셀의 픽셀 신호(Vpixel)를 디지털 신호로 변환하는 ADC(1000)의 동작과, 보정회로(1200)를 통하여 램프 신호를 보정하는 ADC(1000)의 동작은 서로 상이할 수 있다. 예를 들어, 아날로그 디지털 변환시에 제1 및 제2 메모리부(400, 500)에 저장되는 값과, ADC(1000)의 램프 신호 보정시에 제1 및 제2 메모리부(400, 500)에 저장되는 값은 서로 상이할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

ADC(1000)의 램프 신호 보정 시에, 제1 메모리부(400)는 제1 출력 신호를 저장할 수 있고, 제2 메모리부(500)는 제2 출력 신호를 저장할 수 있다. 구체적으로, 상기 제1 출력 신호는 코스램프 신호(Vc)의 제1 레벨에 대응되는 미세램프 신호(Vf)의 출력을 포함할 수 있다. 상기 제2 출력 신호는 코스램프 신호(Vc)의 제2 레벨에 대응되는 미세램프 신호(Vf)의 출력을 포함하되, 상기 제2 레벨와 상기 제1 레벨간의 차는 코스램프 신호(Vc)의 최소유효비트(Least Significant 비트; 이하 LSB)에 해당할 수 있다. 즉, ADC(1000)는 제1 레벨과 제2 레벨에 대한 미세램프 신호(Vf)를 받아 제1 및 제2 출력 신호를 출력할 수 있다.

예를 들어, 코스램프 신호(Vc)의 제1 LSB 중 상위값인 제1 레벨에 대응되는 미세램프 신호(Vf)의 값(N 비트 + 1 DCL 비트)이 제1 출력 신호가 될 수 있고, 상기 제1 LSB 중 하위값인 제2 레벨에 대응되는 미세램프 신호(Vf)의 값(N 비트 + 1 DCL 비트)이 제2 출력 신호가 될 수 있다. 따라서, 제1 레벨과 제2 레벨은 코스램프 신호(Vc)의 1 LSB만큼 차이날 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

감산기(600)는 제1 출력 신호와 상기 제2 출력 신호 간의 차이를 연산할 수 있다. 즉, 감산기(600)는 상기 제1 메모리부(400)와 제2 메모리부(500)에 각각 저장된 데이터 간의 차이를 연산할 수 있다.

디지털 비교기(700)는 상기 감산기(600)의 출력과 기준값를 비교하여, 상기 램프 신호의 기울기 변화 여부를 판단할 수 있다. 감산기(600)의 출력(상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이)은 ADC(1000)의 출력 해상도를 나타내고, 상기 기준값은 기 정해진 ADC(1000)의 기준 해상도를 나타낼 수 있다. 즉, 디지털 비교기(700)는 원하는 미세 아날로그 디지털 변환 구간의 해상도와, 상기 감산기(600)가 연산한 연산값을 상호 비교하여 동일 여부를 확인함으로써, 미세 램프 및 코스 램프 신호간에 기울기 변화가 발생하였는지 판단할 수 있다.

업다운 카운터(800)는 상기 기울기 변화 여부에 따라, ADC(1000)에 포함된 메모리(200)에 저장된 데이터를 변경할 수 있다. 업다운 카운터(800)는 상기 디지털 비교기(700)가 판단한 기울기 변화 여부에 따라 카운트값을 증가시키거나 감소시킬 수 있다.

업다운 카운터(800)는 상기 감산기(600)의 출력이 상기 기준값보다 큰 경우, 상기 게인 값(gm)을 증가시키고, 상기 감산기(600)의 출력이 상기 기준값보다 작은 경우, 상기 게인 값(gm)을 감소시킬 수 있다. 상기 감산기(600)의 출력이 상기 기준값과 동일한 경우, 메모리(200)의 데이터를 유지할 수 있다.

카운트값의 증가 또는 감소에 따라, 상기 메모리(200)에 저장된 데이터의 값도 증가 또는 감소될 수 있다. 업다운 카운터(800)가 상기 데이터를 변경하면, 트리머블 트랜지스터(10)의 제1 게인 값(gm1)은 메모리(200)에 저장된 데이터에 따라 제2 게인 값(gm2)으로 변환될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

즉, 트리머블 트랜지스터(10)의 게인값이 증가 또는 감소됨에 따라, 트리머블 트랜지스터(10)에 흐르는 전류량이 조절되어, 미세램프 신호(Vf) 및 코스램프 신호(Vc) 간의 기울기의 비를 일정하게 유지시킬 수 있다.

도 6은 본 발명의 일 실시예에 따른 정상 상태의 아날로그 게인을 설명하기 위한 도면이다.

도 6을 참조하면, 도 6의 그래프는 정상 상태의 미세램프 신호(Vf)의 아날로그 게인을 나타내는 그래프이다. 상기 그래프에서 x축은 시간을, y축은 전압을 나타낸다.

제1 구간(Ⅰ)과 제3 구간(Ⅲ)은 데드밴드(dead band) 감소를 위한 디지털 교정회로(Digital Correction Logic; DCL)의 코드가 나타날 수 있다.

제2 구간(Ⅱ)은 미세램프 신호(Vf)의 아날로그 디지털 변환 구간에 해당한다. 코스램프 신호(Vc)의 제1 레벨(first level)과 미세램프 신호(Vf)가 만나는 A 지점에서는 파인 코드 A(Fine code A)가 발생되고, 코스램프 신호(Vc)의 제2 레벨(second level)과 미세램프 신호(Vf)가 만나는 B 지점에서는 파인 코드 B(Fine code B)가 발생될 수 있다. 제2 구간(Ⅱ)은 코스램프 신호(Vc)의 제1 레벨(first level)과 미세램프 신호(Vf)가 만나는 A 지점부터, 코스램프 신호(Vc)의 제2 레벨(second level)과 미세램프 신호(Vf)가 만나는 B 지점까지를 의미한다. 상기 제2 레벨(second level)와 상기 제1 레벨(first level)간의 차는 코스램프 신호(Vc)의 1 LSB에 해당할 수 있다.

파인코드 A와 파인코드 B의 차이는 미세램프 신호(Vf)의 기울기를 나타낸다. 램프 신호는 미세램프 신호(Vf)와 코스램프 신호(Vc)를 포함한다. 코스램프 신호(Vc)는 기울기가 쉽게 변하지 않으나, 미세램프 신호(Vf)의 경우, 외부의 잡음이나 전류의 변화에 의해 기울기가 쉽게 변할 수 있다. 예를 들어, 미세램프 신호(Vf)가 정상 상태일 때, 7비트의 미세램프 신호(Vf)는 총 128개의 코드를 발생시킬 수 있다. 미세램프 신호(Vf)가 정상 상태일 때, 코스램프 신호(Vc)와 미세램프 신호(Vf)의 기울기 비는 일정할 수 있다.

도 7a는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 증가한 상태의 아날로그 게인을 설명하기 위한 도면이다. 도 7b는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 증가한 상태의 출력 코드의 수를 설명하기 위한 도면이다. 도 7c는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 증가한 상태의 아날로그 디지털 컨버터의 특성을 설명하기 위한 도면이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 7a를 참조하면, 도 7a의 그래프에서 점선은 도 6을 참조하여 설명한 정상 상태의 미세램프 신호(Vf)의 아날로그 게인을 나타내고, 실선은 미세램프 신호(Vf)의 기울기가 증가한 상태의 아날로그 게인을 나타낸다. 상기 그래프에서 x축은 시간을, y축은 전압을 나타낸다.

파인코드 A'와 파인코드 B의 차이는 미세램프 신호(Vf)의 기울기를 나타낸다. 미세램프 신호(Vf)의 기울기가 정상 상태의 기울기보다 증가되는 경우, 코스램프 신호(Vc)의 제1 레벨(first level)과 미세램프 신호(Vf)가 만나는 A' 지점은 정상 상태(A 지점)일 때 보다 뒤에 위치할 수 있다. 이에 따라, 제2 구간(Ⅱ)의 길이는 정상 상태보다 짧아지게 된다. 따라서, 발생되는 미세램프 신호(Vf)의 수도 줄어들 수 있다. 예를 들어, 미세램프 신호(Vf)의 기울기가 증가하는 경우, 7비트의 미세램프 신호(Vf)는 (128 ? α)개(α는 자연수)의 코드를 발생시킬 수 있다.

도 7b를 참조하면, 도 7b는 미세램프 신호(Vf)의 아날로그 디지털 변환 구간에서 발생되는 총 디지털 코드 수를 나타낸다. 미세램프 신호(Vf)의 기울기가 증가하는 경우, 7비트의 미세램프 신호(Vf)는 (128 ? α)개(α는 자연수)의 코드를 발생시킬 수 있다. 이 경우, ADC(1000)를 통해 출력되는 디지털 아웃풋의 해상도는 정상 상태와 다르게 구현될 수 있다.

도 7c를 참조하면, 도 7c는 선형적인 전압이 인가되는 경우, ADC(1000)에서 출력되는 디지털 아웃풋을 나타내는 그래프이다. 상기 그래프에서 x축은 입력 전압(Input Voltage)을, y축은 디지털 아웃풋(Digital Output)을 나타낸다.

정상 상태의 경우, 선형적인 램프 신호의 전압이 인가됨에 따라, 디지털 아웃풋도 선형성을 지녀야 한다. 그러나, 미세램프 신호(Vf)의 기울기가 증가함에 따라, 각각의 구간에서 출력되는 미세램프 신호(Vf)의 코드의 수는 정상 상태보다 감소하게 되고, 그 결과, 도 7c와 같이 디지털 아웃풋의 선형성도 감소할 수 있다.

도 8a는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 감소한 상태의 아날로그 게인을 설명하기 위한 도면이다. 도 8b는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 감소한 상태의 출력 코드의 수를 설명하기 위한 도면이다. 도 8c는 본 발명의 일 실시예에 따른 미세램프 신호의 기울기가 감소 한 상태의 아날로그 디지털 컨버터의 특성을 설명하기 위한 도면이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 8a를 참조하면, 도 8a의 그래프에서 점선은 도 6을 참조하여 설명한 정상 상태의 미세램프 신호(Vf)의 아날로그 게인을 나타내고, 실선은 미세램프 신호(Vf)의 기울기가 감소한 상태의 아날로그 게인을 나타낸다. 상기 그래프에서 x축은 시간을, y축은 전압을 나타낸다.

파인코드 A''와 파인코드 B의 차이는 미세램프 신호(Vf)의 기울기를 나타낸다. 미세램프 신호(Vf)의 기울기가 정상 상태의 기울기보다 감소하는 경우, 코스램프 신호(Vc)의 제1 레벨(first level)과 미세램프 신호(Vf)가 만나는 A'' 지점은 정상 상태(A 지점)일 때 보다 앞에 위치할 수 있다. 이에 따라, 제2 구간(Ⅱ)의 길이는 정상 상태보다 길어지게 된다. 따라서, 발생되는 미세램프 신호(Vf)의 수는 증가할 수 있다. 예를 들어, 미세램프 신호(Vf)의 기울기가 감소하는 경우, 7비트의 미세램프 신호(Vf)는 (128 + α)개(α는 자연수)의 코드를 발생시킬 수 있다.

도 8b를 참조하면, 도 8b는 미세램프 신호(Vf)의 아날로그 디지털 변환 구간에서 발생되는 총 디지털 코드 수를 나타낸다. 미세램프 신호(Vf)의 기울기가 감소하는 경우, 7비트의 미세램프 신호(Vf)는 (128 + α)개(α는 자연수)의 코드를 발생시킬 수 있다. 이 경우, ADC(1000)를 통해 출력되는 디지털 아웃풋의 해상도는 정상 상태와 다르게 구현될 수 있다.

도 8c를 참조하면, 도 8c는 선형적인 전압이 인가되는 경우, ADC(1000)에서 출력되는 디지털 아웃풋을 나타내는 그래프이다. 상기 그래프에서 x축은 입력 전압(Input Voltage)을, y축은 디지털 아웃풋(Digital Output)을 나타낸다.

정상 상태의 경우, 선형적인 램프 신호의 전압이 인가됨에 따라, 디지털 아웃풋도 선형성을 지녀야 한다. 그러나, 미세램프 신호(Vf)의 기울기가 감소함에 따라, 각각의 구간에서 출력되는 미세램프 신호(Vf)의 코드의 수는 정상 상태보다 증가하게 되고, 그 결과, 도 8c와 같이 디지털 아웃풋의 선형성도 감소할 수 있다.

이처럼, 미세램프 신호(Vf)의 기울기가 증가 또는 감소하는 경우, 램프 신호의 기울기 보정을 통해 코스램프 신호(Vc)와 미세램프 신호(Vf)간의 기울기 비를 일정하게 유지시킬 수 있어야 한다. 이러한 미세램프 신호(Vf)의 기울기가 변하는 문제점은 이미지 센서(2000)의 각 컬럼마다 발생할 수 있다. 따라서, 보정회로(1200)는 각각의 컬럼마다 미세램프 신호(Vf)의 기울기를 보정하여, 복수의 ADC(1000)의 출력을 정상 상태로 유지시킬 수 있어야 한다.

이후에서는 도 9 내지 도 14를 참조하여, 램프 신호의 기울기 비를 일정하게 유지시켜 주는 보정회로의 동작에 대하여 보다 자세히 살펴보도록 한다.

도 9는 본 발명의 다른 실시예에 따른 램프 신호 보정 방법의 순서도이다. 도 10은 본 발명의 다른 실시예에 따른 램프 신호 보정 장치의 동작 방법을 설명하기 위한 블록도이다. 도 11은 본 발명의 다른 실시예에 따른 코스램프 신호의 최소 유효 비트 중 최상위비트를 샘플링하는 방법을 설명하기 위한 도면이다. 도 12는 본 발명의 다른 실시예에 따른 코스램프 신호의 최소 유효 비트 중 최하위비트를 샘플링하는 방법을 설명하기 위한 도면이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 10을 참조하면, 본 발명의 다른 실시예에 따른 램프 신호 보정 장치(55)는 도 2를 참조하여 설명한 램프 신호 보정 장치(50)와 실질적으로 동일하게 형성될 수 있다. 상기 램프 신호 보정 장치(55)는 복수의 ADC(1000)를 포함하고, 상기 복수의 ADC(1000)(i 내지 m 번째 ADC)는 각각 복수의 컬럼과 일대일로 매칭되어 연결될 수 있다. 상기 복수의 ADC(1000)는 도 2를 참조하여 설명한 ADC(1000)와 실질적으로 동일하게 형성될 수 있다.

램프 신호 보정 장치(55)는 복수의 ADC(1000)와 보정회로(1200)를 연결하는 프리 차지부(510)와 센스 엠프부(520)를 포함할 수 있다.

프리 차지부(510)와 센스 엠프부(520)는 복수의 ADC(1000)의 출력을 증폭시켜줄 수 있다. 프리 차지부(510)는 복수의 ADC(1000)의 제1 메모리부(400)와 제2 메모리부(500)와 병렬로 연결될 수 있다. 프리 차지부(510)는 복수의 ADC(1000)에 의해 아날로그에서 디지털로 변환된 N 비트의 디지털 신호를 입력받을 수 있다. 프리 차지부(510)는 센스 엠프부(520)와 연결될 수 있다. 센스 엠프부(520)는 프리 차지부(510)를 통하여 전달받은 제1 메모리부(400)와 제2 메모리부(500)에 저장된 값의 출력을 증폭시킬 수 있다. 센스 엠프부(520)는 증폭된 디지털 신호를 보정회로(1200)에 전달할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

보정회로(1200)도 내부에 별도의 프리 차지부(910)와 센스 엠프부(920)를 포함할 수 있다. 보정회로(1200) 내부의 프리 차지부(910)는 앞서 설명한 프리 차지부(510)와 실질적으로 동일하게 형성될 수 있다. 보정회로(1200) 내부의 센스 엠프부(920)도 앞서 설명한 센스 엠프부(520)와 실질적으로 동일하게 형성될 수 있다.

보정회로(1200) 내부의 프리 차지부(910)와 센스 엠프부(920)는 복수의 ADC(1000)에 포함된 메모리(200)와 연결될 수 있다. 보정회로(1200)는 복수의 ADC(1000) 내의 메모리(200)에 저장된 데이터를 로드할 수 있다. 상기 프리 차지부(910)와 센스 엠프부(920)는 복수의 메모리(200)와 병렬로 연결되어, 각각의 메모리(200)의 출력을 증폭시켜줄 수 있다. 복수의 ADC(1000)에 포함된 각각의 메모리(200)에는 초기 데이터가 저장되어 있을 수 있다. 초기 데이터는 복수의 ADC(1000)에 포함된 트리머블 트랜지스터(10)의 게인 값(gm)이 중간값을 갖도록 설정될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

보정회로(1200)의 업다운 카운터(800)는 램프 신호의 기울기 변화 여부에 따라, ADC(1000)에 포함된 메모리(200)에 저장된 데이터를 변경할 수 있다. 상기 데이터는 트리머블 트랜지스터(10)에 포함된 N 개의 모스 트랜지스터에 각각 대응되는 N 비트의 바이너리 코드로 저장될 수 있다.

구체적으로, 업다운 카운터(800)는 상기 메모리(200)의 데이터를 프리 차지부(910)와 센스 엠프부(920)를 통하여 불러온 뒤, 램프 신호의 기울기 변화 여부에 따라, 상기 데이터를 증가 또는 감소시킬 수 있다. 예를 들어, 업다운 카운터(800)는 1회 보정시에 상기 데이터를 1비트씩 증가 또는 감소시킬 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 이어서, 변경된 데이터는 다시 메모리(200)에 오버라이트(overwirte) 될 수 있다.

도 9와 도 10을 참조하면, 본 발명의 다른 실시예에 따른 램프 신호 보정 방법은, 먼저, 복수의 ADC(1000)에 포함된 트리머블 트랜지스터(10)의 게인 값(gm)을 초기화한다(S310). 복수의 ADC(1000)는 트리머블 트랜지스터(10)의 게인 값(gm)을 조절하여 입력단의 전류를 제어하고, 이를 통하여 램프 신호의 기울기를 보정할 수 있다. 또한, 보정 반복 횟수(S)와 보정 ADC(1000) 개수(i)도 초기화할 수 있다.

이어서, 보정 반복 횟수(S)에 1을 더하여, 보정 반복 횟수(S)를 카운팅한다(S320).

이어서, 도 9와 도 11을 참조하면, 복수의 ADC(1000)가 입력받은 코스램프 신호(Vc)에 대한 LSB 중 상위 레벨(제1 레벨(first level))을 샘플링한 제1 출력 신호를 상기 복수의 ADC(1000)에 포함된 각각의 제1 메모리부(400)에 저장한다(S330). 이 때, 복수의 ADC(1000)에 동시에 신호가 인가되어, 모든 ADC(1000)가 동시에 제1 출력 신호를 제1 메모리부(400)에 저장할 수 있다.

구체적으로, 도 11을 참조하면, 도 11의 (a)는 도 3a를 참조하여 설명한 비교기(100)와 실질적으로 동일하게 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. (b)는 상기 비교기(100)의 Vx, Vy, 코스램프 신호(Vc) 및 미세램프 신호(Vf)를 도시한 그래프이다. (c)는 상기 비교기(100)의 스위치(S1 내지 S4)에 인가되는 신호를 나타내는 그래프이다. 상기 코스램프 신호(Vc)와 미세램프 신호(Vf)는 각 레벨마다 N 비트의 바이너리 코드가 할당될 수 있고, 상기 바이너리 코드는 업 카운드 또는 다운 카운드될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

코스램프 신호(Vc)에 대한 LSB 중 상위 레벨(제1 레벨(first level))에 해당하는 Vx와 Vy에 대응되는 미세램프 신호(Vf)의 값(N 비트 + 1 DCL 비트)을 구할 수 있다. 제1 레벨(first level)에 해당하는 미세램프 신호(Vf)의 값은 상기 미세램프 신호(Vf)를 상기 1 LSB만큼 낮춘 뒤(미세램프 신호의 점선), Vx와 상기 미세램프 신호(Vf)가 만나는 A 지점에 해당하는 미세램프 신호(Vf)를 샘플링하여 제1 출력 신호를 얻을 수 있다. 제 상기 제1 출력 신호는 코스램프 신호(Vc)의 제1 레벨(first level)에 대응되는 미세램프 신호(Vf)의 출력에 해당한다. 제1 출력 신호는 N+1 비트의 파인코드 A가 될 수 있다. 제1 출력 신호는 ADC(1000)의 제1 메모리부(400)에 저장될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 도 9와 도 12을 참조하면, 복수의 ADC(1000)가 입력받은 코스램프 신호(Vc)에 대한 LSB 중 하위 레벨(제2 레벨(second level))을 샘플링한 제2 출력 신호를 상기 복수의 ADC(1000)에 포함된 각각의 제2 메모리부(500)에 저장한다(S340). 이때, 복수의 ADC(1000)에 동시에 신호가 인가되어, 모든 ADC(1000)가 동시에 제2 출력 신호를 제2 메모리부(500)에 저장할 수 있다. 마찬가지로, 상기 코스램프 신호(Vc)와 미세램프 신호(Vf)는 각 레벨마다 N 비트의 바이너리 코드가 할당될 수 있고, 상기 바이너리 코드는 업 카운드 또는 다운 카운드될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

구체적으로, 도 12을 참조하면, 도 12의 (a)는 도 3a를 참조하여 설명한 비교기(100)와 실질적으로 동일하게 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. (b)는 상기 비교기(100)의 Vx, Vy, 코스램프 신호(Vc) 및 미세램프 신호(Vf)를 도시한 그래프이다. (c)는 상기 비교기(100)의 스위치(S1 내지 S4)에 인가되는 신호를 나타내는 그래프이다.

코스램프 신호(Vc)에 대한 LSB 중 하위 레벨(제2 레벨(second level))에 해당하는 Vx와 Vy에 대응되는 미세램프 신호(Vf)의 값(N 비트 + 1 DCL 비트)을 구할 수 있다. 제2 레벨(second level)와 상기 제1 레벨(first level)간의 차는 코스램프 신호(Vc)의 1 LSB에 해당할 수 있다. 제2 레벨(second level)에 해당하는 미세램프 신호(Vf)의 값은 Vx와 상기 미세램프 신호(Vf)가 만나는 B 지점에 해당하는 미세램프 신호(Vf)를 샘플링하여 제2 출력 신호를 얻을 수 있다. 제 상기 제2 출력 신호는 코스램프 신호(Vc)의 제2 레벨(second level)에 대응되는 미세램프 신호(Vf)의 출력에 해당한다. 제2 출력 신호는 N+1 비트의 파인코드 A가 될 수 있다. 제2 출력 신호는 ADC(1000)의 제2 메모리부(500)에 저장될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 보정 ADC(1000) 개수(i)에 1을 더하여, 보정 ADC(1000) 개수(i)를 카운팅한다(S350).

이어서, 감산기(600)는 제1 메모리부(400)에 저장된 제1 출력 신호(A)와 제2 메모리부(500)에 저장된 제2 출력 신호(B) 간의 차이(C)를 연산한다(S360). 감산기(600)는 프리 차지부(510) 및 센스 엠프부(520)를 통하여 증폭된 출력을 입력받을 수 있다. 감산기(600)는 디지털 비교기(700)와 연결되어, 연산 결과를 디지털 비교기(700)에 전달할 수 있다.

이어서, 디지털 비교기(700)는 상기 감산기(600)의 출력과 기준값를 비교하여, 각각의 상기 복수의 ADC(1000)가 입력받는 상기 램프 신호의 기울기 변화 여부를 판단한다(S370). 감산기(600)의 출력(상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이)은 ADC(1000)의 출력 해상도를 나타내고, 상기 기준값은 기 정해진 ADC(1000)의 기준 해상도(정상 상태의 파인코드 수)를 나타낼 수 있다. 즉, 디지털 비교기(700)는 원하는 미세 아날로그 디지털 변환 구간의 해상도와, 상기 감산기(600)가 연산한 연산값을 상호 비교하여 동일 여부를 확인함으로써, 미세 램프 및 코스 램프 신호간에 기울기 변화가 발생하였는지 판단할 수 있다.

이어서, 상기 감산기(600)의 출력이 상기 기준값보다 큰 경우, 업다운 카운터(800)는 메모리(200)에 저장된 데이터의 값를 증가시킨다(S372). 구체적으로, 업다운 카운터(800)는 상기 메모리(200)의 데이터를 프리 차지부(910)와 센스 엠프부(920)를 통하여 불러온 뒤, 램프 상기 데이터 값을 감소시킨다. 이어서, 업다운 카운터(800)는 변경된 데이터를 다시 메모리(200)에 오버라이트한다. 이를 통해, 트리머블 트랜지스터(10)의 제1 게인 값(gm1)은 상기 제1 게인 값(gm1)보다 감소한 제2 게인 값(gm2)으로 변경될 수 있다.

한편, 상기 감산기(600)의 출력이 상기 기준값보다 같은 경우, 업다운 카운터(800)는 메모리(200)에 저장된 데이터의 값를 유지한다(S374). 이를 통해, 트리머블 트랜지스터(10)의 제1 게인 값(gm1)은 유지될 수 있다.

또 한편, 상기 감산기(600)의 출력이 상기 기준값보다 작은 경우, 업다운 카운터(800)는 메모리(200)에 저장된 데이터의 값를 감소시킨다(S376). 구체적으로, 업다운 카운터(800)는 상기 메모리(200)의 데이터를 프리 차지부(910)와 센스 엠프부(920)를 통하여 불러온 뒤, 램프 상기 데이터 값을 증가시킨다. 이어서, 업다운 카운터(800)는 변경된 데이터를 다시 메모리(200)에 오버라이트한다. 이를 통해, 트리머블 트랜지스터(10)의 제1 게인 값(gm1)은 상기 제1 게인 값(gm1)보다 증가한 제2 게인 값(gm2)으로 변경될 수 있다.

즉, 업다운 카운터(800)는 램프의 기울기가 감소하는 경우에는 카운트값이 증가하게 되므로, 트리머블 트랜지스터(10)의 게인 값(gm)을 조정하여 상기 카운트값을 감소시키고, 또한, 상기 램프의 기울기가 증가하는 경우에는 카운트값이 감소하게 되므로 게인 값(gm)을 조정하여 상기 카운트값을 증가시킬 수 있다.

예를 들어, 14 비트에 해당하는 Two-Step 싱글 슬로프 아날로그 디지털 컨버터(1000)를 설계하고자 하는 경우, 설계자가 아날로그 디지털 변환을 위해, 코스 아날로그 디지털 변환구간을 7 비트, 미세 아날로그 디지털 변환구간을 7 비트씩 각각 나누어 각 변환구간의 해상도가 설정되도록 한다. 이때, 보정회로(1200)는 상기 코스 아날로그 디지털 변환구간과 미세 아날로그 디지털 변환구간의 램프 신호의 기울기를 일정하게 유지하여, ADC(1000)의 출력이 정상 상태를 유지하도록 할 수 있다.

이어서, 보정 ADC(1000) 개수(i)가 복수의 ADC(1000)의 총 합인 m과 일치하는 판단한다(S380). 즉, 상기 S360 단계 내지 S378 단계는 모든 ADC(1000)에 대해서 하나씩 수행하도록 할 수 있다. 보정회로(1200)는 기 정한 순서에 따라, 복수의 ADC(1000)의 게인 값(gm)을 순서대로 보정할 수 있다. 상기 보정회로(1200)는 픽셀 어레이(1500)로부터 수직 신호 라인(1515)을 읽어내는 순서대로, 각각의 상기 복수의 ADC(1000)의 게인 값(gm)을 보정하는 것을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 보정 반복 횟수(S)가 2^(N-1)와 일치하는지 판단한다(S390). N은 보정회로(1200)의 해상도를 의미한다. 예를 들어, 7 비트 해상도의 보정 회로가 적용되는 경우, 전체 ADC(1000)의 보정이 64번 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

한편, S380 단계에서, 보정 ADC(1000) 개수(i)가 복수의 ADC(1000)의 총 합인 m보다 작은 경우, 상기 S360 단계 내지 S378 단계를 다시 수행할 수 있다.

한편, S390 단계에서, 보정 반복 횟수(S)가 2^(N-1)와 일치하지 않으면, 상기 S320 단계 내지 S380 단계를 다시 수행할 수 있다.

도 13 및 도 14는 본 발명의 몇몇 실시예에 따른 램프 신호 보정 장치 및 방법에 따른 아날로그 디지털 컨버터의 특성을 설명하기 위한 도면이다.

도 13을 참조하면, 도 13은 선형적인 전압이 인가되는 경우, ADC(1000)에서 출력되는 디지털 아웃풋을 나타내는 그래프이다. 상기 그래프에서 x축은 입력 전압(Input Voltage)을, y축은 디지털 아웃풋(Digital Output)을 나타낸다.

정상 상태의 경우, 선형적인 램프 신호의 전압이 인가됨에 따라, 디지털 아웃풋도 선형성을 지녀야 한다. 그러나, 미세램프 신호(Vf)의 기울기가 감소함에 따라, 각각의 구간에서 출력되는 미세램프 신호(Vf)의 코드의 수는 정상 상태보다 증가하게 되고, 그 결과, 도 13와 같이 디지털 아웃풋의 선형성도 감소할 수 있다.

이처럼, 램프 신호의 기울기가 증가 또는 감소하는 경우, 램프 신호의 기울기 보정을 통해 코스램프 신호(Vc)와 미세램프 신호(Vf)간의 기울기 비를 일정하게 유지시킬 수 있어야 한다. 이러한 램프 신호의 기울기가 변하는 문제점은 이미지 센서(2000)의 각 컬럼마다 발생할 수 있다. 따라서, 보정회로(1200)는 각각의 컬럼에 위치한 ADC(1000)마다 램프 신호의 기울기를 보정하여, 복수의 ADC(1000)의 출력의 선형성을 유지시킬 수 있다.

도 14를 참조하면, 도 14는 각각의 컬럼별로 출력되는 ADC(1000)의 디지털 아웃풋을 나타내는 그래프이다. 상기 그래프에서 x축은 각각의 컬럼(column)을, y축은 디지털 코드 수(Digital code number)을 나타낸다.

보정회로(1200)가 동작하지 않는 경우, 각각의 컬럼마다, 램프 신호의 기울기가 변하여 ADC(1000)에서 출력되는 디지털 코드의 수가 일정하지 않을 수 있다. 이에 반해, 보정회로(1200)가 동작하는 경우, 각각의 컬럼의 ADC(1000)에서 출력되는 디지털 코드의 수는 일정하게 유지될 수 있다.

본 발명의 몇몇 실시예에 따른 보정회로(1200)는 모든 복수의 ADC(1000)에 대하여, 개별적으로 게인 값(gm)을 조절할 수 있기에, 모든 컬럼에 대하여 개별적인 에러 보정이 가능하다. 이를 통해, 보정회로(1200)는 이미지 센서(2000)의 선형성을 향상시키고, 각각의 컬럼에 발생하는 고정 패턴 잡음(FPN)을 감소시킬 수 있다.

도 15는 본 발명의 실시예들에 따른 이미지 센서를 디지털 카메라에 응용한 예를 나타내는 블록도이다.

도 15를 참조하면, 디지털 카메라(3000)는 렌즈(3010), 이미지 센서(3020), 모터부(3030), 및 엔진부(3040)를 포함할 수 있다. 여기서, 이미지 센서(3020)는 앞서 설명한 본 발명의 실시예들에 따른 이미지 센서를 포함할 수 있다.

렌즈(3010)는, 이미지 센서(3020)의 수광 영역으로 입사광을 집광시킨다. 이미지 센서(3020)는 렌즈(3010)를 통하여 입사된 광에 기초하여 베이어 패턴(Bayer pattern)의 RGB 데이터(RGB)를 생성할 수 있다. 이미지 센서(3020)는 클럭 신호 (CLK)에 기초하여 RGB 데이터(RGB)를 제공할 수 있다.

본 발명의 몇몇 실시예에서, 이미지 센서(3020)는 MIPI(Mobile Industry Processor Interface) 및/또는 CSI(Camera Serial Interface)를 통하여 엔진부(3040)와 인터페이싱할 수 있다.

모터부(3030)는 엔진부(3040)로부터 수신된 제어 신호(CTRL)에 응답하여 렌즈 (3010)의 포커스를 조절하거나, 셔터링(Shuttering)을 수행할 수 있다. 엔진부(3040)는 이미지 센서(3020) 및 모터부(3030)를 제어할 수 있다. 또한, 엔진부(3040)는 이미지 센서(3020)로부터 수신된 RGB 데이터(RGB)에 기초하여 휘도 성분, 상기 휘도 성분과 청색성분의 차, 및 상기 휘도 성분과 적색 성분의 차를 포함하는 YUV 데이터(YUV)를 생성하거나, 압축 데이터, 예를 들어 JPEG(Joint Photography Experts Group) 데이터를 생성할 수 있다.

엔진부(3040)는 호스트/어플리케이션(3050)에 연결될 수 있으며, 엔진부(3040)는 마스터 클럭(MCLK)에 기초하여YUV 데이터(YUV) 또는 JPEG 데이터를 호스트/어플리케이션(3050)에 제공할 수 있다. 또한, 엔진부(3040)는 SPI(Serial Peripheral Interface) 및/또는 I2C(Inter Integrated Circuit)를 통하여 호스트/어플리케이션(3050)과 인터페이싱할 수 있다.

도 16은 본 발명의 실시예들에 따른 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.

도 16을 참조하면, 컴퓨팅 시스템(4000)은, 프로세서(4010), 메모리 장치 (4020), 저장 장치(4030), 입출력 장치(4040), 파워 서플라이(4050), 및 이미지 센서(4060)를 포함할 수 있다.

여기서, 이미지 센서(4060)로는 앞서 설명한 본 발명의 실시예들에 따른 이미지 센서가 사용될 수 있다. 한편, 도 16에는 도시되지 않았지만, 컴퓨팅 시스템(4000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.

프로세서(4010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(4010)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다.

프로세서(4010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(4020), 저장 장치(4030) 및 입출력 장치(4040)와 통신을 수행할 수 있다.

실시예에 따라, 프로세서(4010)는 주변 구성요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

메모리 장치(4020)는 컴퓨팅 시스템(4000)의 동작에 필요한 데이터를 저장할 수 있다.

예를 들어, 메모리 장치(4020)는 DRAM, 모바일 DRAM, SRAM, PRAM, FRAM, RRAM 및/또는 MRAM으로 구현될 수 있다. 저장 장치(4030)는 솔리드 스테이트 드라이브(Solid State Drive(SSD)), 하드 디스크 드라이브(Hard Disk Drive(HDD)), CD-ROM 등을 포함할 수 있다.

입출력 장치(4040)는 키보드, 키패드, 마우스 등과 같은 입력 수단, 및 프린터와 디스플레이 등과 같은 출력수단을 포함할 수 있다. 파워 서플라이(4050)는 전자 기기(4000)의 동작에 필요한 동작 전압을 공급할 수 있다.

이미지 센서(4060)는 버스들 또는 다른 통신 링크를 통해서 프로세서(4010)와 연결되어 통신을 수행할 수 있다. 이미지 센서(4060)는 프로세서(4010)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른칩에 각각 집적될 수도 있다.

여기서, 컴퓨팅 시스템(4000)은 이미지 센서를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(4000)은 디지털 카메라, 이동 전화기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 스마트폰(Smart Phone), 태블릿 PC 등을 포함할 수 있다.

또한, 본 발명의 몇몇 실시예에서, 컴퓨팅 시스템(4000)은, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등을 포함할 수도 있다.

도 17는 도 16의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.

도 17를 참조하면, 컴퓨팅 시스템(5100)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(5110), 이미지 센서(5140) 및 디스플레이(5150) 등을 포함할 수 있다.

어플리케이션 프로세서(5110)의 CSI 호스트(5112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(5140)의 CSI 장치(5141)와 시리얼 통신을 수행할 수 있다.

본 발명의 몇몇 실시예에서, CSI 호스트(5112)는 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(5141)는 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서 (5110)의 DSI 호스트(5111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 디스플레이(5150)의 DSI 장치(5151)와 시리얼 통신을 수행할 수 있다.

본 발명의 몇몇 실시예에서, DSI 호스트(5111)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(5151)는 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 컴퓨팅 시스템 (5100)은 어플리케이션 프로세서(5110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(5160)을 더 포함할 수 있다. 컴퓨팅 시스템(5100)의 PHY(1113)와 RF 칩(5160)의 PHY(5161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다.

또한, 어플리케이션 프로세서(5110)는 PHY(5161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(5114)를 더 포함할 수 있다. 한편, 컴퓨팅 시스템(5100)은 지피에스(Global Positioning System; GPS)(5120), 스토리지(5170), 마이크(5180), 디램(Dynamic Random Access Memory; DRAM)(5185) 및 스피커(5190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(5100)은 초광대역(Ultra WideBand; UWB)(5210), 무선 랜(Wireless Local Area Network; WLAN)(5220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(5230) 등을 이용하여 통신을 수행할 수 있다. 다만, 이러한 컴퓨팅 시스템(5100)의 구조 및 인터페이스는 하나의 예시로서 본 발명이 이에 한정되는 것이 아니다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100 : 비교기 200 : 메모리
300: PLC 400 : 제1 메모리부
500 : 제2 메모리부 600 : 감산기
700 : 디지털 비교기 800 : 업다운 카운터

Claims (10)

1. 데이터를 저장하는 메모리와 상기 데이터에 따라 게인 값이 변환되는 트리머블 트랜지스터(trimmable transistor)를 포함하고, 상기 메모리에는 초기 데이터가 저장되고, 픽셀 어레이의 하나의 열에 대응하는 수직 신호 라인과 연결되고, 상기 게인 값이 제1 게인 값으로 설정되어 램프 신호를 받아 제1 및 제2 출력 신호를 출력하는 ADC;
   상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이를 연산하는 감산기;
   상기 감산기의 출력과 기준값를 비교하여, 상기 램프 신호의 기울기 변화 여부를 판단하는 디지털 비교기; 및
   상기 기울기 변화 여부에 따라, 상기 메모리에 저장된 상기 데이터를 변경하는 업다운 카운터를 포함하되,
   상기 업다운 카운터가 상기 데이터를 변경하면, 상기 트리머블 트랜지스터의 상기 제1 게인 값은 상기 메모리에 저장된 데이터에 따라 제2 게인 값으로 변환되는 램프 신호 보정 장치.
2. 제 1항에 있어서,
   상기 트리머블 트랜지스터는 병렬로 연결된 레퍼런스 트랜지스터, N 개의 모스(MOS) 트랜지스터, 및 N 개의 스위치를 포함하고,
   각각의 상기 모스 트랜지스터 일측에는 상기 스위치가 배치되고,
   상기 메모리에 저장된 상기 데이터에 대응하여, 상기 N 개의 스위치가 온-오프(On-Off)되는 램프 신호 보정 장치.
3. 제 1항에 있어서,
   상기 램프 신호는 코스램프 신호와 미세램프 신호를 포함하고,
   상기 제1 출력 신호는 상기 코스램프 신호의 제1 레벨에 대응되는 상기 미세램프 신호의 출력을 포함하고,
   상기 제2 출력 신호는 상기 코스램프 신호의 제2 레벨에 대응되는 상기 미세램프 신호의 출력을 포함하되, 상기 제2 레벨과 상기 제1 레벨 간의 차는 상기 코스램프 신호의 최소유효비트(LSB; Least Significant 비트)에 해당하는 램프 신호 보정 장치.
4. 제 3항에 있어서,
   상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이는 ADC의 출력 해상도를 나타내고,
   상기 기준값은 기 정해진 ADC의 기준 해상도를 나타내는 램프 신호 보정 장치.
5. 매트릭스 패턴으로 2차원 배열된 단위 픽셀들과, 상기 매트릭스 패턴의 각 열들에 대응하는 수직 신호 라인들을 포함하는 픽셀 어레이;
   데이터를 저장하는 메모리와, 상기 메모리에 저장된 데이터에 따라 게인 값이 변환되는 트리머블 트랜지스터를 포함하고, 상기 게인 값이 제1 게인 값으로 설정되어 램프 신호를 받아 각각의 상기 수직 신호 라인을 통해 출력되는 아날로그 신호를 디지털 신호로 변환하는 복수의 ADC; 및
   상기 복수의 ADC의 상기 메모리와 각각 연결되고, 각각의 상기 복수의 ADC의 상기 게인 값을 보정하는 보정회로를 포함하되,
   상기 보정회로는, 상기 램프 신호의 기울기 변화 여부를 판단하여 상기 메모리에 저장된 상기 데이터를 변경하고,
   상기 트리머블 트랜지스터의 상기 제1 게인 값은 상기 메모리의 상기 변경된 데이터에 따라 제2 게인 값으로 변환되는 이미지 센서.
6. 제 5항에 있어서,
   상기 보정회로는 감산기, 디지털 비교기, 업다운 카운터를 포함하되,
   상기 복수의 ADC는 제1 및 제2 출력신호를 출력하고,
   상기 감산기는 상기 제1 출력 신호와 상기 제2 출력 신호 간의 차이를 연산하고,
   상기 디지털 비교기는 상기 감산기의 출력과 기준값를 비교하여, 상기 램프 신호의 기울기 변화 여부를 판단하고,
   상기 업다운 카운터는 상기 기울기 변화 여부에 따라, 상기 메모리에 저장된 상기 데이터를 변경하는 이미지 센서.
7. 제 6항에 있어서,
   상기 업다운 카운터는,
   상기 감산기의 출력이 상기 기준값보다 큰 경우, 상기 게인 값을 증가시키고,
   상기 감산기의 출력이 상기 기준값보다 작은 경우, 상기 게인 값을 감소시키는 이미지 센서.
8. 제 5항에 있어서,
   상기 트리머블 트랜지스터는 병렬로 연결된 레퍼런스 트랜지스터, N 개의 모스 트랜지스터, 및 N 개의 스위치를 포함하고,
   각각의 상기 모스 트랜지스터 일측에는 상기 스위치가 배치되고,
   상기 메모리에 저장된 상기 데이터에 대응하여, 상기 N 개의 스위치가 온-오프되는 이미지 센서.
9. 제 8항에 있어서,
   상기 데이터는 상기 N 개의 모스 트랜지스터에 각각 대응되는 N 비트의 바이너리 코드로 저장되고,
   상기 보정회로는 1회 보정시에 상기 데이터를 1비트씩 증가 또는 감소시키는 이미지 센서.
10. 제 5항에 있어서,
    상기 보정회로는 상기 수직 신호 라인을 읽어내는 순서대로, 각각의 상기 복수의 ADC의 상기 게인 값을 보정하고, 모든 상기 복수의 ADC에 대하여, 상기 게인 값의 보정을 2^(N-1)번 반복하는 이미지 센서.

Images