KR102651380B1 - 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법 - Google Patents

이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법 Download PDF

Info

Publication number
KR102651380B1
KR102651380B1 KR1020180027405A KR20180027405A KR102651380B1 KR 102651380 B1 KR102651380 B1 KR 102651380B1 KR 1020180027405 A KR1020180027405 A KR 1020180027405A KR 20180027405 A KR20180027405 A KR 20180027405A KR 102651380 B1 KR102651380 B1 KR 102651380B1
Authority
KR
South Korea
Prior art keywords
ramp
current
fine
voltage
output terminal
Prior art date
Application number
KR1020180027405A
Other languages
English (en)
Other versions
KR20190106229A (ko
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180027405A priority Critical patent/KR102651380B1/ko
Priority to US16/186,407 priority patent/US11252364B2/en
Priority to CN201811425251.9A priority patent/CN110248123B/zh
Publication of KR20190106229A publication Critical patent/KR20190106229A/ko
Application granted granted Critical
Publication of KR102651380B1 publication Critical patent/KR102651380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명의 실시예는, 싱글 램프 구간 동안, 코오스(coarse) 레벨로 조절되는 코오스 램프 전류를 생성하기 위한 코오스 램프 전류 생성회로; 상기 싱글 램프 구간 동안, 파인(fine) 레벨로 조절되는 파인 램프 전류를 생성하기 위한 파인 램프 전류 생성회로; 및 상기 싱글 램프 구간 동안, 상기 코오스 램프 전류와 상기 파인 램프 전류의 합성 전류에 대응하는 램프 전압을 생성하기 위한 전류-전압 변환회로를 포함하는 이미지 센싱 장치를 제공한다.

Description

이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법{IMAGE SENSING DEVICE AND METHOD OF DRIVING THE IMAGE SENSING DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 이미지 센싱 장치 및 그의 구동 방법에 관한 것이다.
일반적으로, 이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센싱 장치는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센싱 장치로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.
본 발명의 실시예는 최적화된 회로 구조를 가지는 램프전압 생성기(ramp voltage generator)를 포함하는 이미지 센싱 장치 및 그의 구동 방법을 제공한다.
본 발명의 일 측면에 따르면, 이미지 센싱 장치는, 싱글 램프 구간 동안, 코오스(coarse) 레벨로 조절되는 코오스 램프 전류를 생성하기 위한 코오스 램프 전류 생성회로; 상기 싱글 램프 구간 동안, 파인(fine) 레벨로 조절되는 파인 램프 전류를 생성하기 위한 파인 램프 전류 생성회로; 및 상기 싱글 램프 구간 동안, 상기 코오스 램프 전류와 상기 파인 램프 전류의 합성 전류에 대응하는 램프 전압을 생성하기 위한 전류-전압 변환회로를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 이미지 센싱 장치는, 고전압단과 램프 전압의 출력단 사이에 접속되고, 싱글 램프 구간 동안, 인에이블 신호와 복수의 제1 제어신호에 기초하여 각각 코오스(coarse) 레벨에 대응하는 코오스 단위 전류를 상기 램프 전압의 출력단으로 소오싱(sourcing)하기 위한 복수의 제1 전류 셀; 상기 고전압단과 상기 램프 전압의 출력단 사이에 접속되고, 상기 싱글 램프 구간 동안, 상기 인에이블 신호와 복수의 제2 제어신호에 기초하여 각각 파인(fine) 레벨에 대응하는 파인 단위 전류를 상기 램프 전압의 출력단으로 소오싱하기 위한 복수의 제2 전류 셀; 및 상기 램프 전압의 출력단과 저전압단 사이에 접속되는 부하(load)를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 이미지 센싱 장치는, 픽셀 신호를 생성하기 위한 픽셀 어레이; 램프 전압에 기초하여 상기 픽셀 신호에 대응하는 이미지 신호를 생성하기 위한 아날로그/디지털 변환기; 및 싱글 램프 구간 동안, 코오스 레벨로 조절되는 코오스 램프 전류와 파인 레벨로 조절되는 파인 램프 전류의 합성 전류에 기초하여 상기 램프 전압을 생성하기 위한 램프 전압 생성기를 포함할 수 있다.
본 발명의 실시예는 램프전압 생성기의 회로 구조를 최적화함으로써 상기 램프전압 생성기의 설계를 단순화할 수 있고 상기 램프전압 생성기의 면적을 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 이미지 센싱 장치의 회로 구성도이다.
도 2는 도 1에 도시된 아날로그/디지털 컨버터의 회로 구성도이다.
도 3은 도 2에 도시된 램프전압 생성기의 회로 구성도이다.
도 4는 도 3에 도시된 램프전압 생성기의 일예를 보인 회로도이다.
도 5는 도 1에 도시된 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1에는 본 발명의 실시예에 따른 이미지 센싱 장치가 회로 구성도로 도시되어 있다.
도 1을 참조하면, 이미지 센싱 장치(100)는 픽셀 어레이(110), 아날로그/디지털 변환기(120), 및 램프 전압 생성기(130)를 포함할 수 있다.
픽셀 어레이(100)는 로우(row) 방향과 컬럼(column) 방향으로 배열된 X*Y개의 픽셀들(도면에 미도시)을 포함할 수 있다(X, Y 은 서로 같거나 다른 자연수). 픽셀 어레이(110)는 로우 단위의 제1 내지 제Y 픽셀신호(VPX<1:Y>)를 X번 순차적으로 출력할 수 있다. 예컨대, 픽셀 어레이(110)는 싱글 로우 구간마다 각각의 로우에 배열된 픽셀들로부터 제1 내지 제Y 픽셀신호(VPX<1:Y>)를 출력할 수 있다. 제1 내지 제Y 픽셀신호(VPX<1:Y>)는 각각 아날로그 신호일 수 있다.
아날로그/디지털 변환기(120)는 램프 전압(VRAMP)에 기초하여 제1 내지 제Y 픽셀신호(VPX<1:Y>)에 대응하는 제1 내지 제Y 이미지 신호(DOUT<1:Y>)를 생성할 수 있다. 제1 내지 제Y 이미지 신호(DOUT<1:Y>)는 각각 디지털 신호일 수 있다.
램프전압 생성기(130)는, 싱글 램프 구간 동안, 코오스(coarse) 레벨로 조절되는 코오스 램프 전류와 파인(fine) 레벨로 조절되는 파인 램프 전류의 합성 전류에 기초하여 램프 전압(VRAMP)을 생성할 수 있다. 상기 싱글 램프 구간은 상기 싱글 로우 구간에 대응할 수 있다. 다시 말해, 램프전압 생성기(130)는 상기 싱글 램프 구간마다 램프 전압(VRAMP)을 반복적으로 생성할 수 있다.
도 2에는 도 1에 도시된 아날로그/디지털 변환기(120)가 회로 구성도로 도시되어 있다.
도 2를 참조하면, 아날로그/디지털 컨버터(120)는 비교회로(121)와 카운터회로(123)을 포함할 수 있다.
비교회로(121)는 제1 내지 제Y 픽셀신호(VPX<1:Y>)에 대응하는 제1 내지 제Y 비교부(도면에 미도시)를 포함할 수 있다. 상기 제1 내지 제Y 비교부는 제1 내지 제Y 픽셀신호(VPX<1:Y>) 중 대응하는 픽셀신호를 각각 입력받을 수 있고, 램프 전압(VRAMP)을 공통으로 입력받을 수 있다. 그리고, 상기 제1 내지 제Y 비교부는 각각 상기 대응하는 픽셀신호와 램프 전압(VRAMP)을 비교할 수 있고, 그 비교결과에 따라 제1 내지 제Y 비교결과신호(VOUT<1:Y>)를 생성할 수 있다.
카운터회로(123)는 제1 내지 제Y 비교결과신호(VOUT<1:Y>)에 대응하는 제1 내지 제Y 카운팅부(도면에 미도시)를 포함할 수 있다. 제1 내지 제Y 카운팅부(도면에 미도시)는 제1 내지 제Y 비교결과신호(VOUT<1:Y>)를 각각 카운팅할 수 있고, 그 카운팅결과에 따라 제1 내지 제Y 디지털신호(DOUT<1:Y>)를 생성할 수 있다.
도 3에는 도 1에 도시된 램프 전압 생성기(130)가 회로 구성도로 도시되어 있다.
도 3을 참조하면, 램프 전압 생성기(130)는 코오스 전류 생성회로(131), 파인 전류 생성회로(133), 및 전류-전압 변환회로(135)를 포함할 수 있다.
코오스 전류 생성회로(131)는 제1 내지 제K 코오스 제어신호(S<1:K>)에 기초하여 상기 싱글 램프 구간 동안 상기 코오스 램프 전류를 생성할 수 있다.
파인 전류 생성회로(133)는 제1 내지 제N 파인 제어신호(SCK<1:N>)에 기초하여 상기 싱글 램프 구간 동안 상기 파인 램프 전류를 생성할 수 있다.
전류-전압 변환회로(135)는 상기 싱글 램프 구간 동안 상기 합성 전류에 대응하는 램프 전압(VRAMP)을 생성할 수 있다.
도 4에는 도 3에 도시된 코오스 전류 생성회로(131), 파인 전류 생성회로(133), 및 전류-전압 변환회로(135)를 더욱 자세하게 설명하기 위한 회로도가 도시되어 있다. 도 4에서는 설명의 편의를 위해 제1 및 제2 코오스 제어신호(S<1:2>)와 제1 내지 제4 파인 제어신호(SCK<1:4>)가 입력되는 것을 예로 들어 설명한다.
도 4를 참조하면, 코오스 램프 전류 생성회로(131)는 제1 및 제2 코오스 전류 셀을 포함할 수 있다. 상기 제1 및 제2 코오스 전류 셀은 고전압단(VDD)과 램프 전압(VRAMP)의 출력단 사이에 병렬로 접속될 수 있다.
상기 제1 코오스 전류 셀은 제1 코오스 제어신호(S<0>)에 기초하여 상기 코오스 레벨에 대응하는 코오스 단위 전류(8xIS)를 램프 전압(VRAMP)의 출력단으로 소오싱(sourcing)할 수 있다. 예컨대, 상기 제1 코오스 전류 셀은 제1 코오스 전류원과 제1 코오스용 스위칭 소자를 포함할 수 있다. 상기 제1 코오스 전류원은 전원전압(VDD)의 공급단과 상기 제1 코오스용 스위칭 소자 사이에 접속될 수 있고, 상기 코오스 단위 전류(8xIS)를 생성할 수 있다. 상기 제1 코오스용 스위칭 소자는 상기 제1 코오스 전류원과 램프 전압(VRAMP)의 출력단 사이에 접속될 수 있고, 제1 코오스 제어신호(S<0>)에 기초하여 상기 제1 코오스 전류원과 램프 전압(VRAMP)의 출력단 사이를 선택적으로 접속할 수 있다. 이하에서는 상기 제1 코오스 전류 셀로부터 램프 전압(VRAMP)의 출력단으로 소오싱되는 상기 코오스 단위 전류(8xIS)를 '제1 코오스 단위 전류'라 칭하여 설명한다.
상기 제2 코오스 전류 셀은 상기 제1 코오스 전류 셀과 동일하게 구성될 수 있으므로 그에 대한 자세한 설명은 생략한다. 단, 상기 제2 코오스 전류 셀은 제2 코오스 제어신호(S<1>)에 기초하여 동작할 수 있다. 이하에서는 상기 제2 코오스 전류 셀로부터 램프 전압(VRAMP)의 출력단으로 소오싱되는 코오스 단위 전류(8xIS)를 '제2 코오스 단위 전류'라 칭하여 설명한다.
한편, 상기 코오스 램프 전류는 상기 싱글 램프 구간 동안 상기 제1 및 제2 코오스 전류 셀로부터 선택적으로 생성되는 상기 제1 및 제2 코오스 단위 전류의 합성 전류에 대응할 수 있다.
파인 램프 전류 생성회로(133)는 제1 내지 제6 파인 전류 셀과 제1 및 제2 파인 기준 셀을 포함할 수 있다.
상기 제1 내지 제3 파인 전류 셀과 상기 제1 파인 기준 셀은 전원전압(VDD)의 공급단과 램프 전압(VRAMP)의 출력단 사이에 병렬로 접속될 수 있고, 상기 제4 내지 제6 파인 전류 셀과 상기 제2 파인 기준 셀은 램프 전압(VRAMP)의 출력단과 접지전압(VSS)의 공급단 사이에 병렬로 접속될 수 있다.
상기 제1 파인 전류 셀은 인에이블 신호(SCK<3>)와 제1 파인 제어신호(SCK<1>)에 기초하여 상기 파인 레벨에 대응하는 파인 단위 전류(IS)를 램프 전압(VRAMP)의 출력단으로 소오싱할 수 있다. 예컨대, 상기 제1 파인 전류 셀은 제1 파인 전류원과 제1 인에이블용 스위칭 소자와 제1 파인용 스위칭 소자를 포함할 수 있다. 상기 제1 파인 전류원은 전원전압(VDD)의 공급단과 상기 제1 인에이블용 스위칭 소자 사이에 접속될 수 있고, 상기 파인 단위 전류(IS)를 생성할 수 있다. 상기 제1 인에이블용 스위칭 소자는 상기 제1 파인 전류원과 상기 제1 파인용 스위칭 소자 사이에 접속될 수 있고, 인에이블 신호(SCK<3>)에 기초하여 상기 제1 파인 전류원과 상기 제1 파인용 스위칭 소자 사이를 선택적으로 접속할 수 있다. 상기 제1 파인용 스위칭 소자는 상기 제1 파인 전류원과 램프 전압(VRAMP)의 출력단 사이에 접속될 수 있고, 제1 파인 제어신호(SCK<0>)에 기초하여 상기 제1 파인 전류원과 램프 전압(VRAMP)의 출력단 사이를 선택적으로 접속할 수 있다. 이하에서는 상기 제1 파인 전류 셀로부터 램프 전압(VRAMP)의 출력단으로 소오싱되는 상기 파인 단위 전류(IS)를 '제1 파인 단위 전류'라 칭하여 설명한다.
상기 제2 및 제3 파인 전류 셀은 상기 제1 파인 전류 셀과 동일하게 구성될 수 있으므로 그에 대한 자세한 설명은 생략한다. 단, 상기 제2 및 제3 파인 전류 셀은 각각 제2 및 제3 파인 제어신호(SCK<2:3>)에 기초하여 동작할 수 있다. 이하에서는 상기 제2 파인 전류 셀로부터 램프 전압(VRAMP)의 출력단으로 소오싱되는 파인 단위 전류(IS)를 '제2 파인 단위 전류'라 칭하여 설명하고, 상기 제3 파인 전류 셀로부터 램프 전압(VRAMP)의 출력단으로 소오싱되는 파인 단위 전류(IS)를 '제3 파인 단위 전류'라 칭하여 설명한다.
상기 제1 파인 기준 셀은 인에이블 신호(SCK<3>)에 기초하여 상기 파인 레벨에 대응하는 파인 단위 전류(IS)를 램프 전압(VRAMP)의 출력단으로 소오싱할 수 있다. 예컨대, 상기 제1 파인 기준 셀은 제1 기준 전류원과 제7 인에이블용 스위칭 소자를 포함할 수 있다. 상기 제1 기준 전류원은 전원전압(VDD)의 공급단과 상기 제7 인에이블용 스위칭 소자 사이에 접속될 수 있고, 상기 파인 단위 전류(IS)를 생성할 수 있다. 상기 제7 인에이블용 스위칭 소자는 상기 제1 기준 전류원과 램프 전압(VRAMP)의 출력단 사이에 접속될 수 있고, 인에이블 신호(SCK<3>)에 기초하여 상기 제1 기준 전류원과 램프 전압(VRAMP)의 출력단 사이를 선택적으로 접속할 수 있다. 이하에서는 상기 제1 파인 기준 셀로부터 램프 전압(VRAMP)의 출력단으로 소오싱되는 파인 단위 전류(IS)를 '제4 파인 단위 전류'라 칭하여 설명한다.
상기 제2 파인 기준 셀은 인에이블 신호(SCK<3>)에 기초하여 상기 파인 레벨에 대응하는 파인 단위 전류(IS)를 램프 전압(VRAMP)의 출력단으로부터 싱킹할 수 있다. 예컨대, 상기 제2 파인 기준 셀은 제2 기준 전류원과 제8 인에이블용 스위칭 소자를 포함할 수 있다. 상기 제2 기준 전류원은 접지전압(VSS)의 공급단과 상기 제8 인에이블용 스위칭 소자 사이에 접속될 수 있고, 상기 파인 단위 전류(IS)를 생성할 수 있다. 상기 제8 인에이블용 스위칭 소자는 상기 제2 기준 전류원과 램프 전압(VRAMP)의 출력단 사이에 접속될 수 있고, 인에이블 신호(SCK<3>)에 기초하여 상기 제2 기준 전류원과 램프 전압(VRAMP)의 출력단 사이를 선택적으로 접속할 수 있다. 이하에서는 상기 제2 파인 기준 셀을 통해 램프 전압(VRAMP)의 출력단으로부터 싱킹되는 파인 단위 전류(IS)를 '제5 파인 단위 전류'라 칭하여 설명한다.
상기 제4 파인 전류 셀은 인에이블 신호(SCK<3>)와 제4 파인 제어신호(SCB<1>)에 기초하여 상기 파인 레벨에 대응하는 파인 단위 전류(IS)를 램프 전압(VRAMP)의 출력단으로부터 싱킹(sinking)할 수 있다. 예컨대, 상기 제4 파인 전류 셀은 제4 파인 전류원과 제4 인에이블용 스위칭 소자와 제4 파인용 스위칭 소자를 포함할 수 있다. 상기 제4 파인 전류원은 상기 제4 인에이블용 스위칭 소자와 접지전압(VSS)의 공급단 사이에 접속될 수 있고, 상기 파인 단위 전류(IS)를 생성할 수 있다. 상기 제4 인에이블용 스위칭 소자는 상기 제4 파인 전류원과 제4 파인용 스위칭 소자 사이에 접속될 수 있고, 인에이블 신호(SCK<3>)에 기초하여 상기 제4 파인 전류원과 상기 제4 파인용 스위칭 소자 사이를 선택적으로 접속할 수 있다. 상기 제4 파인용 스위칭 소자는 상기 제4 인에이블용 스위칭 소자와 램프 전압(VRAMP)의 출력단 사이에 접속될 수 있고, 제4 파인 제어신호(SCB<1>)에 기초하여 상기 제4 인에이블용 스위칭 소자와 램프 전압(VRAMP)의 출력단 사이를 선택적으로 접속할 수 있다. 이하에서는 상기 제4 파인 전류 셀을 통해 램프 전압(VRAMP)의 출력단으로부터 싱킹되는 파인 단위 전류(IS)를 '제6 파인 단위 전류'라 칭하여 설명한다.
상기 제5 및 제6 파인 전류 셀은 상기 제4 파인 전류 셀과 동일하게 구성될 수 있으므로 그에 대한 자세한 설명은 생략한다. 단, 상기 제5 및 제6 파인 전류 셀은 각각 제5 및 제6 파인 제어신호(SCB<2:3>)에 기초하여 동작할 수 있다. 이하에서는 상기 제5 파인 전류 셀을 통해 램프 전압(VRAMP)의 출력단으로부터 싱킹되는 파인 단위 전류(IS)를 '제7 파인 단위 전류'라 칭하여 설명하고, 상기 제6 파인 전류 셀을 통해 램프 전압(VRAMP)의 출력단으로부터 싱킹되는 파인 단위 전류(IS)를 '제8 파인 단위 전류'라 칭하여 설명한다.
본 발명의 실시예에서는 파인 전류 생성회로(133)가 상기 제1 내지 제4 파인 단위 전류를 소오싱하고 상기 제5 내지 제8 파인 단위 전류를 싱킹하는 구조를 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 상기 제1 내지 제8 파인 단위 전류를 모두 소오싱하는 구조도 본 발명에 적용 가능하고 상기 제1 내지 제8 파인 단위 전류를 모두 싱킹하는 구조도 본 발명에 적용 가능하다.
전류-전압 변환회로(135)는 램프 전압(VRAMP)의 출력단과 접지전압(VSS)의 공급단 사이에 접속될 수 있다. 예컨대, 전류-전압 변환회로(135)는 저항과 같은 부하(load)를 포함할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 이미지 센싱 장치(100)의 동작을 설명한다.
픽셀 어레이(100)는 상기 싱글 로우 구간마다 각각의 로우에 배열된 픽셀들로부터 제1 내지 제Y 픽셀신호(VPX<1:Y>)를 출력할 수 있다.
램프전압 생성기(130)는 상기 싱글 로우 구간에 대응하는 상기 싱글 램프 구간마다 램프 전압(VRAMP)을 반복적으로 생성할 수 있다. 램프전압 생성기(130)는 상기 코오스 레벨로 조절되는 상기 코오스 램프 전류와 상기 파인 레벨로 조절되는 상기 파인 램프 전류의 합성 전류에 기초하여 상기 싱글 로우 구간 동안 램프 전압(VRAMP)을 생성할 수 있다.
아날로그/디지털 변환기(120)는 램프 전압(VRAMP)에 기초하여 제1 내지 제Y 픽셀신호(VPX<1:Y>)에 대응하는 제1 내지 제Y 이미지 신호(DOUT<1:Y>)를 생성할 수 있다.
도 5에는 램프전압 생성기(130)의 동작을 설명하기 위한 타이밍도가 도시되어 있다.
도 5를 참조하면, 상기 싱글 램프 구간 중 초기 램프 구간 동안, 제1 및 제2 코오스 제어신호(S<1:2>)는 논리 로우 레벨을 가질 수 있다. 이에 따라, 코오스 램프 전류 생성회로(131)는 상기 초기 램프 구간 동안 상기 제1 및 제2 코오스 단위 전류를 램프 전압(VRAMP)의 출력단으로 동시에 소오싱할 수 있다.
아울러, 상기 초기 램프 구간 중 앞선 제1 램프 구간 동안 인에이블 신호(SCK<3>)는 논리 로우 레벨을 가질 수 있고, 상기 초기 램프 구간 중 뒷선 제2 램프 구간 동안 인에이블 신호(SCK<3>)는 논리 하이 레벨을 가질 수 있다. 상기 초기 램프 구간 중 상기 제1 램프 구간 동안, 제1 내지 제3 파인 제어신호(SCK<1:3>)는 논리 로우 레벨에서 순차적으로 논리 하이 레벨로 천이될 수 있다. 제1 파인 제어신호(SCK<1>)는 상기 초기 램프 구간에 대응하는 주기를 가지고 토글링하는 신호를 포함할 수 있고, 제2 파인 제어신호(SCK<2>)는 제1 파인 제어신호(SCK<1>)를 상기 파인 레벨을 고려하여 기설정된 구간만큼 쉬프팅된 신호를 포함할 수 있고, 제3 파인 제어신호(SCK<3>)는 상기 제2 파인 제어신호(SCK<2>)를 상기 기설정된 구간만큼 쉬프팅된 신호를 포함할 수 있다. 이에 따라, 파인 램프 전류 생성회로(133)는, 상기 초기 램프 구간 중 상기 제1 램프 구간 동안, 상기 제1 내지 제4 파인 단위 전류를 램프 전압(VRAMP)의 출력단으로 동시에 소오싱한 다음 소오싱되는 상기 제1 내지 제4 파인 단위 전류를 순차적으로 차단할 수 있다. 상기 초기 램프 구간 중 상기 제2 램프 구간 동안, 제4 내지 제6 파인 제어신호(SCB<1:3>)는 논리 로우 레벨에서 순차적으로 논리 하이 레벨로 천이될 수 있다. 제4 내지 제6 파인 제어신호(SCB<1:3>)는 각각 제1 내지 제3 파인 제어신호(SCK<1:3>)의 반전된 신호를 포함할 수 있다. 이에 따라, 파인 램프 전류 생성회로(133)는 상기 초기 램프 구간 중 상기 제2 램프 구간 동안 상기 제5 내지 제8 파인 단위 전류를 램프 전압(VRAMP)의 출력단으로부터 순차적으로 싱킹할 수 있다.
상기 싱글 램프 구간 중 중기 램프 구간 동안, 제1 코오스 제어신호(S<1>)는 논리 하이 레벨을 가질 수 있고, 제2 코오스 제어신호(S<2>)는 논리 로우 레벨을 가질 수 있다. 이에 따라, 코오스 램프 전류 생성회로(131)는 상기 중기 램프 구간 동안 상기 제1 코오스 단위 전류를 차단할 수 있고 제2 코오스 단위 전류를 램프 전압(VRAMP)의 출력단으로 소오싱할 수 있다. 아울러, 상기 중기 램프 구간 중 앞선 제1 램프 구간 동안 인에이블 신호(SCK<3>)는 논리 로우 레벨을 가질 수 있고, 상기 중기 램프 구간 중 뒷선 제2 램프 구간 동안 인에이블 신호(SCK<3>)는 논리 하이 레벨을 가질 수 있다. 상기 중기 램프 구간 중 상기 제1 램프 구간 동안, 제1 내지 제3 파인 제어신호(SCK<1:3>)는 논리 로우 레벨에서 순차적으로 논리 하이 레벨로 천이될 수 있다. 이에 따라, 파인 램프 전류 생성회로(133)는 상기 중기 램프 구간 중 상기 제1 램프 구간 동안 상기 제1 내지 제4 파인 단위 전류를 램프 전압(VRAMP)의 출력단으로 동시에 소오싱한 다음 소오싱되는 상기 제1 내지 제4 파인 단위 전류를 순차적으로 차단할 수 있다. 상기 중기 램프 구간 중 상기 제2 램프 구간 동안, 제4 내지 제6 파인 제어신호(SCB<1:3>)는 논리 로우 레벨에서 순차적으로 논리 하이 레벨로 천이될 수 있다. 이에 따라, 파인 램프 전류 생성회로(133)는 상기 중기 램프 구간 중 상기 제2 램프 구간 동안 상기 제5 내지 제8 파인 단위 전류를 램프 전압(VRAMP)의 출력단으로부터 순차적으로 싱킹할 수 있다.
상기 싱글 램프 구간 중 후기 램프 구간 동안, 제1 및 제2 코오스 제어신호(S<1:2>)는 논리 하이 레벨을 가질 수 있다. 이에 따라, 코오스 램프 전류 생성회로(131)는 상기 후기 램프 구간 동안 램프 전압(VRAMP)의 출력단으로 소오싱되는 상기 제1 및 제2 코오스 단위 전류를 차단할 수 있다. 아울러, 상기 후기 램프 구간 중 앞선 제1 램프 구간 동안 인에이블 신호(SCK<3>)는 논리 로우 레벨을 가질 수 있고, 상기 후기 램프 구간 중 뒷선 제2 램프 구간 동안 인에이블 신호(SCK<3>)는 논리 하이 레벨을 가질 수 있다. 상기 후기 램프 구간 중 상기 제1 램프 구간 동안, 제1 내지 제3 파인 제어신호(SCK<1:3>)는 논리 로우 레벨에서 순차적으로 논리 하이 레벨로 천이될 수 있다. 이에 따라, 파인 램프 전류 생성회로(133)는 상기 후기 램프 구간 중 상기 제1 램프 구간 동안 상기 제1 내지 제4 파인 단위 전류를 램프 전압(VRAMP)의 출력단으로 동시에 소오싱한 다음 소오싱되는 상기 제1 내지 제4 파인 단위 전류를 순차적으로 차단할 수 있다. 상기 후기 램프 구간 중 상기 제2 램프 구간 동안, 제4 내지 제6 파인 제어신호(SCB<1:3>)는 논리 로우 레벨에서 순차적으로 논리 하이 레벨로 천이될 수 있다. 이에 따라, 파인 램프 전류 생성회로(133)는 상기 후기 램프 구간 중 상기 제2 램프 구간 동안 상기 제5 내지 제8 파인 단위 전류를 램프 전압(VRAMP)의 출력단으로부터 순차적으로 싱킹할 수 있다.
정리하면, 상기 싱글 램프 구간 동안 소오싱되는 상기 제1 및 제2 코오스 단위 전류는 상기 초기 램프 구간과 상기 중기 램프 구간과 상기 후기 램프 구간을 거칠 때마다 순차적으로 차단될 수 있고, 상기 제1 내지 제4 파인 단위 전류는 상기 초기 램프 구간과 상기 중기 램프 구간과 상기 후기 램프 구간 동안 반복적으로 소오싱 및 차단될 수 있고, 상기 제5 내지 제8 파인 단위 전류는 상기 초기 램프 구간과 상기 중기 램프 구간과 상기 후기 램프 구간 동안 반복적으로 싱킹될 수 있다.
따라서, 램프전압 생성기(130)는 상기 싱글 램프 구간 동안 상기 파인 레벨만큼씩 지속적으로 감소하는 램프 전압(VRAMP)을 생성할 수 있다.
이와 같은 본 발명의 실시예에 따르면, 코오스 단위 전류와 파인 단위 전류의 합성 전류를 이용하여 램프 전압을 생성하도록 설계됨에 따라 램프 전압 생성기의 회로 구조를 최적화할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 이미지 센싱 장치 110 : 픽셀 어레이
120 : 아날로그/디지털 변환기 130 : 램프전압 생성기

Claims (20)

  1. 제1 램프 구간과 제2 램프 구간을 포함하는 싱글 램프 구간 동안, 코오스(coarse) 레벨로 조절되는 코오스 램프 전류를 생성하기 위한 코오스 램프 전류 생성회로;
    상기 싱글 램프 구간 동안, 파인(fine) 레벨로 조절되는 파인 램프 전류를 생성하기 위한 파인 램프 전류 생성회로; 및
    상기 싱글 램프 구간 동안, 상기 코오스 램프 전류와 상기 파인 램프 전류의 합성 전류에 대응하는 램프 전압을 생성하기 위한 전류-전압 변환회로를 포함하고,
    상기 파인 램프 전류는 상기 싱글 램프 구간 중 상기 제1 램프 구간 동안 상기 램프 전압의 출력단으로 소오싱(sourcing)되는 복수의 제1 파인 단위 전류와, 상기 싱글 램프 구간 중 상기 제2 램프 구간 동안 상기 램프 전압의 출력단으로부터 싱킹(sinking)되는 복수의 제2 파인 단위 전류에 대응하고,
    상기 복수의 제1 파인 단위 전류는 상기 제1 램프 구간 동안 상기 램프 전압의 출력단으로 동시에 소오싱된 다음 순차적으로 차단되고,
    상기 복수의 제2 파인 단위 전류는 상기 제2 램프 구간 동안 상기 램프 전압의 출력단으로부터 순차적으로 싱킹되는 이미지 센싱 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 코오스 램프 전류 생성회로는 고전압단과 상기 램프 전압의 출력단에 접속되고,
    상기 파인 램프 전류 생성회로는 상기 고전압단과 저전압단 중 적어도 하나에 접속되고 상기 램프 전압의 출력단에 접속되고,
    상기 전류-전압 변환회로는 상기 램프 전압의 출력단과 상기 저전압단에 접속되는 이미지 센싱 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 코오스 램프 전류는 상기 싱글 램프 구간 동안 상기 램프 전압의 출력단으로 소오싱(sourcing)되는 복수의 코오스 단위 전류에 대응하고,
    상기 복수의 코오스 단위 전류는 상기 싱글 램프 구간 동안 상기 램프 전압의 출력단으로 동시에 소오싱된 다음 순차적으로 차단되는 이미지 센싱 장치.
  4. 삭제
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 램프 구간과 상기 제2 램프 구간은 상기 싱글 램프 구간 동안 적어도 2회 반복되는 이미지 센싱 장치.
  6. 고전압단과 램프 전압의 출력단 사이에 접속되고, 싱글 램프 구간 동안, 인에이블 신호와 복수의 제1 제어신호에 기초하여 각각 코오스(coarse) 레벨에 대응하는 코오스 단위 전류를 상기 램프 전압의 출력단으로 소오싱(sourcing)하기 위한 복수의 제1 전류 셀;
    상기 고전압단과 상기 램프 전압의 출력단 사이에 접속되고, 상기 싱글 램프 구간 동안, 상기 인에이블 신호와 복수의 제2 제어신호에 기초하여 각각 파인(fine) 레벨에 대응하는 파인 단위 전류를 상기 램프 전압의 출력단으로 소오싱하기 위한 복수의 제2 전류 셀;
    상기 램프 전압의 출력단과 저전압단 사이에 접속되고, 상기 싱글 램프 구간 동안, 상기 인에이블 신호와 복수의 제3 제어신호에 기초하여 각각 상기 파인 단위 전류를 상기 램프 전압의 출력단으로부터 싱킹(sinking)하기 위한 복수의 제3 전류 셀; 및
    상기 램프 전압의 출력단과 상기 저전압단 사이에 접속되는 부하(load)
    를 포함하는 이미지 센싱 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 복수의 제1 전류 셀 각각은,
    상기 코오스 단위 전류를 생성하기 위한 제1 전류원; 및
    상기 복수의 제1 제어신호 중 대응하는 제1 제어신호에 기초하여 상기 제1 전류원과 상기 램프 전압의 출력단 사이에서 스위칭되는 제1 스위치를 포함하는 이미지 센싱 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 복수의 제2 전류 셀 각각은,
    상기 파인 단위 전류를 생성하기 위한 제2 전류원; 및
    상기 복수의 제2 제어신호 중 대응하는 제2 제어신호와 상기 인에이블 신호에 기초하여 상기 제2 전류원과 상기 램프 전압의 출력단 사이에서 스위칭되는 제2 스위치들을 포함하는 이미지 센싱 장치.
  9. 삭제
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 복수의 제3 전류 셀 각각은,
    상기 파인 단위 전류를 생성하기 위한 제3 전류원; 및
    상기 복수의 제3 제어신호 중 대응하는 제3 제어신호와 상기 인에이블 신호에 기초하여 상기 제3 전류원과 상기 램프 전압의 출력단 사이에서 스위칭되는 제3 스위치들을 포함하는 이미지 센싱 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 고전압단과 상기 램프 전압의 출력단 사이에 접속되고, 상기 싱글 램프 구간 중 제1 램프 구간 동안, 상기 인에이블 신호에 기초하여 상기 파인 단위 전류를 상기 램프 전압의 출력단으로 소오싱하기 위한 제1 기본 셀; 및
    상기 램프 전압의 출력단과 상기 저전압단 사이에 접속되고, 상기 싱글 램프 구간 중 제2 램프 구간 동안, 상기 인에이블 신호에 기초하여 상기 파인 단위 전류를 상기 램프 전압의 출력단으로부터 싱킹하기 위한 제2 기본 셀을 더 포함하는 이미지 센싱 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 램프 구간과 상기 제2 램프 구간은 상기 싱글 램프 구간 동안 적어도 2회 반복되는 이미지 센싱 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 부하는 저항(resister)을 포함하는 이미지 센싱 장치.
  14. 픽셀 신호를 생성하기 위한 픽셀 어레이;
    램프 전압에 기초하여 상기 픽셀 신호에 대응하는 이미지 신호를 생성하기 위한 아날로그/디지털 변환기; 및
    싱글 램프 구간 동안, 코오스 레벨로 조절되는 코오스 램프 전류와 파인 레벨로 조절되는 파인 램프 전류의 합성 전류에 기초하여 상기 램프 전압을 생성하기 위한 램프 전압 생성기를 포함하고,
    상기 램프 전압 생성기는,
    상기 싱글 램프 구간 동안 상기 코오스 램프 전류를 생성하기 위한 코오스 램프 전류 생성회로;
    상기 싱글 램프 구간 동안 상기 파인 램프 전류를 생성하기 위한 파인 램프 전류 생성회로; 및
    상기 싱글 램프 구간 동안 상기 합성 전류에 대응하는 상기 램프 전압을 생성하기 위한 전류-전압 변환회로를 포함하고,
    상기 파인 램프 전류 생성회로는,
    고전압단과 상기 램프 전압의 출력단 사이에 접속되고, 상기 싱글 램프 구간 동안 인에이블 신호와 복수의 제2 제어신호에 기초하여 각각 상기 파인 레벨에 대응하는 제1 파인 단위 전류를 상기 램프 전압의 출력단으로 소오싱(sourcing)하는 복수의 제2 전류 셀; 및
    상기 램프 전압의 출력단과 저전압단 사이에 접속되고, 상기 싱글 램프 구간 동안 상기 인에이블 신호와 복수의 제3 제어신호에 기초하여 각각 상기 파인 레벨에 대응하는 제2 파인 단위 전류를 상기 램프 전압의 출력단으로부터 싱킹(sinking)하는 복수의 제3 전류 셀를 포함하는 이미지 센싱 장치.
  15. 삭제
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 코오스 램프 전류 생성회로는 고전압단과 상기 램프 전압의 출력단 사이에 접속되는 복수의 제1 전류 셀을 포함하고,
    상기 복수의 제1 전류 셀은, 상기 싱글 램프 구간 동안, 인에이블 신호와 복수의 제1 제어신호에 기초하여 각각 상기 코오스 레벨에 대응하는 코오스 단위 전류를 상기 램프 전압의 출력단으로 소오싱하는 이미지 센싱 장치.
  17. 삭제
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 파인 램프 전류 생성회로는,
    상기 고전압단과 상기 램프 전압의 출력단 사이에 접속되고, 상기 싱글 램프 구간 중 제1 램프 구간 동안, 상기 인에이블 신호에 기초하여 상기 제1 파인 단위 전류를 상기 램프 전압의 출력단으로 소오싱하기 위한 제1 기본 셀; 및
    상기 램프 전압의 출력단과 상기 저전압단 사이에 접속되고, 상기 싱글 램프 구간 중 제2 램프 구간 동안, 상기 인에이블 신호에 기초하여 상기 제2 파인 단위 전류를 상기 램프 전압의 출력단으로부터 싱킹하기 위한 제2 기본 셀을 더 포함하는 이미지 센싱 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제1 램프 구간과 상기 제2 램프 구간은 상기 싱글 램프 구간 동안 적어도 2회 반복되는 이미지 센싱 장치.
KR1020180027405A 2018-03-08 2018-03-08 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법 KR102651380B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180027405A KR102651380B1 (ko) 2018-03-08 2018-03-08 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법
US16/186,407 US11252364B2 (en) 2018-03-08 2018-11-09 Image sensing device generating ramp voltage with coarse ramp current and fine ramp current for single ramp period
CN201811425251.9A CN110248123B (zh) 2018-03-08 2018-11-27 图像感测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180027405A KR102651380B1 (ko) 2018-03-08 2018-03-08 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20190106229A KR20190106229A (ko) 2019-09-18
KR102651380B1 true KR102651380B1 (ko) 2024-03-27

Family

ID=67842218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180027405A KR102651380B1 (ko) 2018-03-08 2018-03-08 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법

Country Status (3)

Country Link
US (1) US11252364B2 (ko)
KR (1) KR102651380B1 (ko)
CN (1) CN110248123B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021193168A1 (ja) * 2020-03-24 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
KR20210141161A (ko) 2020-05-15 2021-11-23 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법
KR20220111484A (ko) * 2021-02-02 2022-08-09 에스케이하이닉스 주식회사 램프 신호 발생기, 이미지 센서 및 그의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070331A (ja) * 2011-09-26 2013-04-18 Olympus Corp ランプ波生成回路および固体撮像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177901B1 (en) * 1999-02-03 2001-01-23 Li Pan High accuracy, high speed, low power analog-to-digital conversion method and circuit
JP4682750B2 (ja) * 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
JP4774064B2 (ja) * 2008-02-07 2011-09-14 シャープ株式会社 Ａ／ｄ変換回路及び固体撮像装置
KR101557316B1 (ko) 2009-02-13 2015-10-19 삼성전자주식회사 램프 생성기 및 이를 포함하는 이미지 센서
JP2011041205A (ja) * 2009-08-18 2011-02-24 Panasonic Corp 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
JP2011259407A (ja) 2010-05-13 2011-12-22 Sony Corp 信号処理回路、固体撮像素子およびカメラシステム
KR20110129543A (ko) * 2010-05-26 2011-12-02 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 장치들
JP2012019411A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 固体撮像装置
KR101705045B1 (ko) 2010-11-09 2017-02-10 삼성전자주식회사 아날로그 투 디지털 컨버터, 이를 포함하는 이미지 센서 및 아날로그 투 디지털 변환 방법
JP5734121B2 (ja) * 2011-07-15 2015-06-10 ルネサスエレクトロニクス株式会社 固体撮像装置
US8633845B2 (en) * 2012-03-01 2014-01-21 Altasens, Inc. Low power slope-based analog-to-digital converter
CN104137421B (zh) * 2012-03-01 2016-09-28 株式会社尼康 A／d转换电路及固体成像装置
KR20140010718A (ko) * 2012-07-16 2014-01-27 삼성전자주식회사 Ｃｍｏｓ 이미지 센서를 위한 램프 신호 생성기
KR102007386B1 (ko) * 2013-05-30 2019-08-05 에스케이하이닉스 주식회사 디지털 아날로그 변환기, 그를 포함하는 이미지 센싱 장치 및 이미지 센싱 장치의 구동방법
KR102077067B1 (ko) * 2013-06-25 2020-02-13 삼성전자주식회사 램프 신호 생성기 및 이를 포함하는 이미지 센서
JP2015080132A (ja) * 2013-10-18 2015-04-23 ルネサスエレクトロニクス株式会社 固体撮像素子
KR102195409B1 (ko) * 2014-05-29 2020-12-30 삼성전자주식회사 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서
JP6478488B2 (ja) * 2014-06-18 2019-03-06 キヤノン株式会社 Ａｄ変換装置及び固体撮像装置
JP2018037758A (ja) * 2016-08-30 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 イメージセンサ、及び、電子機器
CN108337455B (zh) * 2017-01-18 2022-03-11 三星电子株式会社 图像传感器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070331A (ja) * 2011-09-26 2013-04-18 Olympus Corp ランプ波生成回路および固体撮像装置

Also Published As

Publication number Publication date
CN110248123A (zh) 2019-09-17
US11252364B2 (en) 2022-02-15
KR20190106229A (ko) 2019-09-18
CN110248123B (zh) 2022-01-11
US20190281246A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
KR102651380B1 (ko) 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법
TWI439029B (zh) 電源供應電路，積體電路裝置，固態成像設備，及電子設備
CN105262964B (zh) 固态成像器件、图像数据传输方法以及照相机系统
JP6004664B2 (ja) 光電変換装置、光電変換装置の駆動方法
US8089388B2 (en) Folding analog-to-digital converter
JP6143190B2 (ja) ランプ信号発生回路及びｃｍｏｓイメージセンサ
CN111179834B (zh) 一种光感驱动电路及其驱动方法、光感显示装置
CN101444085A (zh) 半导体摄像元件
CN106558992A (zh) 电源转换装置
US8648290B2 (en) Data selection circuit, data transmission circuit, ramp wave generation circuit, and solid-state imaging device
CN102624393B (zh) 用于列并行单斜率adc的具有动态偏置的级联比较器
CN108061599A (zh) 光检测电路及其检测方法、光检测装置
CN106257922A (zh) 感测器件、图像感测系统及其方法
US7091751B2 (en) Low-power and low-noise comparator having inverter with decreased peak current
CN103873791A (zh) 像素单元读出电路及其方法、像素阵列读出电路及其方法
US7030802B2 (en) AD converter
KR0178521B1 (ko) 리니어 이미지 센서
CN211180620U (zh) 按键信号转换电路及按键控制系统
US7521979B2 (en) Ternary pulse generation circuit
KR102570526B1 (ko) 이미지 센싱 장치
US9473717B2 (en) Counting device for reducing power consumption in binning mode and method therefor
TWI777831B (zh) 具備共享電路架構的電阻電容振蕩器
JP5144177B2 (ja) 情報処理装置
EP1353500B9 (en) Image sensor
JP2024017294A (ja) 光電変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)