KR20220111484A - 램프 신호 발생기, 이미지 센서 및 그의 동작 방법 - Google Patents

램프 신호 발생기, 이미지 센서 및 그의 동작 방법 Download PDF

Info

Publication number
KR20220111484A
KR20220111484A KR1020210014790A KR20210014790A KR20220111484A KR 20220111484 A KR20220111484 A KR 20220111484A KR 1020210014790 A KR1020210014790 A KR 1020210014790A KR 20210014790 A KR20210014790 A KR 20210014790A KR 20220111484 A KR20220111484 A KR 20220111484A
Authority
KR
South Korea
Prior art keywords
ramp voltage
control signal
comparison operation
ramp
current
Prior art date
Application number
KR1020210014790A
Other languages
English (en)
Inventor
배현희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210014790A priority Critical patent/KR20220111484A/ko
Priority to US17/346,792 priority patent/US11652952B2/en
Priority to CN202110890826.XA priority patent/CN114845074A/zh
Publication of KR20220111484A publication Critical patent/KR20220111484A/ko

Links

Images

Classifications

    • H04N5/363—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/37455—
    • H04N5/3765—
    • H04N5/378—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은 리셋 신호에 따른 노이즈를 감지하기 위한 제1 비교 동작과 미가공 데이터(raw data)를 감지하기 위한 제2 비교 동작을 수행하여 상기 미가공 데이터에서 상기 노이즈를 제거한 데이터를 산출하는 변환기, 및 상기 제1 비교 동작 및 상기 제2 비교 동작을 수행하기 위한 램프 전압을 생성하여 상기 변환기에 공급하는 램프 전압 발생기를 포함하는 아날로그-디지털 변환 회로를 제공한다. 램프 전압 발생기는 제1 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 바이어스 전류를 제공하는 제1 전류 회로, 제2 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 부스트 전류를 제공하는 제2 전류 회로, 및 상기 바이어스 전류 및 상기 부스트 전류를 바탕으로 상기 램프 전압을 생성하는 부가 회로를 포함한다.

Description

램프 신호 발생기, 이미지 센서 및 그의 동작 방법{RAMP VOLATGE GENERATOR, IMAGE SENSING DEVICE AND OPERATING METHOD OF THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 램프 신호 발생기, 이미지 센싱 장치 및 그의 동작 방법에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 장치다. 이미지 센서는 CCD(Charge Coupled Device)를 이용한 이미지 센서와 CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센서로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.
본 발명의 일 실시예는 이미지 센서가 보다 빠른 프레임 속도를 가질 수 있는 장치와 동작 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예는 휴대전화 등의 휴대장치 및 동영상 촬영 등에 많이 사용되는 이미지 센서가 높은 해상도 및 고속 동작을 지원할 수 있는 장치와 동작 방법을 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예들은 램프 신호 발생기, 램프 신호 발생기를 포함하는 이미지 센서 및 그의 동작 방법을 제공할 수 있다.
본 발명의 실시 예에 따른 아날로그-디지털 변환 회로는 리셋 신호에 따른 노이즈를 감지하기 위한 제1 비교 동작과 미가공 데이터(raw data)를 감지하기 위한 제2 비교 동작을 수행하여 상기 미가공 데이터에서 상기 노이즈를 제거한 데이터를 산출하는 변환기; 및 상기 제1 비교 동작 및 상기 제2 비교 동작을 수행하기 위한 램프 전압을 생성하여 상기 변환기에 공급하는 램프 전압 발생기를 포함할 수 있다. 상기 램프 전압 발생기는 제1 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 바이어스 전류를 제공하는 제1 전류 회로; 제2 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 부스트 전류를 제공하는 제2 전류 회로; 및 상기 바이어스 전류 및 상기 부스트 전류를 바탕으로 상기 램프 전압을 생성하는 부가 회로를 포함할 수 있다.
또한, 상기 제2 전류 회로는 상기 램프 전압이 목표 전위와 같거나 목표 전위보다 높은 전위를 가질 때까지 상기 부스트 전류를 공급할 수 있다.
또한, 상기 변환기는 상기 램프 전압과 상기 노이즈 및 상기 미가공 데이터를 순차적으로 비교하는 비교기; 클록 신호를 생성하는 클록 제어기; 및 상기 비교기의 결과에 대응하여 상기 클록 신호를 카운트하는 카운터를 포함할 수 있다.
또한, 상기 제2 제어 신호와 상기 제1 제어 신호는 동시에 혹은 순차적으로 활성화되며 상기 제2 제어 신호는 상기 제1 제어 신호보다 활성화되는 구간이 짧을 수 있다.
또한, 상기 제2 제어 신호는 상기 제1 비교 동작 전 및 상기 제2 비교 동작 전에 두 번 활성화될 수 있다.
본 발명의 다른 실시 예에 따른 이미지 센서는 복수의 픽셀을 포함하는 픽셀 어레이; 상기 픽셀 어레이에 리셋 신호 및 전송 신호를 공급하는 드라이버(driver); 상기 리셋 신호에 따른 노이즈를 감지하기 위한 제1 비교 동작과 상기 전송 신호에 따른 미가공 데이터(raw data)를 감지하기 위한 제2 비교 동작을 수행하여 상기 미가공 데이터에서 상기 노이즈를 제거한 데이터를 산출하는 변환기; 상기 제1 비교 동작 및 상기 제2 비교 동작을 수행하기 위한 램프 전압을 생성하여 상기 변환기에 공급하는 램프 전압 발생기; 및 상기 변환기의 결과를 출력하는 데이터 출력 회로를 포함할 수 있다. 상기 램프 전압은 목표 전위와 같거나 목표 전위보다 높은 전위로 상승했다가 상기 목표 전위로 안정될(settled) 수 있다.
또한, 상기 램프 전압 발생기는 제1 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 바이어스 전류를 제공하는 제1 전류 회로; 제2 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 부스트 전류를 제공하는 제2 전류 회로; 및 상기 바이어스 전류 및 상기 부스트 전류를 바탕으로 상기 램프 전압을 생성하는 부가 회로를 포함할 수 있다.
또한, 상기 제2 제어 신호와 상기 제1 제어 신호는 동시에 혹은 순차적으로 활성화되며 상기 제2 제어 신호는 상기 제1 제어 신호보다 활성화되는 구간이 짧을 수 있다.
또한, 상기 제2 제어 신호는 상기 제1 비교 동작 전 및 상기 제2 비교 동작 전에 두 번 활성화될 수 있다.
또한, 상기 변환기는 상기 램프 전압과 상기 노이즈 및 상기 미가공 데이터를 순차적으로 비교하는 비교기; 클록 신호를 생성하는 클록 제어기; 및 상기 비교기의 결과에 대응하여 상기 클록 신호를 카운트하는 카운터를 포함할 수 있다.
또한, 상기 픽셀 어레이는 열(column) 단위로 상기 노이즈 및 상기 미가공 데이터를 출력할 수 있다. 상기 변환기는 상기 열 단위로 상기 노이즈 및 상기 미가공 데이터에 대해 상기 제1 비교 동작 및 상기 제2 비교 동작을 수행하는 복수의 구성 요소를 포함할 수 있다. 상기 램프 전압 발생기는 상기 복수의 구성 요소에 동일하게 상기 램프 전압을 공급할 수 있다.
본 발명의 다른 실시 예에 따른 이미지 센서의 동작 방법은 복수의 픽셀을 포함하는 픽셀 어레이에서 전달되는 노이즈를 감지하기 위한 제1 비교 동작과 미가공 데이터(raw data)를 감지하기 위한 제2 비교 동작을 수행하는 변환기에 램프 전압을 공급하는 램프 전압 발생기를 포함하는 이미지 센서에서 사용될 수 있다. 이미지 센서의 동작 방법은 제1 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 바이어스 전류를 생성하는 단계; 제2 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 부스트 전류를 제공하는 단계; 및 상기 바이어스 전류 및 상기 부스트 전류를 바탕으로 상기 램프 전압을 생성하는 단계를 포함할 수 있다.
또한, 상기 램프 전압은 상기 부스트 전류에 의해 목표 전위와 같거나 목표 전위보다 높은 전위를 가질 때까지 상승했다가 상기 목표 전위로 안정될 수 있다.
또한, 상기 제2 제어 신호와 상기 제1 제어 신호는 동시에 혹은 순차적으로 활성화되며 상기 제2 제어 신호는 상기 제1 제어 신호보다 활성화되는 구간이 짧을 수 있다.
또한, 상기 제2 제어 신호는 상기 제1 비교 동작 전 및 상기 제2 비교 동작 전에 두 번 활성화될 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 일 실시 예에 따른 이미지 센서는 램프 신호의 안정화에 소요되는 시간을 줄여 픽셀 신호를 변환하는 데 소요되는 시간을 줄일 수 있다.
또한, 본 발명의 일 실시 예에 따른 이미지 센서는 고속의 프레임 속도를 지원할 수 있어, 이미지 센서가 보다 다양한 장치를 지원할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 설명한다.
도 2는 도 1에서 설명한 변환 회로의 예를 설명한다.
도 3은 도 1~2에서 설명한 이미지 센서의 동작을 설명한다.
도 4는 도 2~3에서 설명한 램프 전압에 대해 설명한다.
도 5는 본 발명의 일 실시예에 따른 램프 전압 발생기에 대해 설명한다.
도 6은 도 5에서 설명한 램프 전압 발생기의 동작을 설명한다.
도 7은 본 발명의 다른 실시예에 따른 램프 전압 발생기에 대해 설명한다.
도 8은 도 7에서 설명한 램프 전압 발생기의 동작을 설명한다.
도 9는 본 발명의 다른 실시예에 따른 이미지 센서의 동작 방법을 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 설명한다. 도 1에서 설명하는 이미지 센서 (CIS)는 휴대폰, 감시 보안, 자율 주행, 머신 비전 및 사물 인터넷 등의 분야에서 사용되는 장치에서 널리 사용될 수 있다.
도 1을 참조하면, 이미지 센서는 픽셀 어레이(110), 로우 디코더(120), 컨트롤러(130), 아날로그-디지털 변환 회로(140), 데이터 출력 회로(150)를 포함할 수 있다. 한편, 실시예에 따라, 이미지 센서는 도시되지 않은 모듈 혹은 회로를 더 포함할 수 있다.
픽셀 어레이(110)는 복수의 픽셀(112)를 포함할 수 있다. 복수의 픽셀(112)은 가로, 세로 방향으로 정렬된 구조를 가질 수 있다. 픽셀(112)은 하나의 포토 다이오드와 4개의 트랜지스터를 포함하는 구조를 가질 수 있다. 실시예에 따라, 픽셀(112)은 하나의 포토 다이오드와 3개의 트랜지스터를 포함할 수도 있다. 또한, 픽셀(112)은 복수의 포토 다이오드를 포함할 수도 있다.
로우 디코더 혹은 드라이버(120)는 픽셀 어레이(110)에 포함된 픽셀(112)을 행(ROW) 단위로 구동시킬 수 있다. 로우 디코더(120)가 행 단위로 픽셀(112)을 구동시키면, 픽셀(112)은 열(COLUMN)마다 배치된 배선을 통해 신호를 아날로그-디지털 변환 회로(140)로 전달할 수 있다. 로우 디코더(120)는 컨트롤러(130)에 의해 제어될 수 있다.
컨트롤러(130)는 이미지 센서의 전반적인 동작에 관여할 수 있다. 컨트롤러(130)는 로우 디코더(120)를 제어할 뿐만 아니라 아날로그-디지털 변환 회로(140) 및 데이터 출력 회로(150)를 제어할 수도 있다.
로우 디코더(120)에 의해 구동되는 픽셀(112)이 출력하는 신호 혹은 정보는 아날로그 신호이다. 아날로그-디지털 변환 회로(140)는 픽셀(112)에서 출력되는 신호 혹은 정보를 디지털 신호 혹은 정보로 변환할 수 있다. 아날로그-디지털 변환 회로(140)에 의해 산출된 디지털 신호 혹은 정보는 데이터 출력 회로(150)에 임시 저장될 수 있고, 컨트롤러(130)에 의해 출력 데이터(DATA_OUTPUT)를 다른 장치(예, 회로, 모듈 등)에 전달할 수 있다.
이미지 센서에 포함된 아날로그-디지털 변환 회로(140)는 열(column) 단위로 동작하는 유닛 혹은 모듈이 병렬로 배치된 신호 판독 구조(즉, 열 병렬(column-parallel) 구조)를 가질 수 있다. 이러한 구조의 아날로그-디지털 변환 회로(140)는 픽셀 어레이(110)에서 출력되는 데이터를 판독하는 과정에서 노이즈(noise)를 줄일 수 있고 대역폭을 높일 수 있다. 이를 통해, 아날로그-디지털 변환 회로(140)는 픽셀 어레이(110)에서 출력되는 데이터를 판독하여 신호 품질의 저하를 줄이면서 매우 높은 속도로 판독된 데이터를 출력하도록 지원할 수 있다.
이미지 센서의 해상도(resolution)가 증가하면, 픽셀 어레이(110) 내 픽셀(112)의 크기(예, 평면적 혹은 피치(pitch))가 줄어든다. 이미지 센서가 더 높은 프레임 속도를 지원할수록, 픽셀 어레이(110) 내 픽셀(112)이 입사광을 수신하여 전하로 변환하는 시간이 짧아질 수 있다. 또한, 이미지 센서가 휴대용 단말기, 카메라 등과 같은 소형 장치에 탑재되면서, 이미지 센서의 크기에 제약이 발생한다. 이러한 이유로, 아날로그-디지털 변환 회로(140)는 좁은 간격의 각 열에 배치되고 픽셀 어레이(110)에서 출력되는 신호 혹은 정보의 크기가 작아지면서, 아날로그-디지털 변환 회로(140)는 매우 엄격한 제약 조건에서 설계될 필요가 있다.
도 2는 도 1에서 설명한 변환 회로의 예를 설명한다.
도 2를 참조하면, 아날로그-디지털 변환 회로(140)는 램프 전압 발생기(142), 클록 신호 제어기(146), 비교기(144) 및 카운터(148)를 포함할 수 있다. 픽셀 어레이(110)에 포함된 복수의 픽셀(112)은 로우 디코더 혹은 드라이버(120)에 의해 구동되어 정보 혹은 신호(VPIX)를 비교기(144)로 전달할 수 있다. 램프 전압 발생기(142)는 비교기(144)에 램프 전압(VRAMP)을 공급한다. 비교기(144)는 램프 전압(VRAMP)과 픽셀 어레이(110)에서 전달된 정보 혹은 신호(VPIX)를 비교하여 비교 결과(CMP)를 출력한다. 클록 신호 제어기(146)는 기 설정된 주기를 가지는 클록 신호를 카운터(148)로 제공하고, 카운터(148)는 비교기(144)에서 출력된 비교 결과(CMP)에 대응하여 클록 신호를 카운트한다. 이러한 동작을 통해, 픽셀 어레이(110)에서 전달된 정보 혹은 신호(VPIX)는 아날로그 값이었으나, 카운터(148)에서 출력되는 결과(Counter Output, 도 3참조)는 디지털 값이다.
도 2에 도시된 아날로그-디지털 변환 회로(140)는 열 병렬(column-parallel) 구조를 가지고 있다. 전술한 바와 같이, 열 병렬(column-parallel) 구조는 각 열마다 그에 대응하는 각각의 변환 모듈이 배치된 구조로서, 픽셀 어레이(110) 내 하나의 행(row)에 대응하는 복수의 픽셀(112)이 선택되면, 복수의 픽셀(112)과 연결된 복수의 열(column)을 통해 정보 혹은 신호(VPIX)를 전달한다. 열 병렬(column-parallel) 구조로 배치된 변환 모듈은 아날로그 정보 혹은 신호(VPIX)를 디지털 값(데이터)으로 변환한다. 램프 전압 발생기(142)에서 출력된 램프 전압(VRAMP)은 각 열마다 배치된 변환 모듈에 공유될 수 있다. 실시예에 따라, 램프 전압 발생기(142)는 컨트롤러(130)에서 전달되는 제어 신호(예, Ramp_En, Boost_En, 도 5 및 7 참조)에 의해 구동될 수 있다. 아날로그-디지털 변환 회로(140) 내 각 열마다 배치되는 변환 모듈은 비교 모듈과 카운터 모듈만을 포함하고 있어, 큰 면적이 필요하지 않을 수 있다.
한편, 이미지 센서 내 픽셀 어레이(110)에 포함된 복수의 픽셀(112)들이 동일한 환경(예, 조명 등)에서 서로 다른 정보 혹은 신호가 출력되는 고정 패턴 노이즈(Fixed Pattern Noise, FPN)가 야기될 수 있다. 고정 패턴 노이즈(FPN)는 복수의 픽셀(112)에 포함된 열 단위로 배치되는 트랜지스터의 불일치(mismatching) 및 픽셀(112)에서 생성된 암전류 등에 의해 발생될 수 있다. 아날로그-디지털 변환 회로(140)는 고정 패턴 노이즈(FPN)를 제거하기 위해 상관 이중 샘플링(Correlated Double Sampling, CDS) 동작을 수행할 수 있다. 상관 이중 샘플링(CDS) 동작은 도 3에서 후술한다.
한편, 이미지 센서(CMOS image sensor, CIS)에 포함된 픽셀 어레이(110) 내 픽셀의 수 및 촬영 속도(frame rate)가 높아짐에 따라, 아날로그-디지털 변환 회로(140)는 화소의 출력을 읽어 들이기 위한 다양한 구조를 가질 수 있다. 실시예에 따라, 아날로그-디지털 변환 회로(140)는 높은 선형성을 가지며 적은 면적을 차지하는 단일-기울기 변환 회로(Single-slope ADC, SS ADC)를 포함할 수 있다. 단일-기울기 변환 회로(SS ADC)는 아날로그-디지털 변환을 위해 많은 수의 클럭을 필요로 하기 때문에 짧은 아날로그-디지털 변환 시간과 높은 해상도를 달성하는 데 어려울 수 있다. 또한, 실시예에 따라, 단일-기울기 변환 회로(SS ADC)의 단점을 극복하기 위해, 아날로그-디지털 변환 회로(140)는 델타-시그마 변환 회로(delta-sigma ΔΣ ADC), 싸이클릭 변환 회로(cyclic ADC), 혹은 축차 근사 레지스터형 변환 회로(Successive approximation register ADC, SAR ADC) 등을 포함할 수 있다. 델타-시그마 변환 회로(delta-sigma ΔΣ ADC) 및 싸이클릭 변환 회로(cyclic ADC)는 잡음이 적고, 아날로그-디지털 변환 시간이 짧은 반면, 전력 소비가 큰 연산 증폭기가 필요할 수 있다. 축차 근사 레지스터형 변환 회로(SAR ADC)는 커패시터, 디지털-아날로그 변환기(digital-to-analog converter: DAC), SAR 로직 및 비교기를 포함하여, 전력 소모는 줄일 수 있고 아날로그-디지털 변환 시간이 짧지만, 잡음이 크고 넓은 면적이 필요할 수 있다.
도 3은 도 1~2에서 설명한 이미지 센서의 동작을 설명한다.
도 1 내지 도 3을 참조하면, 이미지 센서의 동작은 램프 전압 발생기(142)에서 출력되는 램프 전압(VRAMP), 픽셀(122)에서 출력된 정보 혹은 신호(VPIX), 비교기(144)에서 출력되는 비교 결과(CMP) 및 카운터(148)에서 출력되는 결과(Counter Output)를 이용하여 설명할 수 있다. 특히, 아날로그-디지털 변환 회로(140)는 두 번의 비교 동작을 수행할 수 있다. 아날로그-디지털 변환 회로(140)가 수행하는 제1 비교 동작(제1단계)과 제2 비교 동작(제2단계)는 상관 이중 샘플링(CDS) 동작과 관련될 수 있다.
픽셀(122)에서 출력된 정보 혹은 신호(VPIX)는 리셋 신호(RX, 도 4 참조)에 의해 리셋 상태에서의 전위를 가질 수 있고, 포토 다이오드(광 변환 소자)가 입사광에 대응하여 전하를 생성한 뒤에는 전위가 변경될 수 있다. 비교기(144)의 제1 비교 동작은 리셋 신호(RX)에 의한 리셋 상태에서의 전위와 램프 전압(VRAMP)을 비교한다. 램프 전압(VRAMP)이 픽셀(122)에서 출력된 정보 혹은 신호(VPIX)보다 낮아지면, 비교 결과(CMP)가 변경된다. 카운터(148)는 비교 결과(CMP)가 변경되기 전까지 클록 신호를 카운트하여 노이즈에 대한 값을 얻을 수 있다.
픽셀(122) 내 포토 다이오드(광 변환 소자)가 입사광에 대응하여 전하를 생성한 후, 픽셀(122)에서 출력된 정보 혹은 신호(VPIX)는 변경된다. 비교기(144)는 픽셀(122)에서 출력된 정보 혹은 신호(VPIX)와 램프 전압(VRAMP)을 비교하고, 램프 전압(VRAMP)이 픽셀(122)에서 출력된 정보 혹은 신호(VPIX)보다 낮아지면 비교 결과(CMP)가 변경된다. 카운터(148)는 비교 결과(CMP)가 변경되기 전까지 클록 신호를 카운트하여 데이터를 얻을 수 있다. 상관 이중 샘플링(CDS) 동작을 통해 제1 비교 동작에서 얻어진 값을 제2 비교 동작에서 얻어진 값에서 차감하면, 노이즈가 제거된 픽셀(122)이 입사광에 대응하여 전하를 생성한 양에 대응하는 데이터(Data)를 얻을 수 있다.
도 3에 설명하는 램프 전압(VRAMP)은 일정하게 유지되는 기울기 혹은 경사(slope)를 가진다. 아날로그-디지털 변환 회로(140)는 픽셀(122)에서 출력된 정보 혹은 신호(VPIX)와 램프 전압(VRAMP)이 동일해지는 시간 또는 시점에 대응하는 디지털 신호(즉, 디지털 코드)를 출력할 수 있다. 램프 전압(VRAMP)의 경사(slope)는 해상도와 관련될 수 있다. 기생 캐패시터 등과 같은 요인으로부터 램프 전압(VRAMP)의 기울기의 비율이 틀어지는 것을 피하고 일정하게 유지시킬수록, 아날로그-디지털 변환 회로(140)가 수행하는 아날로그-디지털 변환의 선형성을 향상시킬 수 있다.
도 4는 도 2~3에서 설명한 램프 전압(VRAMP)에 대해 설명한다.
도 4를 참조하면, 램프 전압(VRAMP)은 픽셀 어레이(110) 내 픽셀(112)의 구동에 대응하여 기 설정된 목표 전위를 가지고 비교기(144)가 수행하는 제1 비교 동작(제1단계)과 제2 비교 동작(제2단계) 중에 일정한 기울기로 전위가 달라져야 한다. 도 5 및 도 7에 도시된 램프 전압(VRAMP)을 생성하기 위한 램프 인에이블 신호(Ramp_En)는 오토제로 동작(AZ) 후, 첫번째 부스팅 구간의 시작부터 제2 비교 동작의 끝까지 활성화될 수 있다.
실시예에 따라, 이미지 센서는 오토제로(Auto Zero, AZ) 동작, 제1 비교 동작(제1단계) 및 제2 비교 동작(제2단계)를 통해 픽셀(112)의 입사광에 대응하는 데이터(Data_Output)를 출력할 수 있다. 오토 제로 신호(AZ)에 따른 오토제로 동작(AZ) 동안, 이미지 센서는 램프 신호(VRAMP)와 픽셀(122)에서 출력된 정보 혹은 신호(VPIX)의 레벨을 일치시킬 수 있다. 제1 비교 동작(제1단계) 동안, 이미지 센서는 노이즈를 제거하고 정확한 픽셀 데이터(Pixel Data)를 획득하기 위한 기준으로써 픽셀(122)에 잔류하는 전압값을 측정할 수 있다. 제1 비교 동작(제1단계) 동안 측정되는 잔류 전압값은 픽셀(122)마다 다를 수 있다. 제2 비교 동작(제2단계) 동안, 이미지 센서는 입사광에 대응하여 생성된 전하량을 통해 얻어진 정보 혹은 신호(VPIX)를 디지털 값으로 변환하여 출력 데이터(DATA_OUTPUT)를 출력할 수 있다.
도 4를 참조하면, 오토제로(Auto Zero, AZ) 동작 후 제1 비교 동작(제1단계) 전(부스팅 구간), 램프 전압(VRAMP)은 기 설정된 전위로 상승된다. 제1 비교 동작(제1단계) 이후 제2 비교 동작(제2단계) 전(부스팅 구간), 램프 전압(VRAMP)은 기 설정된 전위로 다시 상승된다. 부스팅 구간 동안 램프 전압(VRAMP)의 전위가 빨리 상승할수록, 제1 비교 동작(제1단계) 및 제2 비교 동작(제2단계)의 수행을 앞당겨 수행할 수 있다. 또는, 램프 전압(VRAMP)을 기 설정된 전위로 상승시키기 위한 부스팅 구간을 줄일 수 있다. 이를 통해, 이미지 센서의 프레임 속도를 높일 수 있다.
도 5는 본 발명의 일 실시예에 따른 램프 전압 발생기(142A)에 대해 설명한다.
도 5를 참조하면, 램프 전압 발생기(142A)는 램프 인에이블 신호(Ramp_En)에 대응하여 램프 전압(VRAMP)을 생성하기 위한 바이어스 전류를 제공하는 제1 전류 회로(362), 램프 인에이블 신호(Ramp_En)에 대응하여 램프 전압(VRAMP)을 생성하기 위한 부스트 전류를 제공하는 제2 전류 회로(364A), 및 바이어스 전류 및 부스트 전류를 바탕으로 램프 전압(VRAMP)을 생성하는 부가 회로를 포함할 수 있다. 실시예에 따라, 제1 전류 회로(362) 및 제2 전류 회로(364A)는 전류원을 포함할 수 있고, 부가 회로는 가변 저항을 포함할 수 있다. 도 5에 도시된 전류원 및 가변 저항은 예를 들어 도시한 것일 뿐, 램프 전압 발생기(142A)에 포함되는 제1 전류 회로(362), 제2 전류 회로(364A) 및 부가 회로의 구성은 달라질 수 있다.
도 6은 도 5에서 설명한 램프 전압 발생기(142A)의 동작을 설명한다.
도 5 및 도 6을 참조하면, 램프 전압 발생기(142A)에서 출력되는 램프 전압(VRAMP)은 설계된 전위(202)를 가지도록 설계될 수 있다. 하지만, 램프 전압 발생기(142A)가 바이어스 전류를 출력하는 제1 전류 회로(362)을 포함하고, 부스트 전류를 출력하는 제2 전류 회로(364A)를 사용하지 않을 경우, 램프 전압(VRAMP)은 제1 전위(204)를 가질 수 있다. 제1 전위(204)는 설계된 전위(202)에 비하여 기 설정된 전위 레벨로 상승하는 데 소요되는 시간이 길다. 반면, 램프 전압 발생기(142A)가 제1 전류 회로(362) 및 제2 전류 회로(364A)를 사용하는 경우, 보다 많은 전류를 빠르게 공급할 수 있어 램프 전압(VRAMP)은 제2 전위(206)를 가질 수 있다. 즉, 부스트 전류를 제공하는 제2 전류 회로(354A)로 인하여, 램프 전압(VRAMP)은 제1 전위(204) 보다 더 빠른 시간 안에 기 설정된 전위 레벨로 상승하는 제2 전위(206)를 가질 수 있다. 램프 전압(VRAMP)이 보다 더 빠르 시간에 기 설정된 전위 레벨로 상승하면서, 도 4에서 설명한 부스팅 구간을 단축시킬 수 있다.
도 7은 본 발명의 다른 실시예에 따른 램프 전압 발생기(142B)에 대해 설명한다.
도 5를 참조하면, 램프 전압 발생기(142A)는 램프 인에이블 신호(Ramp_En)에 대응하여 램프 전압(VRAMP)을 생성하기 위한 바이어스 전류를 제공하는 제1 전류 회로(362), 부스트 인에이블 신호(Boost_En)에 대응하여 램프 전압(VRAMP)을 생성하기 위한 부스트 전류를 제공하는 제2 전류 회로(364), 및 바이어스 전류 및 부스트 전류를 바탕으로 램프 전압(VRAMP)을 생성하는 부가 회로를 포함할 수 있다. 실시예에 따라, 제1 전류 회로(362) 및 제2 전류 회로(364)는 전류원을 포함할 수 있고, 부가 회로는 가변 저항을 포함할 수 있다. 도 7에 도시된 전류원 및 가변 저항은 예를 들어 도시한 것일 뿐, 램프 전압 발생기(142A)에 포함되는 제1 전류 회로(362), 제2 전류 회로(364) 및 부가 회로의 구성은 달라질 수 있다.
도 5와 도 7에서 설명하는 램프 전압 발생기(142A, 142B)를 비교하면, 제2 전류 회로(364A, 364B)에 차이가 있다. 도 5에서 설명한 제2 전류 회로(364A)는 제1 전류 회로(362)와 동일한 신호인 램프 인에이블 신호(Ramp_En)에 의해 제어될 수 있다. 하지만, 도 7에서 설명한 제2 전류 회로(364B)는 제1 전류 회로(362)를 제어하는 램프 인에이블 신호(Ramp_En)와 다른 신호인 부스트 인에이블 신호(Boost_En)에 의해 제어될 수 있다. 부스트 인에이블 신호(Boost_En)는 램프 인에이블 신호(Ramp_En)와 동시에 활성화되지만, 부스트 인에이블 신호(Boost_En)는 램프 인에이블 신호(Ramp_En)에 비하여 활성화되는 구간이 짧다. 램프 전압 발생기(142A)에서는 제2 전류 회로(364B)를 부스팅 구간의 일부에서만 사용하고 그 외 다른 동작 구간에서는 사용하지 않을 수 있다.
한편, 실시예에 따라, 부스트 인에이블 신호(Boost_En)와 램프 인에이블 신호(Ramp_En)가 순차적으로 활성화될 수도 있다. 부스트 인에이블 신호(Boost_En)와 램프 인에이블 신호(Ramp_En)가 순차적으로 활성화되더라도 부스트 인에이블 신호(Boost_En)의 활성화 구간은 램프 인에이블 신호(Ramp_En)의 활성화 구간에 중첩될 수 있다.
도 8은 도 7에서 설명한 램프 전압 발생기(142B)의 동작을 설명한다.
도 7 및 도 8을 참조하면, 램프 전압 발생기(142B)에서 출력되는 램프 전압(VRAMP)은 설계된 전위(212)를 가지도록 설계될 수 있다. 하지만, 램프 전압 발생기(142A)가 바이어스 전류를 출력하는 제1 전류 회로(362)을 포함하고, 부스트 전류를 출력하는 제2 전류 회로(364B)를 사용하지 않을 경우, 램프 전압(VRAMP)은 제1 전위(214)를 가질 수 있다. 제1 전위(204)는 설계된 전위(202)에 비하여 기 설정된 전위 레벨로 상승하는 데 소요되는 시간이 길다. 반면, 램프 전압 발생기(142A)가 제1 전류 회로(362) 및 제2 전류 회로(364B)를 사용하는 경우, 램프 전압(VRAMP)은 제2 전위(216)를 가질 수 있다. 부스트 전류를 제공하는 제2 전류 회로(354B)로 인하여, 램프 전압(VRAMP)은 제1 전위(214) 보다 더 빠른 시간 안에 기 설정된 전위 레벨로 상승하는 제2 전위(216)를 가질 수 있다. 특히, 부스트 인에이블 신호(Boost_En)에 의해 구동되는 제2 전류 회로(354B)는 램프 전압(VRAMP)이 기 설정된 목표 전위를 넘는 과전압 상태를 유도할 수 있다. 즉, 제2 전류 회로(354B)는 제2 전위(216)가 부스팅 구간 중 일시적으로 설계된 전위(212)보다 높은 값을 가지도록 유도할 수 있다. 이 경우, 램프 전압(VRAMP)이 보다 더 빠르 시간에 기 설정된 전위 레벨로 상승할 수 있고, 도 4에서 설명한 부스팅 구간을 단축시킬 수 있다.
도 9는 본 발명의 다른 실시예에 따른 이미지 센서의 동작 방법을 설명한다. 도 1 내지 도 8을 참조하면, 이미지 센서는 복수의 픽셀(112)을 포함하는 픽셀 어레이(110)을 포함한다. 이미지 센서는 픽셀(112)에서 전달되는 노이즈를 감지하기 위한 제1 비교 동작(제1단계)과 미가공 데이터(raw data)를 감지하기 위한 제2 비교 동작(제2단계)을 수행하는 아날로그-디지털 변환 회로(140)에 램프 전압(VRAMP)을 공급하는 램프 전압 발생기(142)를 포함할 수 있다.
도 9를 참조하면, 이미지 센서의 동작 방법은 제1 제어 신호에 대응하여 램프 전압(VRAMP)을 생성하기 위한 바이어스 전류를 생성하는 단계(282), 제2 제어 신호에 대응하여 램프 전압(VRAMP)을 생성하기 위한 부스트 전류를 제공하는 단계(284), 및 바이어스 전류 및 부스트 전류를 바탕으로 램프 전압(VRAMP)을 생성하는 단계(286)를 포함할 수 있다.
실시예에 따라, 바이어스 전류는 램프 전압(VRAMP)의 전위를 유지하거나 조정하기 위한 수단으로 사용되고, 부스트 전류는 램프 전압(VRAMP)의 전위를 상승시키기 위해 짧은 시간 동안 사용되는 수단일 수 있다. 도 8을 참조하면 부스트 전류로 인해, 램프 전압(VRAMP)은 목표 전위와 같거나 목표 전위보다 높은 전위를 가질 때까지 상승했다가 목표 전위로 안정될 수 있다 (도 8에서 설명하는 제2 전위(216) 참조).
실시예에 따라, 제2 제어 신호와 제1 제어 신호는 동시에 활성화되며 제2 제어 신호는 제1 제어 신호보다 활성화되는 구간이 짧을 수 있다. 예를 들면, 도 7을 참조하면, 제1 제어 신호는 램프 인에이블 신호(Ramp_En)이고, 제2 제어 신호는 부스트 인에이블 신호(Boost_En)일 수 있다. 또한, 도 4를 참조하면, 픽셀(112)에서 출력되는 정보 혹은 신호(VPIX)를 아날로그-디지털 변환을 통해 출력 데이터(DATA_OUTPUT)를 출력하는 과정에서, 제2 제어 신호는 제1 비교 동작 전 및 제2 비교 동작 전에 두 번 활성화될 수 있다. 실시예에 따라, 제2 제어 신호와 제1 제어 신호는 순차적으로 활성화될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (15)

  1. 리셋 신호에 따른 노이즈를 감지하기 위한 제1 비교 동작과 미가공 데이터(raw data)를 감지하기 위한 제2 비교 동작을 수행하여 상기 미가공 데이터에서 상기 노이즈를 제거한 데이터를 산출하는 변환기; 및
    상기 제1 비교 동작 및 상기 제2 비교 동작을 수행하기 위한 램프 전압을 생성하여 상기 변환기에 공급하는 램프 전압 발생기를 포함하고,
    상기 램프 전압 발생기는
    제1 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 바이어스 전류를 제공하는 제1 전류 회로;
    제2 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 부스트 전류를 제공하는 제2 전류 회로; 및
    상기 바이어스 전류 및 상기 부스트 전류를 바탕으로 상기 램프 전압을 생성하는 부가 회로를 포함하는, 아날로그-디지털 변환 회로.
  2. 제1항에 있어서,
    상기 제2 전류 회로는 상기 램프 전압이 목표 전위와 같거나 목표 전위보다 높은 전위를 가질 때까지 상기 부스트 전류를 공급하는,
    아날로그-디지털 변환 회로.
  3. 제1항에 있어서,
    상기 변환기는
    상기 램프 전압과 상기 노이즈 및 상기 미가공 데이터를 순차적으로 비교하는 비교기;
    클록 신호를 생성하는 클록 제어기; 및
    상기 비교기의 결과에 대응하여 상기 클록 신호를 카운트하는 카운터
    를 포함하는, 아날로그-디지털 변환 회로.
  4. 제1항에 있어서,
    상기 제2 제어 신호와 상기 제1 제어 신호는 동시에 혹은 순차적으로 활성화되며 상기 제2 제어 신호는 상기 제1 제어 신호보다 활성화되는 구간이 짧은,
    아날로그-디지털 변환 회로.
  5. 제1항에 있어서,
    상기 제2 제어 신호는 상기 제1 비교 동작 전 및 상기 제2 비교 동작 전에 두 번 활성화되는,
    아날로그-디지털 변환 회로.
  6. 복수의 픽셀을 포함하는 픽셀 어레이;
    상기 픽셀 어레이에 리셋 신호 및 전송 신호를 공급하는 드라이버(driver);
    상기 리셋 신호에 따른 노이즈를 감지하기 위한 제1 비교 동작과 상기 전송 신호에 따른 미가공 데이터(raw data)를 감지하기 위한 제2 비교 동작을 수행하여 상기 미가공 데이터에서 상기 노이즈를 제거한 데이터를 산출하는 변환기;
    상기 제1 비교 동작 및 상기 제2 비교 동작을 수행하기 위한 램프 전압을 생성하여 상기 변환기에 공급하는 램프 전압 발생기; 및
    상기 변환기의 결과를 출력하는 데이터 출력 회로를 포함하고,
    상기 램프 전압은 목표 전위와 같거나 목표 전위보다 높은 전위로 상승했다가 상기 목표 전위로 안정되는(settled), 이미지 센서.
  7. 제6항에 있어서,
    상기 램프 전압 발생기는
    제1 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 바이어스 전류를 제공하는 제1 전류 회로;
    제2 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 부스트 전류를 제공하는 제2 전류 회로; 및
    상기 바이어스 전류 및 상기 부스트 전류를 바탕으로 상기 램프 전압을 생성하는 부가 회로를 포함하는, 이미지 센서.
  8. 제7항에 있어서,
    상기 제2 제어 신호와 상기 제1 제어 신호는 동시에 혹은 순차적으로 활성화되며 상기 제2 제어 신호는 상기 제1 제어 신호보다 활성화되는 구간이 짧은,
    이미지 센서.
  9. 제7항에 있어서,
    상기 제2 제어 신호는 상기 제1 비교 동작 전 및 상기 제2 비교 동작 전에 두 번 활성화되는,
    이미지 센서.
  10. 제6항에 있어서,
    상기 변환기는
    상기 램프 전압과 상기 노이즈 및 상기 미가공 데이터를 순차적으로 비교하는 비교기;
    클록 신호를 생성하는 클록 제어기; 및
    상기 비교기의 결과에 대응하여 상기 클록 신호를 카운트하는 카운터
    를 포함하는, 이미지 센서.
  11. 제6항에 있어서,
    상기 픽셀 어레이는 열(column) 단위로 상기 노이즈 및 상기 미가공 데이터를 출력하고,
    상기 변환기는 상기 열 단위로 상기 노이즈 및 상기 미가공 데이터에 대해 상기 제1 비교 동작 및 상기 제2 비교 동작을 수행하는 복수의 구성 요소를 포함하며,
    상기 램프 전압 발생기는 상기 복수의 구성 요소에 동일하게 상기 램프 전압을 공급하는,
    이미지 센서.
  12. 복수의 픽셀을 포함하는 픽셀 어레이에서 전달되는 노이즈를 감지하기 위한 제1 비교 동작과 미가공 데이터(raw data)를 감지하기 위한 제2 비교 동작을 수행하는 변환기에 램프 전압을 공급하는 램프 전압 발생기를 포함하는 이미지 센서에 있어서,
    제1 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 바이어스 전류를 생성하는 단계;
    제2 제어 신호에 대응하여 상기 램프 전압을 생성하기 위한 부스트 전류를 제공하는 단계; 및
    상기 바이어스 전류 및 상기 부스트 전류를 바탕으로 상기 램프 전압을 생성하는 단계
    를 포함하는, 이미지 센서의 동작 방법.
  13. 제12항에 있어서,
    상기 램프 전압은 상기 부스트 전류에 의해 목표 전위와 같거나 목표 전위보다 높은 전위를 가질 때까지 상승했다가 상기 목표 전위로 안정되는,
    이미지 센서의 동작 방법.
  14. 제12항에 있어서,
    상기 제2 제어 신호와 상기 제1 제어 신호는 동시에 혹은 순차적으로 활성화되며 상기 제2 제어 신호는 상기 제1 제어 신호보다 활성화되는 구간이 짧은,
    이미지 센서의 동작방법.
  15. 제12항에 있어서,
    상기 제2 제어 신호는 상기 제1 비교 동작 전 및 상기 제2 비교 동작 전에 두 번 활성화되는,
    이미지 센서의 동작방법.
KR1020210014790A 2021-02-02 2021-02-02 램프 신호 발생기, 이미지 센서 및 그의 동작 방법 KR20220111484A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210014790A KR20220111484A (ko) 2021-02-02 2021-02-02 램프 신호 발생기, 이미지 센서 및 그의 동작 방법
US17/346,792 US11652952B2 (en) 2021-02-02 2021-06-14 Ramp voltage generator, image sensing device and operating method of the same
CN202110890826.XA CN114845074A (zh) 2021-02-02 2021-08-04 模数转换电路、图像感测装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210014790A KR20220111484A (ko) 2021-02-02 2021-02-02 램프 신호 발생기, 이미지 센서 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220111484A true KR20220111484A (ko) 2022-08-09

Family

ID=82562363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210014790A KR20220111484A (ko) 2021-02-02 2021-02-02 램프 신호 발생기, 이미지 센서 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US11652952B2 (ko)
KR (1) KR20220111484A (ko)
CN (1) CN114845074A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230027368A (ko) * 2021-08-18 2023-02-28 삼성전자주식회사 엠퍼시스 회로 및 프리-엠퍼시스 회로를 포함하는 램프 생성기, 이의 동작 방법, 및 이를 포함하는 이미지 센서 장치
CN115567789B (zh) * 2022-08-31 2023-12-12 成都微光集电科技有限公司 一种图像信号的处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238900B2 (ja) * 2006-08-31 2009-03-18 ソニー株式会社 固体撮像装置、撮像装置
JP5407264B2 (ja) * 2008-10-09 2014-02-05 ソニー株式会社 固体撮像素子およびカメラシステム
KR101745892B1 (ko) 2010-12-14 2017-06-13 삼성전자주식회사 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들
US8743258B2 (en) * 2010-11-29 2014-06-03 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
WO2016076127A1 (ja) * 2014-11-12 2016-05-19 ソニー株式会社 制御装置、制御方法、ａｄ変換装置、ａｄ変換方法

Also Published As

Publication number Publication date
US11652952B2 (en) 2023-05-16
CN114845074A (zh) 2022-08-02
US20220247890A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
EP2071831B1 (en) Solid state imaging device, solid state imaging device drive method, and imaging device
US9615044B2 (en) Imaging apparatus and method of driving the same
US9560300B2 (en) Analog to digital converter for solid-state image pickup device
KR101241485B1 (ko) 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치
TWI396388B (zh) 數位－類比轉換電路，固態成像裝置，及成像裝置
US9602751B2 (en) Imaging apparatus, imaging system, and method for reducing a difference in resolutions
US7471230B2 (en) Analog-to-digital converter and semiconductor device
JP4618349B2 (ja) 固体撮像素子、撮像方法及び撮像装置
US8797440B2 (en) Solid-state imaging device
JP4720310B2 (ja) 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置
US20130300906A1 (en) Imaging systems with per-column analog-to-digital converter non-linearity correction capabilities
US8692920B2 (en) Solid-state imaging apparatus, A/D converter, and control method thereof
JP2012054913A (ja) ハイブリッド・アナログ／デジタル変換器、イメージセンサおよび複数のデジタル信号を提供するための方法
KR20220111484A (ko) 램프 신호 발생기, 이미지 센서 및 그의 동작 방법
JP4403402B2 (ja) Ａｄ変換方法およびａｄ変換装置並びに物理情報取得方法および物理情報取得装置
WO2020090166A1 (ja) 信号処理装置、イメージセンサ、撮像装置、並びに情報処理装置
JP2013141144A (ja) Ａ／ｄ変換回路、撮像素子、および電子機器