KR101745892B1 - Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들 - Google Patents

Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들 Download PDF

Info

Publication number
KR101745892B1
KR101745892B1 KR1020100127385A KR20100127385A KR101745892B1 KR 101745892 B1 KR101745892 B1 KR 101745892B1 KR 1020100127385 A KR1020100127385 A KR 1020100127385A KR 20100127385 A KR20100127385 A KR 20100127385A KR 101745892 B1 KR101745892 B1 KR 101745892B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
signal
circuit
initial
Prior art date
Application number
KR1020100127385A
Other languages
English (en)
Other versions
KR20120066171A (ko
Inventor
박유진
이광현
함석헌
서진호
양한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100127385A priority Critical patent/KR101745892B1/ko
Priority to US13/239,035 priority patent/US8743258B2/en
Publication of KR20120066171A publication Critical patent/KR20120066171A/ko
Priority to US14/276,687 priority patent/US9055250B2/en
Application granted granted Critical
Publication of KR101745892B1 publication Critical patent/KR101745892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

CDS 회로가 개시된다. 상기 CDS 회로는 픽셀 신호의 초기 직류 전압과 램프 신호의 초기 직류 전압을 부스팅하기 위해 제어 신호에 응답하여 부스팅 전압을 생성하는 부스팅 회로와, 상기 부스팅 전압에 의해 부스팅된 초기 직류 전압을 가진 상기 픽셀 신호와 상기 부스팅된 전압에 의해 부스팅된 초기 직류 전압을 가진 상기 램프 신호를 비교하고 비교 결과에 상응하는 비교 신호를 출력하는 비교기 회로를 포함한다.

Description

ＣＤＳ 회로, 이의 동작 방법, 및 이를 포함하는 장치들{CDS circuit, method thereof and devices having the same}
본 발명의 개념에 따른 실시 예는 이미지 센서에 관한 것으로, 특히 입력 범위를 넓게 하기 위한 CDS 회로, 이의 동작 방법, 및 이를 포함하는 장치들에 관한 것이다.
이미지 센서는 광학 이미지 신호를 전기적인 이미지 신호로 변환하는 장치이다. 상기 이미지 센서는 고정 패턴 잡음(Fixed Pattern Noise; FPN)과 리셋 노이즈를 줄이기 위해 CDS(Correlated Double Sampling) 회로를 포함한다. 상기 CDS 회로는 고품질의 이미지를 얻기 위해 넓은 입력 범위를 가져야한다.
본 발명이 이루고자 하는 기술적 과제는 입력 범위를 넓게 하기 위한 CDS 회로, 이의 동작 방법, 이를 포함하는 장치들을 제공하는 것이다.
본 발명의 실시 예에 따른 CDS 회로는 픽셀 신호의 초기 직류 전압과 램프 신호의 초기 직류 전압을 부스팅하기 위해 제어 신호에 응답하여 부스팅 전압을 생성하는 부스팅 회로; 및 상기 부스팅 전압에 의해 부스팅된 초기 직류 전압을 가진 픽셀 신호와 상기 부스팅 전압에 의해 부스팅된 초기 직류 전압을 가진 상기 램프 신호를 비교하고 비교 결과에 상응하는 비교 신호를 출력하는 비교기 회로를 포함한다.
상기 부스팅 회로는 상기 비교기 회로와 접지 사이에 접속되는 제1트랜지스터와 상기 비교기 회로와 상기 접지 사이에 접속되는 제2트랜지스터를 포함한다.
상기 제1트랜지스터(N3)는 상기 제어 신호(SWB)에 의해 제어되며, 상기 제2트랜지스터(N4)는 다이오드-커넷티드(diode-connected) 트랜지스터이다.
실시 예에 따라, 상기 제2트랜지스터는 전압 바이어스 신호에 의해 제어될 수 있다.
상기 제1트랜지스터와 상기 제2트랜지스터 각각은 NMOS 트랜지스터이다.
실시 예에 따라, 상기 부스팅 회로는 상기 제2트랜지스터의 타단에 직렬로 연결된 복수의 트랜지스터들을 더 포함한다.
실시 예에 따라 상기 복수의 트랜지스터들 중 어느 하나는 전압 바이어스 신호에 의해 제어될 수 있다.
상기 복수의 트랜지스터들 각각은 NMOS 트랜지스터이다.
실시 예에 따라 상기 CDS 회로는 일단이 전압원과 접속되는 전류원; 각각의 일단이 상기 전류원의 타단과 접속되는 제1트랜지스터와 제2트랜지스터; 각각의 일단이 상기 제1트랜지스터의 타단과 접속되는 제3트랜지스터와 제4트랜지스터; 각각의 일단이 상기 제2트랜지스터의 타단과 접속되는 제5트랜지스터와 제6트랜지스터; 및 상기 제3트랜지스터의 타단, 상기 제4트랜지스터의 타단, 상기 제5트랜지스터의 타단, 및 상기 제6트랜지스터의 타단과 접속되는 전류 미러 회로를 포함할 수 있다.
상기 제4트랜지스터(N13)와 상기 제5트랜지스터(N14) 각각은 상기 제어 신호(SWB)에 의해 제어되며, 상기 제3트랜지스터(N12)와 상기 제6트랜지스터(15) 각각은 다이오드-커넷티드(diode-connected) 트랜지스터이다.
실시 예에 따라 상기 CDS 회로는 일단이 전압원과 접속되는 전류원; 각각의 일단이 상기 전류원의 타단과 접속되는 제1트랜지스터와 제2트랜지스터; 전류 미러 회로; 각각이 상기 제1트랜지스터의 타단과 상기 전류 미러 회로 사이에 직렬로 접속된 복수의 제1트랜지스터들과 복수의 제2트랜지스터들; 및 각각이 상기 제2트랜지스터의 타단과 상기 전류 미러 회로 사이에 직렬로 접속된 복수의 제3트랜지스터들과 복수의 제4트랜지스터들을 포함할 수 있다.
상기 복수의 제2트랜지스터들 각각과 상기 복수의 제3트랜지스터들 각각은 상기 제어 신호에 의해 제어될 수 있다.
본 발명의 실시 예에 따른 이미지 센서는 픽셀 신호를 출력하는 픽셀; 램프 신호를 생성하는 램프 생성기; 및 상기 CDS 회로를 포함한다.
본 발명의 실시 예에 따른 CDS 회로의 동작 방법은 제어 신호에 응답하여 픽셀 신호의 초기 직류 전압과 램프 신호의 초기 직류 전압을 부스팅하는 단계; 및 부스팅된 초기 직류 전압을 가진 상기 픽셀 신호와 부스팅된 초기 직류 전압을 가진 상기 램프 신호를 비교하고 비교 결과에 상응하는 비교 신호를 출력하는 단계를 포함한다.
본 발명의 실시 예에 따른 CDS 회로는 픽셀 신호와 램프 신호 각각을 부스팅하는 부스팅 회로를 구비함으로써, 넓은 입력 범위를 가질 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 이미지 센서를 포함하는 이미지 센싱 시스템의 개략적인 블락도를 나타낸다.
도 2는 도 1에 도시된 이미지 센서를 보다 구체적으로 나타내는 블락도이다.
도 3은 본 발명의 실시 예에 따른 CDS 회로를 보다 구체적으로 나타내는 블락도이다.
도 4는 도 3에 도시된 CDS 회로의 일 실시 예를 나타낸다.
도 5는 통상적인 CDS 회로의 동작을 설명하기 위한 그래프이다.
도 6은 도 4의 CDS 회로의 동작을 설명하기 위한 그래프이다.
도 7은 도 3에 도시된 CDS 회로의 다른 실시 예를 나타낸다.
도 8은 도 3에 도시된 CDS 회로의 또 다른 실시 예를 나타낸다.
도 9은 도 3에 도시된 CDS 회로의 또 다른 실시 예를 나타낸다.
도 10은 도 3에 도시된 CDS 회로의 또 다른 실시 예를 나타낸다.
도 11은 본 발명의 실시 예에 따른 CDS 회로의 동작 방법을 설명하기 위한 플로우차트이다.
도 12는 본 발명의 실시 예에 따른 이미지 센서를 포함하는 다른 이미지 센싱 시스템의 개략적인 블락도를 나타낸다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 이미지 센서를 포함하는 이미지 센싱 시스템의 개략적인 블락도를 나타내며, 도 2는 도 1에 도시된 이미지 센서를 보다 구체적으로 나타내는 블락도이다.
도 1 내지 도 2를 참조하면, 이미지 센싱 시스템(1)은 이미지 센서(100)와 디지털 신호 프로세서(200)를 포함한다.
이미지 센싱 시스템(1)은 디지털 신호 프로세서(200)의 제어에 의해 렌즈(500)를 통해 촬상된 물체(object, 400)를 센싱하고, 디지털 신호 프로세서(200)는 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(Display Unit, 300)에 출력할 수 있다. 디스플레이 유닛(300)은 영상을 출력할 수 있는 모든 장치를 포함한다. 예컨대, 디스플레이 유닛(300)은 컴퓨터, 휴대폰 및 기타 영상 출력 단말을 포함할 수 있다.
디지털 신호 프로세서(200)는 카메라 컨트롤(210), 이미지 신호 프로세서(220) 및 PC I/F(230)를 포함한다. 카메라 컨트롤(210)은 제어 레지스터 블락(175)을 제어한다. 카메라 컨트롤(210)은 I2C(Inter-Integrated Circuit)를 이용하여 이미지 센서(100), 즉, 제어 레지스터 블락(175)을 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
이미지 신호 프로세서(Image Signal Processor, 220)는 버퍼(190)의 출력 신호인 이미지 데이터(Image Data)를 수신하여 수신된 이미지 데이터를 사람이 보기 좋도록 가공/처리하여 가공/처리된 이미지를 PC I/F(230)를 통해 디스플레이 유닛(300)으로 출력한다.
이미지 신호 프로세서(220)는 도 1에서는 디지털 신호 프로세서(200) 내부에 위치하는 것으로 도시하였으나, 실시 예에 따라 상기 위치는 변경이 가능하다. 따라서, 이미지 신호 프로세서(220)는 이미지 센서(100) 내부에 위치할 수도 있다.
이미지 센서(100)는 픽셀 어레이(pixel array, 110), 로우 드라이버(Row Driver, 120), 아날로그 디지털 컨버터(Analog Digital Converter; 이하 ADC, 130), 램프 신호 생성기(Ramp signal Generator, 155) 및 타이밍 제너레이터(Timing Generator, 165), 제어 레지스터 블락(Control Register Block, 175) 및 버퍼(Buffer, 190)를 포함한다.
픽셀 어레이(110)는 각각이 복수의 행(row) 라인들 및 복수의 컬럼(column) 라인들과 접속되는 매트릭스 형태의 복수의 픽셀들(예컨대, 111)을 포함할 수 있다.
픽셀(111)은 레드(red) 파장 영역의 빛을 통과시키는 레드 필터, 그린(green) 파장 영역의 빛을 통과시키는 그린 필터, 및 블루(blue) 파장 영역의 빛을 통과시키는 블루 필터를 포함할 수 있다.
실시 예에 따라, 픽셀(111)은 사이언(cyan) 필터, 마젠타(magenta) 필터, 및 엘로우(yellow) 필터를 포함할 수 있다.
또한, 픽셀(111)은 복수의 트랜지스터들과 광 감지 소자(예컨대 포토(photo) 다이오드 또는 핀드 포토 다이오드(pinned photo diode))를 포함한다. 복수의 픽셀(111)들 각각은 상기 광 감지 소자를 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 이미지 신호를 생성한다.
타이밍 제너레이터(165)는 로우 드라이버(120), ADC(130) 및 램프 신호 생성기(155) 각각에 제어 신호를 출력하여 로우 드라이버(120), ADC(130) 및 램프 신호 생성기(155)의 동작을 제어할 수 있다, 제어 레지스터 블락(175)은 램프 신호 생성기(155), 타이밍 제너레이터(165) 및 버퍼(190) 각각에 제어 신호를 출력하여 이들 각각의 동작을 제어할 수 있다. 이때, 제어 레지스터 블락(175)은 카메라 컨트롤(210)의 제어에 따라 동작한다. 카메라 컨트롤(210)은 하드웨어 또는 소프트웨어로 구현될 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 행(row) 단위로 구동한다. 예컨대, 로우 드라이버(120)는 행 선택 신호를 생성할 수 있다. 즉,로우 드라이버(120)는 타이밍 제너레이터(165)에서 생성된 행 제어 신호(예컨대, 어드레스 신호)를 디코딩하고, 디코딩된 행 제어 신호에 응답하여 픽셀 어레이(110)를 구성하는 행 라인들 중에서 적어도 어느 하나의 행 라인을 선택할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 행 선택 신호에 의해 선택되는 행(row)으로부터 리셋 신호와 이미지 신호를 ADC(130)로 출력한다.
ADC(130)는 복수의 상관 이중 샘플링(Correlated Double Sampling) 회로들 (이하 CDS 회로들, 예컨대, 141), 복수의 카운터들(예컨대, 170), 복수의 메모리들(예컨대, 180), 컬럼 디코더(181), 및 센스 엠프(183)를 포함한다.
도 3은 본 발명의 실시 예에 따른 CDS 회로를 보다 구체적으로 나타내는 블락도이다.
도 1 내지 도 3을 참조하면, CDS 회로(141)는 주변 회로(151)와 비교기(160)를 포함한다.
주변 회로(151)는 한 쌍의 커패시터들(C1 과 C2)과 한 쌍의 스위치들(SW1 과 SW2)를 포함한다.
제1커패시터(C1)는 비교기(160)의 오프셋과 픽셀 리셋 레벨 변화 보정을 위해 픽셀 신호 입력 노드(IP)와 제1입력 노드(INN) 사이에 접속된다.
제1스위치(SW1)는 CDS 동작을 제어하기 위해 제1입력 노드(INN)와 비교 신호 출력 노드(OC) 사이에 접속된다.
제2커패시터(C2)는 비교기(160)의 오프셋과 램프 레벨 변화 보정을 위해 램프 신호 입력 노드(IR)와 제2입력 노드(INP) 사이에 접속된다.
제2스위치(SW2)는 CDS 동작을 제어하기 위해 제2입력 노드(INP)와 비교기 노드(R1) 사이에 접속된다. 제1스위치(SW1) 또는 제2스위치(SW2)는 스위치 신호(SW)에 의해 제어되며, 스위치 신호(SW)는 타이밍 제너레이터(165)에서 생성될 수 있다.
도 6에 도시된 바와 같이 픽셀 신호(Pixel)는 리셋 신호(Rst) 또는 이미지 신호(Sig)이다.
비교기(160)는 픽셀(111)로부터 출력되는 픽셀 신호(예컨대, 리셋 신호(Rst) 또는 이미지 신호(Sig))의 초기 직류 전압과 램프 신호(Ramp)의 초기 직류 전압을 부스팅 전압으로 부스팅하고, 상기 부스팅 전압에 의해 부스팅된 초기 직류 전압으 갖는 상기 픽셀 신호(리셋 신호(Rst) 또는 이미지 신호(Sig))와 상기 부스팅 전압에 의해 부스팅된 초기 직류 전압을 갖는 램프 신호(Ramp)를 비교하고 비교 결과에 상응하는 비교 신호(Comp)를 출력한다.
도 4에 도시된 CDS 회로(141-1)와 비교기(160-1) 각각은 도 3에 도시된 CDS 회로(141)와 비교기(160) 각각의 일실시 예를 나타낸다.
도 4를 참조하면, 비교기(160-1)는 비교기 회로(161)와 부스팅 회로(163-1)를 포함한다.
비교기 회로(161)는 상기 부스팅 전압에 의해 부스팅된 초기 직류 전압을 갖는 픽셀 신호(예컨대, 리셋 신호(Rst) 또는 픽셀 신호(Pixel))와 상기 부스팅 전압에 의해 부스팅된 초기 직류 전압을 갖는 램프 신호(Ramp)를 비교하고 비교 결과에 상응하는 비교 신호(Comp)를 출력한다.
비교기 회로(161)는 전류원(I), 복수의 트랜지스터들(P1 과 P2), 및 전류 미러 회로를 포함한다.
제1트랜지스터(P1)와 제2트랜지스터(P2)는 각각의 일단이 전류원(I)의 일단과 접속된다. 제1트랜지스터(P1)와 제2트랜지스터(P2) 각각은 PMOS 트랜지스터일 수 있다.
상기 전류 미러 회로는 제3트랜지스터(N1)와 제4트랜지스터(N2)를 포함한다.
제3트랜지스터(N1)의 일단은 제1트랜지스터(P1)의 타단과 접속되며, 제4트랜지스터(N2)의 일단은 제2트랜지스터(P2)의 타단과 접속된다. 제3트랜지스터(N1)와 제4트랜지스터(N2) 각각은 NMOS 트랜지스터일 수 있다.
도 5는 통상적인 CDS 회로의 동작을 설명하기 위한 그래프이다.
도 5의 통상적인 CDS 회로는 도 4의 CDS 회로(141-1)에서 부스팅 회로(163-1)가 제외된 회로를 의미한다. 또한, 도 5에 도시된 램프 신호(Ramp), 리셋 신호(Rst), 또는 이미지 신호(sig)는 제1커패시터(C1) 또는 제2커패시터(C2)에 의해 DC 블라킹(blocking)된 신호를 나타낸다.
도 1 내지 도 5를 참조하면, |VGD|<Vth 일 때, 제2트랜지스터(P2)는 포화 영역에서 동작한다. VGD는 제2트랜지스터(P2)의 게이트 전압(VG)과 제2트랜지스터(P2)의 드레인 전압(VD)의 전압 차이를 나타내며, Vth는 제2트랜지스터(P2)의 문턱 전압을 나타낸다.
|VGD|>Vth 일 때, 제2트랜지스터(P2)는 선형 영역에서 동작한다.
제1트랜지스터(P1)는 제2트랜지스터(P2)와 전기적 특성이 동일하므로 제1트랜지스터(P1)가 상기 각각의 조건과 같을 때, 제1트랜지스터(P1)는 포화 영역 또는 선형 영역에서 동작한다.
제1입력 노드(INN)에 인가되는 초기 직류 전압 즉 리셋 신호(Rst)의 초기 직류 전압, 또는 제2입력 노드(INP)에 인가되는 초기 직류 전압 즉 램프 신호(Ramp)의 초기 직류 전압은 제3트랜지스터(N1)의 게이트 전압과 소스 전압 차이인 VGS1이다.
따라서 도 5에 도시된 이미지 신호(Sig)가 제2트랜지스터(P2)에 인가될 때, 제2트랜지스터(P2)의 게이트 전압(VG)과 드레인 전압(VD)의 전압 차이(|VGD|)는 문턱 전압(Vth)보다 크다. 이는 제2트랜지스터(P2)가 선형 영역에서 동작을 의미하며, 선형 영역에서의 동작은 잘못된 비교 신호(Comp)의 출력을 유발한다.
그러므로 비교기 회로(161)의 제1트랜지스터(P1)와 제2트랜지스터(P2) 각각은 항상 포화 영역에서 동작하도록 할 필요가 있다.
도 4를 참조하면, 부스팅 회로(163-1)는 픽셀 신호(Pixel)의 초기 직류 전압과 램프 신호(Ramp)의 초기 직류 전압을 부스팅하기 위해 제어 신호(SWB)에 응답하여 부스팅 전압(VGS2)을 생성한다.
부스팅 회로(163-1)는 복수의 트랜지스터들(N3과 N4)을 포함한다.
복수의 트랜지스터들(N3과 N4) 각각은 일단이 상기 전류 미러 회로와 접속되며, 타단이 접지와 접속된다. 복수의 트랜지스터들(N3과 N4) 각각은 NMOS 트랜지스터일 수 있다.
제5트랜지스터(N3)는 제어 신호(SWB)에 의해 제어된다. 제어 신호(SWB)는 상기 스위치 신호(SW)의 인버팅 신호이며, 타이밍 제너레이터(165)에서 생성될 수 있다.
제6트랜지스터(N4)는 다이오드-접속된(diode-connected) 트랜지스터이다.
도 6은 도 4의 CDS 회로의 동작을 설명하기 위한 그래프이다.
도 1 내지 도 4 및 도 6을 참조하면, 제1입력 노드(INN)에 인가되는 초기 직류 전압 즉 리셋 신호(Rst)의 초기 직류 전압, 또는 제2입력 노드(INP)에 인가되는 초기 직류 전압 즉 램프 신호(Ramp)의 초기 직류 전압은 제3트랜지스터(N1)의 게이트 전압과 소스 전압 차이인 VGS1과 제6트랜지스터(N4)의 게이트 전압과 소스 전압 차이인 VGS2의 합이다. 따라서 이미지 신호(Sig)의 출력 범위는 0과 (VGS1+VS2) 사이이다. 부스팅 회로(163-1)가 제어 신호(SWB)에 응답하여 부스팅 전압(VGS2)을 생성하기 때문이다.
스위치 신호(SW)가 로우일 때, 제어 신호(SWB)가 스위치 신호(SW)의 인버팅 신호이므로 제5트랜지스터(N3)가 턴 온되고, 제6트랜지스터(N4)는 턴 오프 된다. 또한, 제1스위치(SW1)와 제2스위치(SW2)는 스위치 신호(SW)에 응답하여 턴 오프된다. 따라서 제2트랜지스터(P2)의 드레인 전압(VD)은 부스팅 전압, 즉 VGS1+VGS2에서 VGS1으로 변화한다.
도 5와 마찬가지로, |VGD|<Vth 일 때, 제2트랜지스터(P2)는 포화 영역에서 동작하며, |VGD|>Vth 일 때, 제2트랜지스터(P2)는 선형 영역에서 동작한다.
부스팅 전압(VGS2)의 생성에 의해 리셋 신호(Rst)의 초기 직류 전압 또는 램프 신호(Ramp)의 초기 직류 전압은 부스팅 전압으로 부스팅되고, 스위치 신호(SW)의 레벨 변화로 인해 제2트랜지스터(P2)의 드레인 전압(VD)은 낮아지게 된다.
제1트랜지스터(P1)는 제2트랜지스터(P2)와 유사하게 동작한다. 따라서 비교기 회로(161)의 제1트랜지스터(P1)와 제2트랜지스터(P2) 각각은 항상 포화 영역에서 동작하게 된다.
예컨대, 도 6에 도시된 이미지 신호(Sig)가 제2트랜지스터(P2)에 인가될 때, 제2트랜지스터(P2)의 게이트 전압(VG)과 드레인 전압(VD)의 전압 차이(|VGD|)는 문턱 전압(Vth)보다 작다. 따라서 제2트랜지스터(P2)는 포화 영역에서 동작한다.
도 7은 도 3에 도시된 CDS 회로의 다른 실시 예를 나타낸다.
도 7에 도시된 CDS 회로(141-2)와 비교기(160-2) 각각은 도 3에 도시된 CDS 회로(141)와 비교기(160) 각각의 다른 실시 예를 나타낸다. 도 7에서 부스팅 회로(163-2)를 제외한 나머지 구성 요소들은 도 4에 도시된 구성 요소들과 도면 부호가 같고 동작 및 기능이 동일하므로 이에 대한 설명은 생략한다.
도 7를 참조하면, 부스팅 회로(163-2)는 복수의 트랜지스터들(N5과 N6)을 포함한다.
복수의 트랜지스터들(N5과 N6) 각각의 일단은 비교기 회로(161)와 접속되며 각각의 타단은 접지와 접속된다. 복수의 트랜지스터들(N5과 N6) 각각은 NMOS 트랜지스터일 수 있다.
제7트랜지스터(N5)는 제어 신호(SWB)에 의해 제어되며, 제8트랜지스터(N6)는 전압 바이어스 신호(VB)에 의해 제어될 수 있다. 전압 바이어스 신호(VB)는 타이밍 제너레이터(165)에서 생성될 수 있다.
도 8은 도 3에 도시된 CDS 회로의 또 다른 실시 예를 나타낸다.
도 8에 도시된 CDS 회로(141-3)와 비교기(160-3) 각각은 도 3에 도시된 CDS 회로(141)와 비교기(160) 각각의 다른 실시 예를 나타낸다. 도 8에서 부스팅 회로(163-3)를 제외한 나머지 구성 요소들은 도 4에 도시된 구성 요소들과 도면 부호가 같고 동작 및 기능이 동일하므로 이에 대한 설명은 생략한다.
도 8을 참조하면, 부스팅 회로(163-3)는 제9트랜지스터(N7), 제10트랜지스터(N8), 및 복수의 트랜지스터들(164-3)을 포함한다. 제9트랜지스터(N7), 제10트랜지스터(N8), 및 복수의 트랜지스터들(164-3) 각각은 NMOS 트랜지스터이다.
제9트래지스터(N7)의 일단은 비교기 회로(161)와 접속되며 타단은 접지와 접속된다. 제9트랜지스터(N7)는 제어 신호(SWB)에 의해 제어된다.
제10트랜지스터(N8)의 일단은 비교기 회로(161)와 접속되며 타단은 복수의 트랜지스터들(164-3)과 접속된다.
복수의 트랜지스터들(164-3) 각각은 다이오드-접속된(diode-connected) 트랜지스터이다.
실시 예에 따라, 복수의 트랜지스터들(164-3) 중 어느 하나(N9)는 전압 바이어스 신호(VB)에 의해 제어될 수 있다. 부스팅 전압의 레벨은 복수의 트랜지스터들(164-3)을 이용하여 다양하게 변할 수 있다.
도 9는 도 3에 도시된 CDS 회로의 또 다른 실시 예를 나타낸다.
도 9에 도시된 CDS 회로(141-4)와 비교기(160-4) 각각은 도 3에 도시된 CDS 회로(141)와 비교기(160) 각각의 다른 실시 예를 나타낸다. 도 9에서 비교기(160-4)를 제외한 나머지 구성 요소들은 도 4에 도시된 구성 요소들과 도면 부호가 같고 동작 및 기능이 동일하므로 이에 대한 설명은 생략한다.
도 9를 참조하면, 비교기(160-4)는 전류원(I), 제1트랜지스터(P1), 제2트랜지스터(P2), 부스팅 회로(163-4), 및 전류 미러 회로(165-4)를 포함한다.
제1트랜지스터(P1)와 제2트랜지스터(P2) 각각은 PMOS 트랜지스터이다.
부스팅 회로(163-4)는 복수의 트랜지스터들(N12, N13, N14, 및 N15)을 포함한다. 복수의 트랜지스터들(N12, N13, N14, 및 N15) 각각은 NMOS 트랜지스터이다.
제12트랜지스터(N13)와 제13트랜지스터(N14) 각각은 제어 신호(SWB)에 의해 제어된다.
제11트랜지스터(N12)와 제14트랜지스터(15) 각각은 다이오드-커넥티드(diode-connected) 트랜지스터이다.
전류 미러 회로(165-4)는 도 4에 도시된 바와 같이 복수의 트랜지스터들(N1과 N2)를 포함한다.
도 10은 도 3에 도시된 CDS 회로의 또 다른 실시 예를 나타낸다.
도 10에 도시된 CDS 회로(141-5)와 비교기(160-5) 각각은 도 3에 도시된 CDS 회로(141)와 비교기(160) 각각의 다른 실시 예를 나타낸다. 도 10에서 부스팅 회로(163-5)를 제외한 나머지 구성 요소들은 도 9에 도시된 구성 요소들과 도면 부호가 같고 동작 및 기능이 동일하므로 이에 대한 설명은 생략한다.
부스팅 회로(163-5)는 복수의 트랜지스터들(N16, N17, ..., 및 N35)을 포함한다. 복수의 트랜지스터들(N16, N17, ..., 및 N35) 중 일부(N17, N18, N21, N22, N33, 또는 N34)의 동작은 제어 신호(SWB)에 의해 제어된다.
실시 예에 따라, 복수의 트랜지스터들(N16, N17, ..., 및 N35) 중 어느 하나(N23)의 동작은 전압 바이어스 신호(VB)에 의해 제어될 수 있다.
복수의 제1트랜지스터들(N16, N20, 및 ..., N32)과 복수의 제2트랜지스터들 (N17, N21, 및 ..., N33) 각각은 제1트랜지스터(P1)의 타단과 전류 미러 회로(165-4) 사이에 직렬로 접속된다.
복수의 제3트랜지스터들(N18, N22, 및 ..., N34)과 복수의 제4트랜지스터들(N19, N23, 및 ..., N35) 각각은 제2트랜지스터(P2)의 타단과 전류 미러 회로(165-4) 사이에 직렬로 접속된다.
도 1, 도 2, 및 도 6을 참조하면, 비교 신호(Comp)는 외부 빛의 조도에 따라 달라지는 이미지 신호(Sig)와 리셋 신호(Rst)의 차이 값에 해당할 수 있다. 비교기(160)는 이미지 신호(Sig)와 리셋 신호(Rst)의 차이를 출력하기 위하여 램프 신호(Ramp)를 이용하여, 이미지 신호(Sig)와 리셋 신호(Rst)의 차이를 픽업(pick-up)하고 램프 신호의 기울기에 따라 비교 신호(Comp)를 출력할 수 있다. 램프 신호 생성기(155)는 타이밍 제너레이터(165)에서 발생된 제어 신호에 기초해 동작할 수 있다.
카운터(170)는 비교기(160)의 출력단에 연결되며, 타이밍 제너레이터(165)로부터 입력되는 클락(CNT_CLK)에 따라 비교 신호(Comp)를 카운팅하여 디지털 신호로 출력한다.
이때, 클락(CNT_CLK)은 상기 타이밍 제너레이터(165)에서 발생된 카운터 제어 신호에 기초하여, 카운터(170) 내부 또는 타이밍 제너레이터(165) 내부에 위치한 카운터 컨트롤러(미도시)에 의해 발생될 수 있다.
이때, 카운터(170)는 업/다운 카운터(Up/Down Counter), 또는 비트-와이즈 카운터(Bit-wise Inversion Counter)로 구현될 수 있다.
메모리(180)는 타이밍 제너레이터(165)에서 발생된 제어 신호에 기초하여, 메모리(180) 내부 또는 타이밍 제너레이터(165) 내부에 위치한 메모리 컨트롤러(미도시)에 의해 발생된 메모리 제어 신호에 따라 동작할 수 있으며, 메모리(180)는 SRAM으로 구현될 수 있다.
메모리(180)는 카운터(170)로부터 출력되는 디지털 신호를 수신하여 저장한다. 복수의 메모리들에 저장된 디지털 신호들은 컬럼 디코더(181)의 제어 하에 어느 하나의 디지털 신호가 센스 엠프(183)에 의해 증폭되어 이미지 데이터로서 출력된다.
버퍼(190)는 ADC(130)로부터 출력되는 이미지 데이터를 임시로 저장하고 이미지 데이터를 디지털 신호 프로세서(200)로 전송한다.
도 11은 본 발명의 실시 예에 따른 CDS 회로의 동작 방법을 설명하기 위한 플로우차트이다.
도 1 내지 도 4, 및 도 11을 참조하면, 부스팅 회로(163-1)는 제어 신호(SWB)에 응답하여 픽셀 신호(Pixel)의 초기 직류 전압과 램프 신호(Ramp)의 초기 직류 전압을 부스팅 전압(예컨대,VGS2)만큼 부스팅한다(S10).
비교기 회로(161)는 부스팅된 초기 직류 전압을 가진 픽셀 신호(Pixel)와 부스팅된 초기 직류 전압을 가진 램프 신호(Ramp)를 비교하고 비교 결과에 상응하는 비교 신호(Comp)를 출력한다(S20).
도 12는 본 발명의 실시 예에 따른 이미지 센서를 포함하는 다른 이미지 센싱 시스템의 개략적인 블락도를 나타낸다.
도 12를 참조하면, 이미지 센싱 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP, 또는 스마트 폰으로 구현될 수 있다.
이미지 센싱 시스템(1000)은 어플리케이션 프로세서(1010), 이미지 센서(1040), 및 디스플레이(1050)를 포함한다.
어플리케이션 프로세서(1010)에 구현된 CSI 호스트(1012)는 카메라 시리얼 인터페이스(camera serial interface(CSI))를 통하여 이미지 센서(1040)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 이때, 예컨대, CSI 호스트(1012)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(1041)에는 광 시리얼라이저가 구현될 수 있다. 이미지 센서(1040)는 도 1 내지 도 11에서 설명한 이미지 센서(100)를 나타낸다.
어플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1011)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(1051)에는 광 디시리얼라이저가 구현될 수 있다.
이미지 센싱 시스템(1000)은 어플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 이미지 센싱 시스템(1000)의 PHY(1013)와 RF 칩(1060)의 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
이미지 센싱 시스템(1000)은 GPS(1020), 스토리지(1070), 마이크(1080), DRAM(1085) 및 스피커(1090)를 더 포함할 수 있으며, 이미지 센싱 시스템(1000)은 Wimax(1030), WLAN(1100) 및 UWB(1110) 등을 이용하여 통신할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1 ; 이미지 센싱 시스템 165 ; 타이밍 제너레이터
100 ; 이미지 센서 170 ; 카운터
110 ; 픽셀 어레이 175 ; 제어 레지스터 블락
120 ; 로우 드라이버 180 ; 메모리
130 ; 아날로그 디지털 컨버터 181 ; 컬럼 디코더
141 ; CDS 회로 183 ; 센스 엠프
151 ; 주변 회로 190 ; 버퍼
155 ; 램프 생성기 200 ; 디지털 신호 프로세서
160 ; 비교기

Claims (10)

  1. 제어 신호에 응답하여 픽셀 신호의 초기 직류 전압과 램프 신호의 초기 직류 전압을 부스팅하는 부스팅 전압을 생성하는 부스팅 회로; 및
    상기 부스팅 전압에 의해 부스팅된 초기 직류 전압을 갖는 상기 픽셀 신호와 상기 부스팅된 전압에 의해 부스팅된 초기 직류 전압을 갖는 상기 램프 신호를 수신하고, 수신 결과에 따라 상기 픽셀 신호와 상기 램프 신호를 비교하고 비교 결과에 상응하는 비교 신호를 출력하는 비교기 회로를 포함하는 CDS(Correlated Double Sampling) 회로.
  2. 제1항에 있어서, 상기 부스팅 회로는,
    상기 비교기 회로와 접지 사이에 접속되는 제1트랜지스터; 및
    상기 비교기 회로와 상기 접지 사이에 접속되는 제2트랜지스터를 포함하는 CDS 회로.
  3. 제2항에 있어서, 상기 제1트랜지스터는 상기 제어 신호에 의해 제어되며, 상기 제2트랜지스터는 다이오드-커넷티드(diode-connected) 트랜지스터인 CDS 회로.
  4. 제2항에 있어서, 상기 제1트랜지스터는 상기 제어 신호에 의해 제어되며, 상기 제2트랜지스터는 전압 바이어스 신호에 의해 제어되는 CDS 회로.
  5. 제2항에 있어서, 상기 부스팅 회로는,
    상기 제2트랜지스터와 상기 접지 사이에 직렬로 연결된 복수의 트랜지스터들을 더 포함하는 CDS 회로.
  6. 제1항에 있어서, 상기 CDS 회로는,
    일단이 전압원과 접속되는 전류원;
    각각의 일단이 상기 전류원의 타단과 접속되는 제1트랜지스터와 제2트랜지스터;
    각각의 일단이 상기 제1트랜지스터의 타단과 접속되는 제3트랜지스터와 제4트랜지스터;
    각각의 일단이 상기 제2트랜지스터의 타단과 접속되는 제5트랜지스터와 제6트랜지스터; 및
    상기 제3트랜지스터의 타단, 상기 제4트랜지스터의 타단, 상기 제5트랜지스터의 타단, 및 상기 제6트랜지스터의 타단과 접속되는 전류 미러 회로를 포함하는 CDS 회로.
  7. 제1항에 있어서, 상기 CDS 회로는,
    일단이 전압원과 접속되는 전류원;
    각각의 일단이 상기 전류원의 타단과 접속되는 제1트랜지스터와 제2트랜지스터;
    전류 미러 회로;
    각각이 상기 제1트랜지스터의 타단과 상기 전류 미러 회로 사이에 직렬로 접속된 복수의 제3트랜지스터들과 복수의 제4트랜지스터들; 및
    각각이 상기 제2트랜지스터의 타단과 상기 전류 미러 회로 사이에 직렬로 접속된 복수의 제5트랜지스터들과 복수의 제6트랜지스터들을 포함하는 CDS 회로.
  8. 픽셀 신호를 출력하는 픽셀;
    램프 신호를 생성하는 램프 신호 생성기; 및
    CDS 회로를 포함하며,
    상기 CDS 회로는,
    제어 신호에 응답하여 상기 픽셀 신호의 초기 직류 전압과 상기 램프 신호의 초기 직류 전압을 부스팅하는 부스팅 전압을 생성하는 부스팅 회로; 및
    상기 부스팅 전압에 의해 부스팅된 초기 직류 전압을 갖는 상기 픽셀 신호와 상기 부스팅된 전압에 의해 부스팅된 초기 직류 전압을 갖는 상기 램프 신호를 수신하고, 수신 결과에 따라 상기 픽셀 신호와 상기 램프 신호를 비교하고 비교 결과에 상응하는 비교 신호를 출력하는 비교기 회로를 포함하는 이미지 센서.
  9. 제8항에 있어서, 상기 부스팅 회로는,
    상기 비교기 회로와 접지 사이에 접속되는 제1트랜지스터; 및
    상기 비교기 회로와 상기 접지 사이에 접속되는 제2트랜지스터를 포함하는 이미지 센서.
  10. 제어 신호에 응답하여 픽셀 신호의 초기 직류 전압과 램프 신호의 초기 직류 전압을 부스팅하는 단계; 및
    부스팅된 초기 직류 전압을 가진 상기 픽셀 신호와 부스팅된 초기 직류 전압을 가진 상기 램프 신호를 비교하고 비교 결과에 상응하는 비교 신호를 출력하는 단계를 포함하는 CDS 회로의 동작 방법.
KR1020100127385A 2010-11-29 2010-12-14 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들 KR101745892B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100127385A KR101745892B1 (ko) 2010-12-14 2010-12-14 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들
US13/239,035 US8743258B2 (en) 2010-11-29 2011-09-21 Correlated double sampling circuit, method thereof and devices having the same
US14/276,687 US9055250B2 (en) 2010-11-29 2014-05-13 Correlated double sampling circuit, method thereof and devices having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100127385A KR101745892B1 (ko) 2010-12-14 2010-12-14 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들

Publications (2)

Publication Number Publication Date
KR20120066171A KR20120066171A (ko) 2012-06-22
KR101745892B1 true KR101745892B1 (ko) 2017-06-13

Family

ID=46685598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100127385A KR101745892B1 (ko) 2010-11-29 2010-12-14 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들

Country Status (1)

Country Link
KR (1) KR101745892B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11539901B2 (en) 2020-04-16 2022-12-27 SK Hynix Inc. Image sensing device having a mirroring circuit suitable for compensating an operating current
US11652952B2 (en) 2021-02-02 2023-05-16 SK Hynix Inc. Ramp voltage generator, image sensing device and operating method of the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523641B1 (ko) * 2016-07-28 2023-04-21 삼성전자주식회사 입력 샘플링 커패시터를 포함하는 비교 회로 및 그것을 포함하는 이미지 센서
KR102384867B1 (ko) * 2017-10-16 2022-04-08 삼성전자주식회사 증폭기, 이를 포함하는 아날로그-디지털 변환 회로 및 이미지 센서
TWI826459B (zh) * 2018-07-09 2023-12-21 日商索尼半導體解決方案公司 比較器及攝像裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11539901B2 (en) 2020-04-16 2022-12-27 SK Hynix Inc. Image sensing device having a mirroring circuit suitable for compensating an operating current
US11652952B2 (en) 2021-02-02 2023-05-16 SK Hynix Inc. Ramp voltage generator, image sensing device and operating method of the same

Also Published As

Publication number Publication date
KR20120066171A (ko) 2012-06-22

Similar Documents

Publication Publication Date Title
US8743258B2 (en) Correlated double sampling circuit, method thereof and devices having the same
US9282264B2 (en) Analog-to-digital conversion circuit, and image sensor including the same
KR101710481B1 (ko) Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들
KR102503213B1 (ko) 세틀링 타임을 감소시키는 cds 회로, 이를 포함하는 이미지 센서
JP6736906B2 (ja) 固体撮像装置及び画像読み取り装置
US8957994B2 (en) CDS circuit and analog-digital converter using dithering, and image sensor having same
KR102275711B1 (ko) 이미지 센서 및 이미지 센서의 데이터 출력 방법
US20140267861A1 (en) Image sensors
KR20150029285A (ko) 동적 비전 센서, 조도 센서, 및 근접 센서 기능을 구비한 이미지 장치
US9438830B2 (en) Analog-to-digital converter and CMOS image sensor including the same
KR101745892B1 (ko) Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들
EP3799422A1 (en) Image sensor and operation method thereof
US20150365616A1 (en) Solid-state imaging apparatus
US20120176523A1 (en) Sense amplifier including negative capacitance circuit and apparatuses including same
US20150172581A1 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and image pickup system
KR101965631B1 (ko) Ｃｄｓ 회로, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
KR102244616B1 (ko) 채널 편차를 감소시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
KR20170111103A (ko) 픽셀 출력 레벨 제어 장치 및 그를 이용한 씨모스 이미지 센서
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
KR101647102B1 (ko) 2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들
US20220286628A1 (en) Image sensing device
KR102136851B1 (ko) 컬럼 미스매치를 보상하는 이미지 센서 및 이의 이미지 처리 방법
CN111755466A (zh) 电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant