KR0178521B1 - 리니어 이미지 센서 - Google Patents

Abstract

리니어 타입의 이미지 센서는, 반도체 기판상에 선형적으로 배치된 화상 정보를 검출하기 위한 다수의 광전 변환 소자와, 각각의 광전 변환 소자에 접속된 입력 단자와 대응 광전 변환 소자로부터 발생된 검출 신호를 판독해 내기 위한 출력 단자를 각각 구비하는 스위칭 소자와, 제어 단자를 통해 스위칭 소자를 순차적으로 구동시키는 주사 회로를 포함하고 있다. 제1공통 라인은 기수 스위칭 소자들의 출력 단자들에 접속되어 있고, 제2공통 라인은 우수 스위칭 소자들의 출력 단자들에 접속되어 있다. 제1판독 게이트는 출력 단자와, 상기 제1공통 접속 수단에 접속된 입력 단자를 갖추고 있다. 제1리세트 게이트는 출력 단자와, 상기 제1공통 접속 라인에 접속된 입력 단자를 갖추고 있다. 제2 판독 게이트는 출력 단자와, 제2 공통 접속 라인에 접속된 입력 단자를 갖추고 있다. 제2 리세트 게이트는 출력 단자와. 제2 공통 접속 라인에 접속된 입력 단자를 갖추고 있다. 제3공통 접속 라인은 제1 및 제2 판독 게이트 수단의 출력 단자와 검출 신호를 외부로 출력하는 신호 출력 단자 사이에 연결된다. 리세트 전원 단자는 제1 및 제2리세트 게이트의 출력 단자에 접속된다. 제어 회로는 상기 스위칭 소자의 순차적 구동과 동기하여 동작하며, 상기 제1 및 제2 판독 게이트 및 상기 제1 및 제2 리세트 게이트 수단을 제어하여, 상기 광전 변환 소자를 순차적으로 리세트 하면서 상기 다수의 광전 변환 소자로부터의 검출 신호를 상기 신호 출력 단자를 통해 순차적으로 출력한다.

Description

리니어 이미지 센서

제1도는 본 발명에 따른 이미지 센서 회로의 개략도.

제2도는 본 발명의 회로의 제어 신호의 타임차트.

제3도는 종래의 화상 센서의 회로도.

* 도면의 주요부분에 대한 부호의 설명

CC : 제어회로 G₁,G₂: 판독 게이트 회로

RG₁,RG₂: 판독 게이트 회로 SL_I,SL₂,SL₃: 공통 접속 라인

SC : 주사 회로

[발명의 배경]

본 발명은 화상 정보를 전송하는 팩시밀리와 데스크 탑 퍼블리싱 (desk-top-Publishing) 등에 사용된 화상 판독용 이미지 스캐너에 적합한 리니어 이미지 센서(linear image sensor)에 관한 것이다.

최근, 화상 정보 전송용 팩시밀리와 화상 편집용 데스크 탑 퍼블리싱 등과 같은 여러 가지 형태의 정보 처리 장치가 보급되어 왔다. 민생용 시장을 확대하기 위해서는 이러한 장치에 사용된 이미지 센서의 가격을 떨어뜨릴 필요가 있다.

제 3도에 도시된 바와 같이, 종래 기술에서 공지된 이미지 센서는 영상 정보를 전기 신호로 변환하기 위한 다수의 광전 변환 소자 S_n, S_n+l..와, 각각의 광전 변환 소자로부터 얻어진 전기 신호를 외부로 전송하기 위한 스위칭 소자 SW_n, SW_n+1...와, 화상 정보를 나타내는 전기 신호를 판독한 후 각 광전 변환 소자를 초기 상태로 리세트하기 위하여 각각 대응 광전 변환 소자에 접속된 리세트 게이트 소자 RG_n, RG_n+1...와, 이러한 스위칭 소자와 리세트 게이트 소자를 순차적으로 구동시키기 위한 플립플롭 FF_n, FF_n+1...로 구성된 주사 회로로 구성되어 있다.

대기한 바와 같이, 화상 정보 처리 장치가 광범위하게 보급되면서, 저 가격의 장치에한 요구가 증가되고 있다. 특히, 이들 장치의 화상 정보 입력 유니트를 구성하는 이미지 센서의 저가격화가 가장 필요하다.

[발명의 개요]

따라서, 본 발명의 목적은 화상 정보 입력 장치와 같은 팩시밀리 및 이미지 스캐너에 사용하기 위한 저가의 리니어 이미지 센서를 제공하는 것이다.

종래 기술의 문제점을 해소하기 위하여, 본 발명에 의하면, 각각의 광전 변환 소자를 초기 상태로 리세트하도록 회로가 구성되는데, 각각의 광전 변환 소자가 대응 리세트 게이트 소자에 의해 개별적으로 리세트 되는 종래 기술과는 대조적으로, 기수개의 광전 소자는 대응 스위칭 소자를 통하여 접속된 하나의 리세트 게이트 회로와 공통 신호 라인에 의해 공통으로 리세트 되고, 마찬가지로 우수 광전 소자도 다른 리세트 게이트에 의해 공통으로 리세트된다. 더 나아가, 각각의 스위칭 소자를 제어하는 주사 회로는 시프트 레지스터의 각각의 비트의 출력 신호가 각각의 스위칭 소자용 제어 신호로서 바로 이용될 수 있도록 구성된다. 이를 위하여, 기수 스위칭 소자와 우수 스위칭 소자의 출력 단자는 서로 분리되고, 분리된 두 그룹은 각각 공통 신호 라인에 접속되어, 두 공통 신호 라인상의 전기 신호를 교대로 판독한다.

종래 기술에서 대응 광전 변환 소자용으로 제공된 종래의 리세트 게이트 소자는 본 발명의 한쌍의 리세트 게이트 회로로 대체될 수 있다. 더 나아가, 주사회로에서, 시프트 레지스터의 각 비트의 출력 신호는 각각의 스위칭 소자를 제어하기 위한 제어 신호로 직접 사용될 수 있다.

이후부터 본 발명은 도면에 도시된 한 실시예를 참고로 하여 상세히 설명된다. 제 1도는 본 발명에 따른 실시예에서의 이미지 센서 회로의 개략도이다. 각각의 광전 변환 소자 S_2n, S_2n+1...의 출력 단자는 각각의 대응 스위칭 소자 SW_2n, SW_2n+1...의 입력 단자에 접속된다. 각각의 기수 스위칭 소자 SW_2n+1, SW_2n+3...의 출력 단자는 제1공통 접속 라인 SL₁에 접속되고, 각각의 우수 스위칭 소자 SW_2n, SW_2n+2...의 또다른 출력 단자는 제2공통 접속 라인 SL₂에 접속된다. 제1 공통 접속 라인 즉, 신호 라인 SL₁은 제1 판독 게이트 회로 G1 의 입력 단자와 제1 리세트 게이트 회로 RG1 의 입력 단자에 접속되고, 제2 공통 접속 라인 즉, 신호 라인 SL₂는 제2 판독 게이트 회로 G₂의 입력 단자와 제2 리세트 게이트 회로 RG₂의 입력 단자에 접속된다. 제1 및 제2 판독 게이트 회로 G₁과 G₂의 출력 단자는 서로 직접 접속되어 공통으로 제3 공통 접속 라인 SL₃에 접속된다. 제3 공통 접속 라인 SL₃은 외부로의 신호 출력 단자 SIG와 제3 리세트 게이트 회로 RG₃의 입력단자 사이에 접속된다. 제1, 제2 및 제3 리세트 게이트 회로 RG₁, RG₂및 RG₃의 각각의 출력 단자는 접지 GND의 형태로, 리세트 전위를 공급하는 리세트 전원에 접속된다

제어 신호는 주사 회로 sc의 시프트 레지스터를 구성하는 플립플롭 FF_2n, FF_2n+1...의 각각의 단이나 비트의 출력 단자 Q로 부터 얻어지거나 판독된다. 즉, 제n단 플립플롭 FFn 의 출력단자 Q 는 제n 스위칭 소자 SWn의 제어 단자에 접속된다. 더 나아가, 제어 회로 CC는 여러 회로를 제어하기 위해 제공되며 , 제1 클럭단자 CLK와, 제1 리세트 게이트 회로 RG₁및 제2 판독 게이트 회로 G₂의 제어단자에 직접 접속되고 인버터를 통하여 제1 판독 게이트 회로 G₁및 제2 리세트 게이트 회로 RG₂의 제어 단자에 접속된 제1 출력 단자 Q₁과, 제3 리세트 게이트 회로 RG₃의 제어 단자에 접속된 제2 출력 단자 Q₂를 구비한다.

상기 설명된 회로의 동작은 제2도의 타임 차트와 함께 설명된다. 도면에서, 파형 PCLK는 플립플롭 FF_2n, FF_2n+1...과 제어 회로 CC의 클럭 단자 CLK에 입력되는 클럭 펄스열을 나타낸다. 파형 PSW_i(i=2n, 2n+1...)는 제i 스위칭 소자를 제어하는 제어 펄스 신호를 나타내고, 파형 PG_j(j=1, 2)는 제j 판독 게이트 회로 G_j를 제어하고 그 제어 단자에 공급되는 제어 신호를 나타내며 , 파형 PRG_K(k=1, 2, 3)는 제 k 리세트 게이트 회로 RG_K를 제어하고 그 제어 단자에 공급되는 제어 신호를 나타낸다. 이들 제어 신호 PSW_i, PG_j및 PRG_K는 논리 하이 레벨에서 스위칭 소자 SW_i, 판독 게이트 회로 G_j및 리세트 게이트 회로 RG_K를 각각 턴온시켜 그들 입력 단자와 출력 단자 사이를 도전 상태로 유지하며, 논리 로우 레벨에서 이들 소자와 회로를 턴 오프시켜 비도전 상태로 유지한다. 따라서, 판독 게이트 회로쌍 G₁및 G₂은 서로 반대 위상 관계로 번갈아 도전 상태와 비도전 상태로 된다.

더 나아가, 제1 판독 게이트 회로 G_l과 제1 리세트 게이트 회로 RG₁은 서로 반대 위상 관계로 교대로 도전 상태와 비도전 상태로 된다. 마찬가지 방식으로, 제2 판독 게이트 회로 G₂와 제2 리세트 게이트 회로 RG_K는 서로 반대 위상 관계로 교대로 턴온 및 턴오프 된다. 제3 리세트 게이트 회로 RG₃은 일반적으로 클럭 펄스 신호 PCLK와 동기로 도전 상태와 비도전 상태 사이를 스위칭 한다.

스위칭 소자 SW_i, 판독 게이트 회로 G_j및 리세트 게이트 회로 RG_K는 클럭 펄스 신호 PCLK의 한 주기에 대응하는 지속기간 동안 매번 도전 상태로 유지된다.

도전 상태와 비도전 상태 사이의 스위칭 타이밍에 관하여, 기술하면, 스위칭 소자 SW_i는 클럭 펄스 신호 PCLK의 하강 엣지(trailing edge) (하강 구간) 타이밍에 응답하여 상태를 스위칭 즉 전이하고, 판독 게이트 회로 G_j와 리세트 게이트 회로 PG_K는 클럭 펄스 신호의 상승 엣지(leading edge)(상승 구간)에 응답하여 스위칭, 즉 전이 한다.

다음, 다수의 광전 변환 소자 S₁(1=2n, 2n+1...)에 의해 얻어진 검출 신호를 순차적으로 판독해 내는데 대하여 설명된다. 주사 회로 SC에는 클럭 펄스 신호와 동기하여 플립플롭 FF_2n,FF_2n+1‥‥으로 구성된 시프트 레지스터의 비트수보다 큰 비트수를 갖는 2진 비트 데이타 열(100...0)이 입력되며, 상기 2진 비트 데이타 열은 시프트 레지스터를 통해 시프트되어, 다수의 스위칭 소자 SW_i를 순차적으로 턴온시키기 위한 제어 신호 또는 주사 신호를 발생 한다. 이때, 예를들면, 제(2n+1)의 기수 광전 변환 소자 S_2n+1에 의해 발생된 검출 신호는 제 1 공통 접속 라인 SL₁에서 판독된다. 즉, 제1 판독 게이트 회로 G₁이 클럭 펄스 신호 PCLK의 상승 엣지에 응답하여 턴온된 후, 제 (2n+1)의 스위칭 소자 SW_2n+1은 클럭 펄스 신호의 뒤이은 하강 엣지에 응답하여 턴온되어, 대응 검출 신호를 제1 공통 접속 라인 SL₁에 공급한다

이때, 제2 판독 게이트 회로 G₂, 제1 리세트 게이트 회로 RG₁및 제3 리세트 게이트 회로 RG₃이 턴오프 되므로, 광전 검출 신호는 제(2n+1) 광전 변환 소자 S_2n+1로부터 스위칭 소자 SW_2n+1, 제1 공통 접속 라인 SL₁, 제1 판독 게이트 회로 G₁및 제3 공통 접속 라인 SL₃을 통하여, 신호 출력 단자 SIG로 판독되어 나온다. 그후, 제1 판독 게이트 회로 G₁은 클럭 펄스 신호 PCLK의 다음 상승 엣지에 응답하여 턴온된다. 동시에, 제2 게이트 회로 G₂와 제1 리세트 게이트 회로 RG₁은 턴온되고, 제3 리세트 게이트 회로 RG₃도 도전상태로 유지된다. 이때, 제(2n+1)의 스위칭 소자 SW_2n+1이 아직 도전 상태로 유지되므로, 제(2n+1)의 광전 변환 소자 S_2n+1은 제1 리세트 게이트 회로 RG₁에 의해 리세트 전위원에 접속됨에 따라서 이에 의해 스위칭 소자 SW_2n+1과 제1 공통 접속 라인 SL₁을 통하여 리세트된다. 또한, 이때 다음 제(2n+2)의 스위칭 소자가 아직 비도전 상태로 유지되므로, 다음 검출 신호는 다음 우수의 제(2n+2)의 광전 변환 소자 S_2n+2로부터 제2공통 접속 라인 SL₂에 아직 공급되지 않는다. 따라서, 제3 리세트 게이트 회로 RG₃이 도전 상태로 유지되므로, 신호 출력 단자 SIG는 리세트 전위로 유지된다.

그 다음, 다음 하강 엣지가 클럭 펄스 신호 PCLK에서 발생할때, 제(2n+1)의 스위칭 소자 SW_2n+1은 비도전 상태로 변화되어, 대응 광전 변환 소자가 리세트 상태로부터 해제되고, 전하를 저장하도록 광전 변환을 개시한다. 한편, 이어지는 제(2n+2)의 스위칭 소자 SW_2n+2는 턴온되고, 제3 리세트 게이트 회로 RG₃은 스위칭 소자 SW_2n+2의 턴온 직전에 비도전 상태로 변한다. 따라서, 제(2n+2)의 광전 변환 소자 S_2n+2에서 얻어진 검출 신호는 대응 스위칭 소자 SW_2n+2, 제2 공통 접속 라인 SL₂, 제2 판독 게이트 회로 G₂및 제 3 공통 접속 라인 SL₃을 통하여 신호 출력 단자 SIG에 공급된다. 반복하여 상기 설명된 순서를 실행함으로써, 검출 신호가 다수의 광전 변환 소자로부터 연속하여 판독될 수 있다.

각각의 스위칭 소자가 비도전 상태로부터 도전상태로 스위칭되어 검출 신호를 판독할 때, 판독 게이트 회로 G₁또는 G₂는 안정 상태로 유지된다. 따라서, 판독 게이트 회로의 스위칭 잡음이 광전 검출 신호에 중복되지 않음에 따라서, S/N비의 저하가 회피된다. 리니어 이미지 센서는 위에서 설명된 바와 같이 동작된다.

본 발명에 따르면, 각각의 광전 변환 소자의 리세트용 리세트 회로의 부품수를 줄일 수 있고, 주사 회로에서 다수의 부품을 줄일 수 있어서, 이미지 센서 칩의 크기가 축소된다. 일반적으로, 광전 변환 소자의 수 m 은 주사 회로에서 시프트 레지스터의 단수(stage number)와 비교되며, m은 수십에서 수천의 범위에 있다. 따라서, 많은 부품수가 본 발명에 따라 효과적으로 제거될 수 있다. 주사 회로 구조를 단순화하면서 인접 광전 변환 소자 사이에서 광전하의 누출이 방지될 수 있다.

더 나아가, 게이트 회로를 기수 광전 변환 소자와 우수 광전 변환 소자 사이에서 스위칭 할 때 스위칭 잡음이 유발되지 않아서, 양질의 영상 신호를 얻게 된다. 더 나아가, 칩의 크기를 축소시킴으로써 영상 센서를 저가로 제조할 수 있다.

Claims (2)

1. 반도체 기판상에 선형적으로 배치된 화상 정보를 검출하기 위한 다수의 광전 변환 소자와, 각각의 광전 변환 소자에 접속된 입력 단자와 대응 광전 변환 소자로부터 발생된 검출 신호를 판독해 내기 위한 출력 단자를 각각 구비하는 스위칭 소자와, 제어 단자를 통해 스위칭 소자를 순차적으로 구동시키는 주사 회로를 포함하는 리니어 이미지 센서로, 기수 스위칭 소자들의 출력 단자들을 서로 접속하기 위한 제1 공통 접속 수단과, 우수 스위칭 소자들의 출력 단자들을 서로 접속하기 위한 제2 공통 접속 수단과, 출력 단자와, 상기 제 1 공통 접속 수단에 접속된 입력 단자를 구비한 제1판독 게이트 수단과, 출력 단자와, 상기 제1 공통 접속 수단에 접속된 입력 단자를 구비한 제1리세트 게이트 수단과, 출력 단자와, 제2 공통 접속 수단에 접속된 입력 단자를 구비한 제2 판독 게이트 수단과, 출력 단자와, 제2 공통 접속 수단에 접속된 입력 단자를 구비하는 제2 리세트 게이트 수단과, 제1 및 제2 판독 게이트 수단의 출력 단자를 서로 연결하는 제3 공통 접속 수단과, 상기 검출 신호를 외부로 출력하기 위하여 상기 제3 공통 접속 수단에 접속된 신호 출력 단자와, 상기 제1 및 제2 리세트 게이트 수단의 출력 단자에 접속된 리세트 전원 단자와, 상기 스위칭 소자의 순차적 구동과 동기하여 동작하며, 상기 제1 및 제2 광전 판독 게이트 수단 및 상기 제1 및 제2 리세트 게이트 수단을 제어하여, 상기 광전 변환 소자를 순차적으로 리세트하면서 상기 다수의 광전 변환 소자로부터의 검출 신호를 상기 신호 출력 단자를 통해 순차적으로 출력하는 제어 수단을 포함하는 리니어 이미지 센서.
2. 제1항에 있어서, 상기 제3 공통 접속 수단에 접속된 입력 단자와 상기 리세트 전원 단자에 접속된 출력 단자를 구비하며, 상기 제어 수단에 의해 동작되어 상기 신호 출력 단자에서의 검출 신호의 순차적 출력과 동기하여 상기 제3 공통 접속 수단을 통해 상기 신호 출력 단자를 단속적으로 리세트 하는 제3 리세트 게이트 수단을 추가로 포함하는 리니어 이미지 센서.

Images