JPS5870569A - 密着型イメ−ジセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアアクシｔ　リ等の原稿読取装置の小型化、低
価格化のために、その読取部に使用される密着源イメー
ジセンサとその駆動方法に関する。

近年ファクシミリ等の原稿読取装置において、小型化と
低価格化を目的として、ｊＫ稿面と１対１に対応し、光
学系の小量化が計れる密着型イメージセンサの開発が盛
んになっている。これを実現する方法として数種のイメ
ージセンサが考案されているが、これらのイメージセン
サは、駆動方法の点から蓄積型と非蓄ＷａＳに大別され
る。後者は単なる光導電体をセンナとして用いるもので
あり光電流の２次電流を利用できるため一般に光電流紘
大きいが、電流値の０Ｎ−ＯＦＦ比や光応答性の点で問
題がある。一方、蓄積型は高抵抗膜の上に電荷を蓄積し
、素子に光を当てることによって発生した光電荷で、先
に蓄積された電荷を打消しその打消された電荷量を検出
する。光による１次電荷しか利用しないため、光電荷そ
のものの値は小さいが、一定時間、これを蓄積するため
、先の利用効率はよ＜、０Ｎ−ＯＦＦ比も大きく、光応
答も速いという特長がある。以上のことにより、一般に
イメージセンサとして社蓄櫨型の方が望ましいとされて
きた。これｉｔ、１１Ｌ在、撮像管のほとんどが蓄積麺
であることからも明らかである。

しかし、センナの駆動の簡単さを考えた場合には、電極
の一方に整流性接触を持たせることによってスイッチ数
が少なくてすむマトリックス方式が実現できる非蓄積型
の方が蓄＠ｉ型よりも有利であ゛った。特に、密着型イ
メージセンサの場合例えば原稿がム４版であれば、読Ｉ
ＩＩＬ部は２２１程度Ｏ長尺となり、マトリックス方式
にすると、共通配線を読取部の長さだけ引回さねばなら
ず、その結果発生する非常に大きな浮遊容量への電荷の
漏れのため、蓄積捜のマトリックス駆動紘碌しいとされ
てきた。そのため現在までに考案されている蓄積型の密
着型イメージセンサ祉、素子１個１個にそれぞれ読取り
用のスイッチを設けたものか、あるい社、全体をいくつ
かの群に分けて、１つの群ごとに蓄積、読出しをくり返
す方式のものであつ前者の一行分に相当する時間がかか
るため、分銅した群の数をＮとすれば、−行の走査時間
は前者の８倍になってしまうという欠点を持っている。

このように、従来の蓄積型イメージセンナは非蓄積塵の
イメージセンサに比べ、スイッチの数カ非常に多（なる
か、走査時間が長くなるという欠点を持っていた。

本発明は前記１１１Ｍイメージセンサの欠点を解消すべ
くなされたもので、マトリックス駆動のためのブＨｙキ
ンダ用ダイオード群を設け、さらに読取りスイッチ並び
に電源側スイッチとアースの間に新たなスイッチを訛け
、浮遊容量の影響を消して、蓄積型において、非蓄積型
と同等のマトリックス駆動を可能にしたものである。

第１図は本発明の走査回路である。８　（１，１）〜８
（ｎ、ｍ）は蓄積型用薄膜受光素子であり、ｎ×ｍ個並
んでいる。Ｄ（１，１）　〜Ｄ（ｎ、ｍ）はそれぞれの
受光素子に直列接続されたプロツキ２ング用ダイオード
である。Ｃ−８１は単一素子の容量ではなく、Ｄ（１，
１）−Ｄ（１，ｎｚ）への共通配ｌ１ｌＳ１の浮遊容量
であり、同様にＣ−８２−Ｃ−８ｎ及びＣ−Ｒ１−Ｃ−
Ｒｍａそれぞれ共過配ｌ１１８２−８　ｍ及び共通配＠
Ｒ１−Ｒｍの浮遊容量である。これらの浮遊容量は先に
述べたように、例えばム４版の密着型イメージセンナの
場合配線は２２個程度にも及ぶため、受光素子の容量に
比べ１００倍から１０００倍の大きさになるものと予想
される。Ｓ−１人〜８−ｍＡは電源側の駆動スイッチ、
ＲＩ−ＩＡ−Ｒ−＋ａＡは読取り側の駆動スイッチであ
る。８−１１３〜Ｓ　−ｎ　Ｂ及びＲ−１Ｂ　−Ｒ−ｍ
Ｂ　ｉｊそれぞれ電源側、読取り側の浮遊容量の影響を
消すために付加したスイッチ群である。尚、後述するよ
うにＳ−を人〜８−１Ｂと組になったスイッチは１つの
ドライバ（例えば〒ｌｒもオープンコレクタドライバ）
等に置換えることが可能である。１は電荷蓄積用電源、
２は保護抵抗、３社駆動制御回路である。４は信号読取
り回路であり、第２ＷＪに示す２種の方法がある。

第２図（ａ）は光電流によって消去された受光素子上の
電荷を補う電流を読取り抵抗Ｒ，を使りて検出する方法
を示している。第２図（ｂ）は光電流によって受光素子
上の電荷が消去されることにより生じる電位の変化を検
出する方式を示しており、　ＣＬ線読取り容量、８−Ｌ
は信号読取り時にＣＬに蓄積される電荷を消去するため
のスイッチ用ＦＦｆＴである。以下、簡単のため素子数
が８（１，１）−８（３，３）の９ピツＦかうなる本発
明の密着型イメージセンサにおいて、スイッチングが着
干複雑な１１２図（ｂ）の読取り回路を例にとり、光信
号読取り動作を説明する。

第３図に９ビツトの場合に、それぞれのスイッチを駆動
するタイミングを示す。タイミングは、スイッチ＆−Ｌ
のパルス幅をＴとして目盛うである。またスイッチ紘パ
ルスが’Ｈｉｇｈ″の状態でＯＮするものとする。以下
０時間に８−１人、Ｒ−１人がＯＮ状態になるところか
ら順を迫って説明する。

尚、以下（）紘τを単位として、タイミングを表わす。

まず上記２つのスイッチがＯＮすることによって光セン
サ８（１，１）と読取り容量ＣＬが接続され、このスイ
ッチングの前に光電流によって蓄積された電荷が続出さ
れる。次に電荷消去用スイッチＳ−Ｌが入り、読取り容
量ＣＬ上の電荷が消失され、同時に８（１，１）上の電
荷量が、−走置（ＩＥ源電圧×七セン容量）になるまで
電荷の蓄積がなされる（１τ）、次にＲ−２ＡがＯＮし
、８（１，２）の読取り、電荷の消去及び蓄積が上記８
（１，１）の場合と同様に行なわれるが（２ｒ〜４τ）
、Ｒ，−１人が０Ｆｌｉ’すると同時にＲ−ＩＢがＯＮ
する。このスイッチが本発明の特徴である電荷漏れ防止
の一部をなすものであり、第４図にその効果を示す。

第４図体）、（ｂ厳センサ８（１，３）が読取り状態に
なった瞬間を示しており（４７）、特に第４図（ａ）は
電荷漏れ防止用スイッチＲ−ＩＢ−Ｒ−３Ｂを含まない
場合を示している。第４図（ａ）から明らかなように、
センサ８（１，１）、８（１，２）唸初期電荷を蓄積し
た後、も浮遊容量Ｃ−几１〜Ｃ−８２を通して図中１の
電源からの電圧がかかることになり、光が素子に当って
、センサ上の電位Ｒ２に’ｌｌｌ荷の漏れが生じる。従
って次にセンサＳ（２，１）や８（２，２）から信号を
読取る時、Ｃ−Ｒ１，Ｃ−Ｒ２に蓄積された電荷が、素
子からの正常な読取りを妨げる働きをすることになる。

スイッチＲ，−ＩＢ−Ｒ−３Ｂは前記の電荷の漏れを防
止すべく、回路に付加されたもので、これらのスイッチ
は１３図のタイミングチャートに示すように読取りスイ
ッチ凡−１Ａ〜Ｂ−３ムがそれぞれＯＦＦすると同時Ｊ
ＣＯＮＩ、、浮遊容量を短絡することによって電荷の流
出を訪いでいる。このとき第４図缶）から明らかなよう
に、センサＳ（１゜１）、８（１，２）は電源との間に
ＭＷＨ路を形成し、電源からセンサへの電荷の蓄積と全
く同じ状態になっている。このため、読取りスイッチを
それぞれ個別にセンナに設けた場合に比べ、光電流の蓄
積時間は若干短くなるが゛、例えばＡ４版の密着型イメ
ージセンサで１鱈に８ビツトの棄子数とし、全体を１７
２８ビツト、これを３２ビツトづつ５４群に分割し、マ
トリックスを形成した場合。

最大でも蓄積時間が全体の５４分の１短くなるだけであ
り実用上全く問題はない。尚、これらのスイッチングの
＊、センサ素子間の分離が、センサに付加したプレッキ
ング用ダイオードによって、なされることは、非罫積型
のマトリックス方式の場合と同様である。

次にもう一方の電荷漏れ防止用スイッチの動作を説明す
る。これは前記電荷漏れ防止用スイッチ５−ＩＢ−８−
３Ｂの動作とも関連するもので基本的には、一つの群を
スイッチングする際に、その共通配線に存在する浮遊容
量（この例の場合はｃ−ｓ１〜Ｃ−８ａ）に蓄積される
電荷を消去するものである。この動作を省略した場合、
浮遊容量が比較的大きいため群の共通配ｍ側（電源４Ｊ
ｓ）に常時電源電圧程度の電圧がかかっている状態とな
り、正常な動作はなし得ない。このことを解消するため
例えば＃３［に示したタイミングチャートで７τの時ス
イッチＳ−Ｉ　ＢをＯＮＬ、て電荷を消去する動作を挿
入するわけである。尚、このＩＦＢＴスイッチ２個づつ
の組（例えばＳ　−ＩＡと８−ＩＢ等）社、それぞれ１
個のＴＴＬオープンコレタタドライバ等で置換えること
もできる。そのａ８−Ｉ　Ｂ〜８−３Ｂの各モードは必
要なく、理論的に酸スイッチングも簡単なＴＴＩ、ド２
イパの方が望ましい。両者の違いは、ＰＲＴにした時読
取り側のスイッチ詳と会わせてモノリシック化できるこ
とと、光による蓄積電荷の消去時に素子の一端が接地さ
れているか、あるいは容量Ｃ−８１〜Ｃ−８３を遇して
浮いているかということだけであり、プレツキンダ用ダ
イオードが正常に動作していればいずれの方式ても間ｌ
ｉ紘ない。

本発明の一実施例を第５ｗＪ（ロ）Ｋ、そのプ田ツキン
グ用ダイオードとセンサ素子からなる基本七ンすデバイ
スの断面図を第５８５（ａ）に示す。５はガラス基板で
あり、この基板上に例えば、鳳型基板７ＫＰ層８＊ｎｊ
１９をＪＩ！成したシリ：ｌン（ＤＰ−ｎ１１合ダイオ
ードを設け、ｐＭ＠に共通電１１６．８１０゜噂の絶縁
膜１０を介して１個別電極１１を形成する。このとき電
極１．１　ａ受光素子の受光面を決める遮光層の役目も
兼ねている。１２は８ｎＯ，やＩＴＯ等の透明導電膜で
ある。この透明電極上に１３のアモルファスシリコンや
Ｃｄ８あるいはＳ・−Ｔ＠痔の高抵抗、光導電体導体膜
を形成し、その上に電極１４を形成する。上記ｉｎｉを
持つ基本上ンサデバイスがｊｌｓ図缶）に示されている
ように多数１次元配列されており、多層配線された第１
共通電極群１６と群ごとのｊ１２共通配線群１５を介し
てスイッチ群及び、ドライバ群等に配線されている。１
７は読取側、電源側及び電荷漏防止用スイッチ群とその
制御回路である。以上の密着型イメージセンサ装置を用
い％原稿からの反射光を七ル７オックレンズや光フアイ
バアレイ等の光学系を使って、素子の形成されていない
側のガラス面から入射させ、透明電極上に像を結ばさせ
、前記、信号の読取り方式に従ってスイッチングを行な
うと、原稿面からの情報を電気信号に変換することがで
きる。

以上の説明から明らかなように、本発明によれば、ブロ
ッキング用ダイオードと電荷漏れ防止スイッチを設けた
ことにより、高感度かつ光応答の速い蓄積型イメージセ
ンナにおいてマトリックス方式が実現でき、従来のイメ
ージセンサに比べ、スイッチ数の大幅削減、並びに駆動
回路の簡単化が可能となり、小型、低価格の密着型イメ
ージセンサを実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の走査回路ブロック図、ｇ２
図は２種類の読取り回路、第３図は９ビツトの場合のス
イッチングタイミングチャート、第４図は電荷漏れ防止
効果を説明するための部分的な走査回路、第５図は１実
施例を示している。 １・・・電荷蓄積用電源、２・・・保護抵抗、３・・・
蛇動制御回路、４・・・読取り回路、Ｓ（１，１）〜Ｓ
（ｎ、ｍ）−光センサ、Ｄ（１，，１）−Ｄ（ｎ。 ｍ）・・・ブロッキング用ダイオード、Ｓ−１ム〜５−
ＩＡ、８−Ｉ　Ｂ−８−ｎＢ、Ｒ−ＩＡ−Ｒ−ｍＡＲ−
Ｉ　Ｂ−Ｒ−ｍＢ−スイッチ、Ｃ−Ｌｌ〜Ｃ−５ｎ　　
Ｃ−′Ｒ−１〜Ｃ−Ｒ，ｍ、、、浮遊容量、５ｌ−８ｎ
、Ｒ１〜几ｍ；・・共通電極群、ＲＬ・・・読取り抵抗
、ＣＬ・・・読取り容量、８−Ｌ・・・読取りスイッチ
、５°°・ガ、ラス基板、６，１１．“１４・・・電極
、７・・・ｎ型シリコン基板、８・・・ｐ型層、９・・
・ｎ型層、１０・・・絶縁膜、１２−・・透明導電膜、
１３・・・光導電体導体膜、１５．１６・・・配線群、
１７・・・信号処理回路。 篤２図 Ｃａ） Ｃｂ） 第４図 （α） （ｂ’） 第５図 （α） ５ Ｃｂ）

Claims (1)

【特許請求の範囲】
1. 蓄Ｉｌ型光七ンサ素子と、ブ田ツキング用ダイオード素
   子を直列接続した基本センナデバイスが基板上に多数−
   次元配列され、該プｐツキング用ダイオード側を共通電
   極として複数の群に分割された七ンす群と、各群ごとに
   対応する基本センナデバイスを共通に接続し読取り回路
   に導く第１配線群と、上記群の各々を個別に接続し、電
   源側ドライブ回路に導く第２配線群と、電源側及び読取
   り側の各スイッチ群を定められた順序で駆動する制御回
   路とを具備し、スイッチ群に、浮遊容量への電荷漏れ防
   止スイッチ群を付加したことによって蓄積型のイメージ
   センサのマトリックス方式を構成していることを特徴と
   する密着型イメージセンサ。