JPS60167578A

JPS60167578A - 低温槽用の赤外線検出装置

Info

Publication number: JPS60167578A
Application number: JP59239292A
Authority: JP
Inventors: マルク・アルク; ベルナール・ミユニエ
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1983-11-15
Filing date: 1984-11-13
Publication date: 1985-08-30
Also published as: JPH0435106B2; FR2554999A1; EP0148654A1; US4609824A; EP0148654B1; DE3472876D1; FR2554999B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は赤外領域用感光デバイスに係る。

従来の技術１９８２年４月１日に刊行された雑誌″’　Ｅｌｅａｔ
ｒｏ　−ｎｉｃｓ　Ｌｅｔｔｅｒｓ”第１８巻、７号、
２８Ｂ−２８７頁に所収の論文”　Ｅｌｅｃｔｒｏｎｉ
ｃａｌｌｙ　５ｃａｎｎｅｄ　Ｃ０Ｍ、Ｔ、ｄｅｔｅｃ
ｔｏｒａｒｒａｙｆｏｒ　ｔｈｅ　８−１４　ｍｉｃｒ
ｏｍｅｔｅｒ　ｂａｎｄ”中には、添付の第１図につい
て以下に説明するような赤外領域用感光デノ々イスが開
示されている。

該デバイスは、半導体基板上に集積されたＮ行×Ｍ列の
赤外検出器アレーから構成されている。

第１図ではＭ＝Ｎ＝８とする。検出器Ｄ１□、Ｄ、□、
Ｄ　・・・、Ｄ□９、Ｄ　９９　ｓ　Ｄ８９・・・は、
カドミウム・水１銀・テルル化物（Ｃ，Ｍ、Ｔ、）半導体基板上に集積さ
れたフォトダイオードであり、各フォトダイオードはＭ
ＯＳ）ランジスタＴ１に連結されているー。

第１図中、各フォトダイオードのアノードは接地に、カ
ソードはＭＯＳ）ランジスタＴ□に接続されている。水
平方向電極から成る第４のアレーは、同一行の検出器に
連結されたＭＯＳ　）ランジスタＴ□を相互に接続して
いる。鉛直方向の電極から成る第２のアレーは、同一列
の検出器に連結されたＭＯＳ　トランジスタＴ□のゲー
トを相互に接続している。第１のシフトレジスタは、第
２のアレーの各電極を逐次アドレスさせ得る。第２のア
レーの電極がアドレスされると、この電極に接続された
検出器、第１図の例では検出器Ｄ□□、Ｄ□２、Ｄ□８
により受取られた赤外輻射に対応する電荷が積分される
。電荷の積分及び読出しは、積分器とじてキャノ９シタ
Ｃ□、Ｃ，，Ｃ８と共に負入力及び出力間に接続されて
お９かつ第１のアレーの各電極に接続されている演算増
幅器により行われる。マルチプレクサは増幅器の出力を
受取９１所定列のＤ１１８の電荷の積分が開始される。

第１のＭＯＳトランジスタＴ□及び第１のシフトレジス
タは、赤外検出器を支持する基板に接続されたシリコン
半導体基板上に集積されている。

第１のＭＯＳ　）ランジスタＴ１及び第１のシフトレジ
スタは、赤外検出器と同一の７７°にの低温槽に配置さ
れている。

ここに付随し、本発明によって解決された問題は、積分
器として接続する演算増幅器を低温槽の内側に配置でき
ないという点である。該演算増幅器は消費電力が大きく
、従って温度が高いので、低温槽に配置すると問題が生
じる。更に、消費量が大きいため分離素子として構成し
なければならず、広いスペースが必要になる。

この結果、低温槽とデバイスの残部との間に多数の結線
を形成しなければならない。更に、低温槽と演算増幅器
との間の結線は、渦電流に敏感な低レベルの信号を搬送
する。

本発明は上記の問題を解決する。本発明は、前出の論文
中に記載されたデバイスに匹敵する動作を備えておりか
つ低温槽が高電圧低インピーダンスの単一の出力のみを
備えるような赤外領域用感光デバイスを特徴する特許請求の範囲第１項に記載されているように、本発明
は、＃！１の半導体基板上に集積されたＮ行×Ｍ列の赤
外検出器アレーと、一方が同一行の検出器、他方が同一
列の検出器に割尚てられている２個の電極アレーと、各
検出器と第１のアレーの電極との間に接続された第１の
ＭＯＳトランジスタと、第２のアレーの電極を順次アド
レスする第１のシフトレジスタとを備えておシ、第１の
ＭＯＳトランジスタと第１のレジスタとが第２の半導体
基板上に集積されかつ検出器と同一の低温槽に配置され
ている赤外領域用感光デノ々イスに係り、峡デバイスは
更に、第１のＭＯＳ　）ランジスタの各デートと第２の
アレーの電極との間に接続された第２のＭＯＳ　トラン
ジスタと、第１のアレーの各電極と基準電位との間に接
続されてお〕、この電極に接続された検出器による電荷
を逐次蓄積し、次いで読出すべく機能するキャパシタと
、第１のアレーの各電極と感光デバイスの出力との間に
接続されておシ、各キャ／ｅシタに蓄積された電荷を読
出させる第３のＭＯＳ　）ランジスタと、第１のレジス
タが第２のアレーの１個の電極をアドレスする間、第１
のアレーの電極に接続された第３のＭＯＳ　トランジス
タのゲートと第１のアレー〇別の電極に接続された第１
のＭＯＳ）ランジスタのゲートを制御する第２のＭＯＳ
　）ランジスタの２−トとを順次アドレスし、第１のア
レーの電極に接続された検出器が読出される時、第２の
アレーの各電極に接続された全検出器を順次読出させか
つ第１のアレーの他の電極の各々に接続された検出器か
らの電荷を積分させる第２のシフトレジスタとを第２の
半導体基板上に集積しておりかつ低温槽内に配置してい
る。

実施例本発明の他の目的、特徴及び結果は、添付図面を参考に
非限定的な具体例に関する以下の記載から明らかになろ
う。

なお各図面中、同一素子は同一の参照符号で示したが、
分り易いように各素子の寸法及び比率は考慮していない
。

第１図については既に詳細な説明の冒頭で述べた。

第２図は、本発明の赤外領域用感光デバイスの一具体例
の線図である。

該デバイスは、２個の八（Ｏ８）ランジスタが各検出器
Ｄ□０、Ｄ、ｇ、Ｄ□８３６．に連結されているという
点において第１図のデバイスと特に異っておシ、第１の
ＭＯＳ）ランジスタＴ　Ｔ　、、、は第１１．１１１１
１，２１図と同様に各検出器と第１の電極アレーの水平方向電極
との間に接続されており、第２のＭＯＳトランジスタＴ
Ｔ　・・・は各第１のＭＯＳ）２．１１−　９．Ｓｌｌランジスタのデートと第２の電極アレーの鉛直方向電極
との間に接続されている。

第１図と同様に、第１のシフトレジスタは第２のアレー
の鉛直方向電極を順次アドレスする。

＠１図のデバイスと第２図のデバイスとの他の差違は、
第１のアレーの水平方向電極Ｓ工、Ｓ、、Ｓ８に接続さ
れた電荷の積分及び読出し用手段を備えているという点
にある。

第２図中、該手段は、第１のアレーの各水平方向電極Ｓ
□、Ｓ、、Ｓ、と第２の半導体基板の電位であり得、接
地として図示されている基準電位との間に接続されたキ
ャノｑシタＣ１，Ｃ，、Ｃ８・・・と、第１のアレーの
各水平方向電極Ｓ□、Ｓ、、Ｓ、と感光デバイスの出力
Ｓとの間に接続された第３のＭＯＳ　）ランジスタＴ８
□Ｉ　Ｔａ２１　Ｔ２Ｏ・・・と、第３のＭＯＳ　）ラ
ンジスタのケートと第１のアレーの電極のうちで第３の
ＭＯＳ　）ランジスタが接続されていない電極に接続さ
れた第１のＭＯＳトランジスタのゲートを制御する第２
のＭＯＳ）ランジスタのデートとを順次アドレスする第
２のシフトレジスタとから形成されている。

以下の記載中、第１及び第２のシフトレジスタはｉ％ｉ
＋１．ｉ＋２・・・段の電極を逐次アドレスし、第２の
シフトレジスタは、第１のアレーの１＋１段の電極に接
続された第３のＭＯＳ　）ランジスタのゲートと、同時
に、第１のアレーの１段の電極に接続された第１のＭＯ
Ｓ　）ランジスタのゲートを制御する第２のＭＯＳ）ラ
ンジスタのゲートとをアドレスするものと仮定する。

従って、例えば第２図中、第２のレジスタの出力Ｙ　は
トランジスタＴ８９のデートとトランジスりＴ　−Ｔ　
−Ｔ　のゲートとに接続さ５１．１１　９，９１　９．
８１れている。第２のレジスタの他の出力にも同様の結線が
形成されている。

本発明のデバイスは、当然のことながら行列状検出器が
別の順序でアドレスされるように変形され得る。

本発明のデバイスの大きな利点は、デバイス全体が低温
槽に配置され得、赤外検出器が第２の半導体基板に接続
された第１の半導体基板上に集積されておシ、デバイス
の残りの部分は第２の半導体基板上に集積されていると
いう点にある。低温槽は単一の高レベル出力Ｓを有する
。

第２図のデバイスの動作は従来技術のデ、？イスと異っ
ている。

この動作を第３ａ乃至ｆ図及び４ａ、ｂ、ｏ図に関して
以下に説明する。

第３１乃至ｆ図は、第１及び第２のシフトレジスタの出
力Ｘ□、ｘ、、ｘ８．ｙ□、　Ｙ、　、　Ｙ。

ニオはルミ圧ＶＸＩ　ｔ　ｖＸ９　’　”Ｘ８及びｖＹ
□、ｖＹ、２゜ｖＹ８を示している。

各電圧ｖｘ□、■工９．■Ｘ８は、ｖｘ□、■工５ｉｓ
ｖｘａ・・・　の順で高レベルに移行する。

電圧Ｖｙｌ　＋　Ｖｙ２　、Ｖｙ３はそれぞれ電圧ＶＸ
Ｉ　Ｉ　ＶＸ２　’ＶＸ３０１個が高レベルにある各周
期毎に順に高レベルに移行する。第３８乃至１図中、電
圧ＶＸＩ　＋ｖＸ２．　Ｖｘ３（７）１個と電圧Ｖｙ１
　ａ　Ｖｙ２　ｒ　Ｖｙ３　Ｏ１個とは常に高レベルに
ある。

時刻ｔ１において、電圧ＶＸＩ及びｖＹ２は高レベルに
あり、他の電圧は低レベルにある。第２のＭＯ８トラン
ジスタＴ２．１１は導通し、第１のＭＯＳ）ランジスタ
ＴＩ、１１を導通させる。検出器Ｄ１□からの電荷はキ
ャパシタＣ０に蓄積される。検出器Ｄ１１からの電荷の
積分が開始すると同時に、第３のトランジスタＴＢ２は
導通し、検出器Ｄ３゜から転送されてキャｔＱシタＣ２
に蓄積された電荷を読出す。

時刻ｔ２において電圧ｖＸ１及びｖｙａは高レベルにあ
る。ＭＯＳ）ランジスタＴ２，１□はゲートから低レベ
ル電圧ＶＹ２を受取シ、遮断される。他方、トランジス
タＴ１．□１は予め２−トに電荷が蓄積されているため
、導通し続ける。感光デバイス全体が冷却された低温槽
に配置されているので、トランジスタＴＩ　、　１１、
−３の２−トにおける電荷の保持が促進される。検出器
Ｄ１１からの電荷は積分され続ける。トランジスタＴ２
，１２及びＴＩ、１２は導通し、検出器Ｄ１２からの電
荷をキャノ９シタｃ２内で積分させる。トランジスタＴ
、２は遮断される。Ｄ３ｊｌからの電荷の読出しが終了
する。トランジスタＴ３３は導通し、検出器Ｄ１ｍから
転送され、キャノｑシタｃ３に蓄積された電荷が読出さ
れる。

時刻ｔ３では、電圧ｖＸ２及びＶＹＩが高レベルにある
。トランジスタＴ２，１１は遮断されるが、トランジス
タＴ１．□１は導通し続ける。検出器Ｄｌｌがらの電荷
は積分され続ける。検出器Ｄ１２からの電荷の積分につ
いても同様である。ＭＯＳ）ランジスタＴ、３は遮断さ
れ、検出器Ｄｕからの電荷の読出しが終了する。他方、
トランジスタＴ’ａｔは導通し、検出器Ｄｌｌから転送
され、キャノｑシタｃ１に蓄積され九電荷を続出す。ト
ランジスタＴＳＩ、２３及び’ｒｓ、２３は導通し、検
出器Ｄ２３からの電荷の積分がキャノ９シタＣ８で開始
する。

時刻ｔ４では、電圧ＶＸ２及びＶＸＩが高レベルにある
。ＭＯＳ）ｊンジスタＴ３□は遮断され、検出器Ｄ１１
から転送され、キャノ（シタｃ１に蓄積された電荷の読
出しが停止する。ＶＸＩが低レベルの間に電圧ＶＹ２が
高レベルに移行するのでトランジスタＴ２，１１及びＴ
１，１□は遮断され、検出器Ｄ１１からの電荷の積分が
停止する。検出器Ｄ１□からの電荷の積分が継続してい
る間に該検出器からの電荷の読出しが開始する。検出器
Ｄ２３がらの電荷の積分が続けられ、検出器Ｄ２１から
の電荷の積分が開始する。

トランジスタＴＩ、１１及びＴ２．１１を例に第２図の
デバイスの基本的な動作を説明すると、電圧ＶＸＩ及び
ＶＹＩが高レベルの時、ＭｏｓトランジスタＴ２．１□
及びＴＩ、１１が導通してお）、ＶＸｔが高レベルでか
つＶＸＩが低レベルの時、トランジスタＴ２．１□がＢ
断されかつダートに蓄積され九電荷によシトランジスタ
Ｔ１，１□が導通し続け、ＶＸｔが低レベルでかつＶＸ
Ｉが高レベルの時、トランジスタＴ２，１、及びＴ１．
□１が遮断される。

第４ａ、ｂ、ｃ図は、キャパシタＣＩ＋０２及びＣ１に
よる検出器の積分及び読出しの経時変化を示している。

図から明らかなように、第２のアレーの各電極に接続さ
れた検出器は逐次読出される。

従って、検出器Ｄ１Ｂ’　ＤＩ□、Ｄ１□が読出され、
次にＤ１１３１’　Ｄ２１’　Ｄ２２、ＤＢ３１　Ｄａ
ｌ’　Ｄａ２、再びＤＩＢ＋Ｄ１１＋Ｄｌｌ・・・　の
顔で読出される。

水平方向電極に接続された電極が読出される間、他の水
平方向電極の各々に接続された検出器からの電荷が積分
される。従って、Ｄ１□が読出される間、０１２及びＤ
２．からの電荷が積分される。

第１図のデバイスの場合と異）、検出器の積分周期は経
時的にずれている。

本発明のジノ９イスの利点は、検出器の行（又は列）毎
に１個のキャノｑシタしか備えていないにも拘らず電荷
積分時間が向上するという点にある。

第４図から明らかなように、ＤＩ□からの電荷の積分は
時刻ｔ１からｔ４の間に行われるが、第１図のデバイス
の場合、積分時間は１２−１１である。

第５ａ図は、例えばＰ型シリコンから形成されており、
第２図のデバイスが集積される半導体基板の横断面図で
ある。

同図はフォトダイオードＤ１□に接続された素子のレベ
ルにおける断面図である。

フォトダイオードＤｌｌは、接地として図示しである基
準電位に接続されたアノードと、２個のダイオードｄ１
及びｄ２と２個の’７’−トＧ１及びＧ２とから形成さ
れた第１のＭＯＳ）ランジスタＴ１，１□に接続された
カソードとを備えている。

第４のゲートＧ□は定電位とされておシ、フォトダイオ
ードを７臂イアスするべく機能する。

第２のデートＧ２は第２のＭＯＳ）ランジスタＴ２，１
、（第５ａ図には図示せず）によ多制御される。

電極は、第１行の検出器Ｄ１１１　Ｄ２１’　Ｄ３１の
第１のトランジスタのダイオードｄ２を相互に接続して
いる。

電極Ｓ１は、第３のＭＯＳ）ランジスタ’ｒａｔの一部
を構成しているダイオードｄ３で終端している。

該トランジスタは、定電位のデートＧ３と第２のシフト
レジスタの出力Ｙ１に接続されたゲートＧ４との２個の
デートを備えている。更にＭＯＳ）ランジスタＴ、は、
デバイスの出力Ｓに接続されたダイオードｄ４を備えて
いる。

キャノｑシタＣ１は、行検出器の全ダイオードｄ２のキ
ャノｑシタとダイオードｄ、のキャノ９シタとトランジ
スタＴ　の２−１．とから形成されている。

１第５ｂ、ｃ及びｄ図は、半導体基板の表面電位の経時変
化を示している。

第５ｂ図では、時刻ｔ１及びｔ２において検出器Ｄ１１
による電荷がキャノ９シタＣ１で積分される。

第５Ｃ図では、時刻ｔ３においてキャノｑシタＣ１に蓄
積された電荷がトランジスタＴｉ１ｌにより読出される
。

第５ｄ図では、時刻ｔ４においてキャノ９シタＣ１が検
出器Ｄ２１からの電荷を蓄積する。

赤外感知検出器は図例のようなフォトダイオードである
か、又はゲート・絶縁体・半導体型検出器のような他の
型の赤外検出器であり得る。フォトダイオードの場合、
赤外検出器は図例のように第２の半導体基板上に形成さ
れたダイオ−１又は、本発明のデバイスの動作を変更す
ることなく第２の基板上に形成されたゲートに接続され
得る。例えばフォトダイオードは、ｔｌＩＪ２０ＭＯＢ
　）ランジスタに接続された少なくとも１個の他のケー
トを有する第１のＭＯ８ｌｔンジスタの所定のゲートに
接続され得る。

同様に、光検出器及びデバイスの残シの部分は各種の適
切な半導体基板上に集積される。例えば光検出器の場合
、インジウム・アンチモン化物、錫・鉛・テルル化物、
カドミウム・水銀・テルル化物等が使用される。デバイ
スの残シの部分は例えばＰ又はＮｍシリコン半導体基板
上に集積される。

更に、第１及び第２の電極アレーの電極の機能は、当然
のことながら容易に逆にすることができ、即ち第１のシ
フトレジスタを第１のアレーの電極と午ヤパシタとに接
続し、第３のＭＯＳ）ランジスタと第２のシフトレジス
タとを第２のアレーの電極に接続してもよい。

上記記載ではトランジスタＴ！ＩＩＩＴＩＩ□、Ｔ３３
が導通するように電圧ＶＹＩ　Ｉ　ＶＴＲ１ｖｙｓを高
レベルに向って移行させる場合について説明したが、デ
バイスがＮ型基板上に集積される場合、当然のことなか
ら導通を生ずるべく制御信号は低レベルに向かって移行
させられる。

【図面の簡単な説明】

第１図は従来技術の赤外領域用感光デバイス豊本発明のデ／々イスの制御信号の波形図、第４ａ。ｂ　ｒ　ｃ　閥は３行×３列の検出器を備える本発明の
デノｔイスの積分及び読出し周期を示す線図、第、ＬＩ
Ｊ乃至ｄ４！ｉは本発明のデバイスの一具体例の横断面
図及び動作説明図である。Ｄ　、Ｄ　、Ｄ　、・・・・Ｉ）ａａ・・・検出器、１
１　２１　３１Ｔ、Ｔ　・・・・Ｔ３３・・・ＭＯＳ）ランジスタ、１
　１．１１’ Ｃ、Ｃ、Ｃ・・・キャノｑシタ、ｄｌ、・・・・ｄ４・
・・ダイ２１１オード、Ｇ　・・・・Ｇ４・・・ゲート。Ｉ σ　−Ω ０　″Ｕ手続補正書く方式）昭和６０年３り／Ｚ日２、発明の名称　赤外領域用感光デバイス３、補正をす
る者事件との関係　特許出願人名　称　トムソンーセエスエフ４、代　埋　人　東京都新宿区新宿１丁目１番１４号　
山ｆｆ１ピル５、補正指令の日付　昭和６０年２月６日
６、補正により増加する発明の数８、補正の内容（１）明細書中、第４頁第１１行目から同頁第１２行目
［”　Ｅ　Ｉｅｃｔｒｏｎｉｃｓｌｅｔｔｅｒｓ”　Ｊ
どあるを、［「エレク１〜ロニクス　レターズ（Ｅｌｅ
ｃｔｒｏｎｉｃｓ　１ｅｔｔｅｒｓ）　Ｊ　Ｊと補正す
る。 ■間中、第４頁第１３行目から第１４行目「”　Ｅ　Ｉ
ｅｃｔｒｏｎｉｃａｌｌｙＳ　ｃａｎｎｅｄ　ｍｉｃｒ
ｏｍｅｔｅｒ　ｂａｎｄ”」とあるを、ｒｒ８−１４マ
イクロメータバンドのための電子スキャンされるＣＭＴ
検出器列（Ｆｌｅｃｔｒｏｎｉｃａｌｌｙ　３ｃａｎｎ
ｅｄ　Ｃ，Ｍ、　Ｔ、ｄｅｔｅｃｔｏｒ　ａｒｒａｙｆ
ｏｒ　ｔｈｅ　８−１４　ｍｉｃｒｏｍｅｔｅｒ　ｂａ
ｎｄ）　Ｊ　Ｊと補正する。０）願出に最初に添付した第４図を別紙のとおり補正す
る。（内容に変更なし）。第３図については内容に変更なし
。　２−

Claims

【特許請求の範囲】

（１）　第１の半導体基板上に集積されたＮ行×Ｍ列の
赤外検出器アレーと、同一行の検出器に割当てられた電
極アレーと同一列の検出器に割当てられた電極アレーと
の２個の電極アレーと、各検出器と第１のアレーの電極
との間に接続された第１のＭＯＳ）ランジスタと、第２
のアレーの電極を順次アドレスする第１のシフトレジス
タとを備えており、第１のＭＯＳトランジスタと第１の
レジスタとが第２の半導体基板上に集積されておシ検出
器と同一の低温槽に配置されている赤外領域用感光デバ
イスにおいて、該デバイスは更に、各ｔｌＸｌのＭＯＳ
　トランジスタのデートと第２のアレーの電極との間に
接続され九第２のＭＯＳ　トランジスタと、第１のアレ
ーの各電極と基準電位との間に接続されてお〕、この電
極に接続された検出器による電荷を逐次蓄積した後、読
出すべく機能するキャノｑシタと、第１のアレーの各電
極と感光デバイスの出力との間に接続されておシ、各キ
ャノ９シタに蓄積された電荷を読出させる第３のＭＯＳ
　）ランジスタと、第１のレジスタが第２のアレーの電
極をアドレスする時、第１のアレー〇電極に接続された
第３のＭＯＳトランジスタの２−トと第１のアレーの別
の電極に接続された第１のＭＯＳ　）ランジスタのデー
トを制御する第２のＭＯＳ）ランジスタのデートとを順
次アドレスし、第１のアレーの電極に接続された検出器
が読出される時、第２のアレーの各電極に接続された全
検出器を逐次読出させ、第１のアレーの他の電極の各々
に接続された検出器からの電荷を積分させ得る第２のシ
フトレジスタとを第２の半導体基板に集積しておシかつ
低温槽に配置させて成る赤外領域用感光デ／櫂イス。
（２）赤外検出器がフォトダイオードである特許請求の
範囲第１項に記載のデバイス。
（３）第１及び第２のシフトレジスタが１．２．３・・
・１、ｉ＋１、ｉ＋２・・・段の電極を逐次アドレスし
り後、再び１．２．３・・・の順でアドレスし、第２の
シフトレジスタが、第１のアレーの１＋１段の電極に接
続された第３のＭＯＳトランジスタのゲートと館１のア
レーの１段の電極に接続された第１のＭＯＳ）ランジス
タのゲートを制御する第２のＭＯＳ　）ランジスタの２
−トとを特徴とする特許請求の範囲第１項に記載のデバ
イス。
（４）第１及び第２のシフトレジスタが１．２．３・・
・ｔ、１＋１，１＋２・・・段の電極を逐次アドレスし
り彼、再び１．２．３・・・の順でアドレスし、第２の
シフトレジスタが、第１のアレーの１＋１段の電極に接
続された第３のＭＯＳ　トランジスタのゲートと第１の
アレーの１段の電極に接続された第１のＭＯＳ　）ラン
ジスタのゲートを制御する第２のＭＯＳ　）ランジスタ
のゲートとを特徴とする特許請求の範囲第２項に記載の
デバイス。