JP2771221B2 - 感光ドットマトリクス - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は感光エレメントのマトリクスに関する。

感光エレメントのマトリクスは通常列となった導体回
路と行となった導体回路の夫々の交点に感光エレメント
を置いてなる回路をつくるためにつくられる。この列回
路を通じて一つの、電気出力信号を知りたい感光エレメ
ント列が選ばれ、行導体の回路により夫々の出力信号が
選ばれた列のエレメント夫々について読取られる。

〔従来の技術〕

フランス特許出願第8600716号は感光ドット回路を有
し、夫々のドットが感光エレメントに直列に電荷蓄積コ
ンデンサを有し、このユニットが列導体と行導体間に接
続されるようになった感光マトリクスを示している。こ
の感光エレメントは３層（Ｐ形半導体層、真性層Ｉおよ
びＮ形層）を有するPINホトダイオードである。

この感光ドットの照明によりこのホトダイオードに電
荷が発生する。これらの電荷はホトダイオードとコンデ
ンサの間の（浮動）ノードに累積する。これらはこのホ
トダイオードを順バイアス（累積段階では逆にバイアス
される）する方向の電圧パルスを列導体に印加すること
により読取られる。累積した電荷に対応する量の電荷は
浮動ノードから行（または行から浮動ノードへ）に移さ
れる。読取動作はこの電荷の動きを測定して行う。

読取パルス終了後にホトダイオードはオフとなり次の
照明および電荷積分段階に移りうるようになる。

〔発明が解決しようとする課題〕

しかしながら、浮動ノードの電位は積分段階のスター
ト時の値ではない。それ故この浮動ノードの電位を良好
に決定されたスタート値にセットすることなく新しい積
分段階を開始することはできない。

それ故読取段階の次に浮動ノード電位のリセット段階
を置かなくてはならい。リセットはホトダイオードの照
明により行われる。それ故、各読取段階後のリセット用
に照明源および感光マトリクス読取装置と同期した制御
装置を用いなければならない。

このため、測定信号の取出しは、照明、読取、フラッ
シュのリセット、次の照明、のように不連続に行わねば
ならない。

〔課題を解決するための手段〕

本発明はリセット用照明源の必要性を除きそして不連
続的にマトリクスを照明する必要なしに連続的に情報を
とり出すことの出来る新規な感光ドット構造を提供す
る。

本発明によれば、夫々、列（少くとも１列）と行（少
くとも１行）の交点に配置され、列導体と行導体の間の
読取ダイオードと直列となった感光エレメントからなる
複数の感光ドットの回路と、感光エレメントと読取ダイ
オードの接続点に集められている電荷を読取るための手
段と、から成り、読取ダイオードは第１の順方向ターン
オフ電圧しきい値と第２の逆方向ターンオン電圧しきい
値を有しており、上記手段は上記列導体にはじめに電荷
積分段階において安定な基準電圧を、次に第１の符号を
もつ読取電圧パルスを、そして最後に逆符号のリセット
電圧パルスを印加するようになっており、読取電圧パル
スとリセット電圧パルスのレベル差の絶対値は読取ダイ
オードの順方向ターンオフ電圧しきい値と逆方向ターン
オフ電圧しきい値の差より大となった感光ドットマトリ
クスが与えられる。

感光エレメントはホトダイオードまたはホトコンダク
タでよい。

読取ダイオードは感光エレメントより著しく小さい容
量をもつように設計される。このため、その面積は一般
に感光エレメントのそれより著しく小さくなる。

リセットパルスの振幅は、感光エレメントを読取ダイ
オードに接続する共通ノードの電位がリセットパルス後
に常に同一の値にもどるように選ばれており、そしてこ
れによりパルス振幅と、読取ダイオードの順および逆方
向ターンオフ電圧しきい値間の差との間に一つの関係が
与えられる。好適には安定な基準電圧レベルとリセット
パルスレベルの差の大きさは読取ダイオードの順および
逆ターンオフ電圧しきい値間の差に近い。

読取ダイオードはツェナーダイオードに似た電圧／電
流特性を有し、逆ターンオフ電圧しきい値は絶対値で比
較的低く（例えば−８〜−10ボルト）そして順方向ター
ンオフ電圧しきい値は約＋１ボルトである。

この読取ダイオードはその電流／電圧特性曲線がダイ
オードと同様であるため、ここではダイオードと呼ぶ
が、通常のようなPNダイオードとは異る構造とすること
もできる。特に、読取ダイオードはNIPIN形のオープン
ベーストランジスタ、すなわち２個の電極間に５層の半
導体層、すなわちＮ形不純物をドーピングした層、比較
的厚い真性層、非常に薄いＰ形層、非常に薄い真性層お
よびＮ形不純物でドーピングされた層、を配置した構造
とすると有利である。PINIPトランジスタ（NIPINトラン
ジスタとは導電形式をすべて逆にしたもの）も使用出来
る。

このような読取ダイオードにより順および逆方向ター
ンオン電圧しきい値について、望ましい極めて再現性の
高い値が得られる。更にこれら電圧はMOSトランジスタ
を有する制御回路により列導体に印加しうるパルスの値
と両立しうる値を有する。

〔作用〕

列導体の基準電圧が読取ダイオードの逆ターンオンし
きい値より大きいか小さいかにより２種類の動作を行
う。その一方においては読取られた電荷の量が感光ドッ
トの飽和するような最大照度についても一つの与えられ
たしきい値より常に大きいという利点が得られ、そして
これにより電荷の読取がより容易になる。最小照明と飽
和照明間の電荷のより広い測定範囲も得られる。他方の
動作では電圧のずれは小さくなるが、飽和したときに過
度の照明分により生じる余分な電荷が行導体ではなく列
導体の方向に除かれるという利点が得られる。読取られ
ていない列のドットからのこの余分な電荷は１つの行に
おいて、読取られていて他のドット列から入る電荷に影
響を与えない。

本発明は、放射線の分野に使用されそれを又Ｘ線（ま
たはガンマ線、中性子線その他）をホトダイオードが感
応する波長帯の光に変換するシンチレータ（ガドニウム
酸化物、セシウムヨウ化物等）からなるものを含む感光
マトリクスのすべてに応用出来る。

本発明は特に非晶質シリコン層の積層体により感光ド
ットを構成する実施例に適している。

本発明から予想される利点（マトリクスの品質にとっ
ての）の内、次の事が特にあげられる。

−各感光ドットが２個のエレメントよりなるため構造
が簡単である。

−感光ドットの行の容量が小さい。

−高速読取。

−隣接する列または行の感光ドット間が有効に分離さ
れる。

−読取が行われるときの漂遊ノイズの低減。これは従
来のシステムでは感光ダイオードが順方向に導通される
ことにより発生するノイズである。ここでは原理的にホ
トダイオードは読取中であっても常に逆バイアスされ
る。

〔実施例〕

第１図は本発明による感光ドットマトリクスを示す図
である。

このマトリクスは行列になった導体を有しそれらの導
体間に感光ドットPijが接続される。列導体Liは積分段
階において安定な基準電圧Vpを、読取段階においては読
取パルスを、そして次の積分段階の前にリセットパルス
を与えるために用いられる。これら列導体は列デコーダ
DELに接続されており、このデコーダはドットの読取を
行う列を選択し、選択した列に読取パルスおよびリセッ
トパルスを与え、その間他の列を基準電圧Vpのままとす
ることのできるものである。

各行は行導体Cjを有し、それにその行の感光ドットが
接続される。行導体Cjはその行と上記の選択された列間
の交点にある感光ドットPijに発生する電荷の読取のた
めの回路CLに接続される。

本実施例においては、この読取回路は各行について１
個の積分器INTとこれら積分器の出力を受けてその出力
Ｓに次々に指定された列の各々の照明を表わす信号を出
すマルチプレクサMUXと、からなっている。

他の場合にはこの読取回路はチャージトランスファ回
路でもよく、マルチプレクサはチャージトランスファシ
フトレジスタでもよい。

本発明によれば、各感光ドットPijは感光エレメントT
Pを有し、このエレメントは原理的にはホトダイオード
であるが、例えばホトコンダクタ等でもよい。このエレ
メントは読取ダイオードDLと直列とり、この直列回路が
列Liと行Cjの間に接続される。以下ではこのエレメント
をホトダイオードDPとして示す。

このホトダイオードと読取ダイオードの接続点Ａはホ
トダイオード内に照明により発生する電荷が累積すると
ころのノードである。

この浮動ノードＡから行導体Cjへの電荷の移送を可能
にするこの読取ダイオードDLは本発明により与えられる
特別の特性を有する。

まず、これはホトダイオードより容量が小さい。これ
により行から見ての合計容量がその行に接続されるホト
ダイオードの容量の和より著しく小さくできる。

次に、本発明によれば、読取ノードの端子電圧が第１
の電圧しきい値Vsdより大きくなるとそのノードが順バ
イアスで導通し、その端子電圧が第２の電圧しきい値Vs
iより小さくなると逆バイアスで導通するようにされて
いる。

云い換えると、この読取ダイオードはツェナーダイオ
ードと同様の、第２図に示す形の特性曲線を有する。

これらしきい値電圧はこのマトリクスの制御回路の動
作を妨げるものであってはならない。マトリクスが例え
ばMOSトランジスタを用いて動作すべきときにターンオ
ンしきい値は絶対値で12〜15ボルトを越えてはならな
い。

他方、第１しきい値と第２しきい値間の差は、照明測
定信号のダイナミックレンジを制限するものであるか
ら、充分大きくなければならない。

例えば、ダイオードの半導体層のドーピングを適当に
選ぶことにより約＋１ボルトの第１の正電圧については
順バイアスで、約−８ボルトと−15ボルトの間の第２の
可変負電圧について逆バイアスで導通するようにダイオ
ードをつくることは知られている。

これらしきい値は安定であって再現性が高くなくては
ならないから、それを満足させるような技術により読取
ダイオードDLをつくるようにする。接合を雪崩状態にす
ることにより逆導通を行うダイオードでは上記の安定性
と再現性のすべてを満足させることはできない。しかし
ながら電位障壁を低くすることにより逆導通を行うオー
プンベースNIPINトランジスタはこの点において著しく
良好な特性をもつ読取ダイオードとして作用できる。

NIPINトランジスタは第３図に概略的に示すように２
個の電極M1とM2の間に５層の半導体を設けた構造をも
つ。この構造はＮ形シリコン層、比較的厚い真性シリコ
ン層、非常に薄いＰ形層、非常に深い真性層およびＮ形
層を順次付着させることにより非晶質シリコンで容易に
つくることができる。このトランジスタの、行導体に接
続する側はホトダイオードDPのカソードが点Ａに接続す
るときにコレクタとなる（最も厚い真性層側）。行でな
い場合には他方の側がコレクタである。

このホトダイオードはPINダイオードでもよい。また
オープンベースNIPIN形トランジスタでもよい。さらに
非晶質シリコンの真性層のような単なるホトコンダクタ
であってもよい。

ホトダイオードDPの面積は比較的大きく、そのため充
分な感度を有する。読取ダイオードDLはこれより小さ
く、例えば金属カバー層により光の入らないようすると
よい。

ここでまず光電電荷の累積中列導体に印加される基準
電圧Vpが読取ダイオードを逆バイアスで導通させるしき
い値Vsiより大きい場合、次にこの基準電圧がそれより
低い場合について第１図のマトリクスの動作を説明し、
そして列導体に印加される電位の選択とこの読取ダイオ
ードのあるいはそれを含む構造の順ターンオンしきい値
（Vsd）と逆ターンオンしきい値（Vsi）との関係を述べ
る。

I.Vp＞Vsi 説明の便宜上、読取ダイオードの容量を感光ダイオー
ドDPのそれと比較して無視しうるものとする。こうしな
い場合にはここで示す電位のディジタル値とその変化を
変えることになるが、動作原理は同じである。

また、行に接続する読取回路はそれら行の電位を０基
準値に保持するものとする。

第４図はこの動作を示すタイミング図である。列導体
Liに加わる電位VLの変化を第4a図に示し、ノードＡの電
位VAの変化を第4b図に示す。

同期的な動作サイクルは時刻t0とｔ′０の間で終了す
る。

時点t0の直後、すなわち選ばれた列の列導体の電位が
基準値Vpとなった直後の初期状態は次の通りである。

−列導体Liの電位VLは例えば−５ボルトの安定した基
準値Vpを有する。この値はノードＡの電位が電荷の入来
により降下してもホトダイオードが逆バイアスされたま
まとなるように選ばれる。

−ノードＡの電位VAは０または０に近い値を有する。
行導体Cjの電位は０とする。

これは次に述べる読取サイクルの終りに存在する状況
であることがわかるであろう。

時点t0において、電荷の積分段階がスタートし、そし
てこれは時点t1で終る。

照明により電荷が生じ、これが逆バイアスされたホト
ダイオードDP内の電界の降下によりノードＡに集まる。
ホトダイオードの接続方向において選ばれる電位の方向
により、累積する電荷は電子である。

ノードＡの電位は電荷が入ると、照明の強度に比例す
る下降線をもって降下する。

第4b図のグラフは４つの異った場合、すなわち −０または殆んど０の照明E0, −中程度の照明E1、 −最大照明E2 −余分の電荷が列導体に移動させられてアンチダブル
効果を生じる高照明 を示している。

時点t1において累積期間が終了し、そして読取パルス
が選ばれた列導体に加えられその電位を基準値Vpから値
V11にする。

値V11はホトダイオードを順導通させないように負で
あって、照明測定範囲が充分広くなるように０に充分近
い値に選ばれる。この範囲は実際にはVL1とVpの差に関
係しており、従ってこの差は充分なものであるべきであ
る。

この例ではV11は−１ボルトとされている。

容量結合により列導体での電圧の急上昇はノードＡに
伝達される。ホトダイオードDPは逆バイアスされ、そし
てその容量が読取ダイオードのそれより充分大きいため
に読取パルスの立上り縁の高さの大部分がノードＡにも
生じる。

積分段階において照明が強いと低くなる値をもつノー
ドＡの電位は（VL1−Vp）だけ急激に増加する。

第４図の４種の照明については次の効果が得られる。

−最小照明E0:ノードＡの電位が０から（VL1−Vp）に
なる。読取ダイオードは導通し、ノードＡの電位がVsd
（このダイオードの順導通しきい値）になる。

電荷の量は行導体Cjに移されてノードＡの電位をVsd
にする。この電荷が読取回路により読取られるものであ
り積分段階中、t0,t1,にホトダイオードに与えられる０
照明を表わす。

−中照明E1:ノードＡの電位は０より低く、時点t1でV
sdより高くなる。読取ダイオードは導通し、電荷が行導
体に向けて除かれる。この電荷量は、ノードＡの電位の
上昇が比較的小さいため、前のケースより小である。こ
れはt0〜t1でホトダイオードに入る照明の強さを表わ
す。

−飽和照明E2:ノードＡの電位は、振幅読取パルス（V
L1−Vp）が加わるときにこの電位がVsdまでのみに上昇
するような値まで降下する。読取ダイオードは電荷のト
ランスファを伴うことなく実際上導通せず、あるいは再
びオフとなる。行導体で０電荷が読取られる。この０電
荷は飽和照明を表わす。

−E2を越える照明：ノードＡの電位は読取パルスの時
点では読取ダイオードを導通させる程には上昇せず、０
電荷が読取られる。

−照明E3:ノードＡの電位は積分段階においてはVpよ
り低くはならず、ノードＡの電位がVpとなっている間に
電荷の発生が持続すればそれら電荷はホトダイオードを
通り列導体へと移動させられる。さらに前の場合と同様
に読取パルス期間中に行で読取られた電荷は０である。

このように、照明が大であれば小となる行への電荷の
トランスファが生じる。これは照明レベルが低いときの
その読取りに有利である。さらに余分の電荷の除去によ
り飽和効果とアンチダズル効果が得られる。一方、飽和
しきい値はインチダズルしきい値と同一ではない。

読取パルスの終了するまでのペリオドはノードＡにあ
るすべての電荷を除去するに充分に長いものである。こ
の読取パルスは時点t2で終る。

時間t2において、リセットパルスが加えられる。しか
しながら、読取パルスの終りとリセットパルスのスター
トとの間には時間インターバルが設けられ、その間に列
導体の電位V1が一時的に基準値にもどる。

リセットパルスは列導体の電位VLを、ノードＡの電位
が容量結合によりしきい値Vsiより低い値に降下して読
取ダイオードを逆導通させるように値VL2にさせる。

ここでもこのダイオードの容量が読取ダイオードのそ
れより大であるから電位の変化VL2−VL1は殆んど完全に
ノードＡに再び与えられる。

図示の例ではこの電位はVL1＝−１ボルトからVL2＝−
11ボルトとされる。

VL1−VL2についてはこのダイオードの順および逆導通
しきい値間の差（Vsd−Vsi）より大であり、それ故ノー
ドＡの電位はVsdからVsiより低い値になる。

このとき読取ダイオードは導通し（逆バイアス）そし
てノードＡの電位は急速にVsiにもどり、この時点でダ
イオードの導通が停止する。リセットパルスはノードＡ
のVsiへの電位のもどりを可能にするに充分長いもので
なくてはならない。

次の積分段階のスタートはリセットパルスの終了（時
点ｔ′０）によりきまる。この時点で列導体の電位は基
準値Vpにもどる。

詳細には、電圧の差（VL2−Vp）は、時点ｔ′０で値
（Vp−VL2）だけ容量結合により増加するノードＡの電
位がVsiから０にもどるように、Vsiに等しくなるように
選ばれるとよい。それ故ノードＡの電位は積分段階のス
タート時のスタート値にもどる。このサイクルはこれで
終了する。

しかしながら、電圧差（VL2−Vp）をVsiの絶対値より
いく分小さい絶対値に選ぶことができる。しかしなが
ら、最大読取レンジを得るためにはノードＡの電位をし
きい値Vsdに向けて出来るだけ高くするとよい。また（V
L2−Vp）の絶対値を（Vsd−Vsi）の絶対値より大とする
ことも考えられる。この場合には読取ダイオードは時点
Ｔ′０で順導通になり、そして点Ａの電位が行の電荷を
除去する際に徐々にVsd（０ではない）にもどる。この
場合、各積分段階はノードＡのスタート電位Vsdから再
びスタートする。

本発明によれば、電位VL1,VL2,Vpは次のようにして選
ばれる。

−（VL1−VL2）が（Vsd−Vsi）より大であり、 −（VL2−Vp）がVsiに近い。

II.Vp＜Vsi 動作は上記の場合と全く同じであり、積分段階（t0−
t1）に読取パルス（t1−t2）が続き、それにリセットパ
ルス（t2−t0）が続く。

これまで述べたことはすべてこの場合にも当てはまる
から、第５図により相異するところを考える。

第5a図のタイミング図は積分読取／リセットサイクル
中の列導体の電位を示す。第5b図のタイミング図はこれ
によりノードＡに生じる電位レベルを示す。

図示の例では時点t0でのノードＡの電位のスタート点
が読取ダイオードを順導通させるしきい値Vsdに等しい
ものとする。しかしながらスタート電位を０とすること
もできる。

積分段階において列導体の電位は例えば−８ボルトの
Vpであり、ノードＡの電位はVsdから照明によりきまる
値に降下する。電位VAの変化は０照明E0,中照明E1（実
線），飽和照明E2,飽和を越える照明E3について示して
ある。

照明E2とそれを越えるものについては、ノードＡの電
位は積分期間中Vsiになる。しかしながらこれは読取ダ
イオードが導通（逆バイアス中）しようとしそしてノー
ドＡへの電荷の集中を防ぐためにそれから負の方向には
なり得ない。そこで飽和する。余分な電荷は行Cjに流れ
る。

時点t1において、読取パルスが出る。読取られるべき
列の列導体の電位はVpからVL1になる。VL1はエレメント
がホトダイオードのときわずかに負であり、そのために
ホトダイオードは逆バイアスされたままとなる。例えば
VL1＝−１ボルトのときを第４図に示している。

ノードＡの電位は急激に（VL1−Vp）に上昇する。Vsi
とVsdの間にあるときと同様に、最大照明であっても、
（VL1−Vp）が（Vsd−Vsi）より大であればVsdより高く
なる。これはVL1がVsdに充分近いものとされるのであれ
ば可能である。しかしながら電位差（VL1−Vp）は（Vsd
−Vsi）よりわずかに小とすることができる。その場合
には照明レベルE2付近での飽和またはよりゆっくりした
ものとなる。

このとき読取ダイオードは順導通となり、時点t1での
リードＡの電位によりきまる量の電荷を除去する。

この電荷の量は照明が小であれば大となることがわか
る。これが低照明レベルでの読取を容易にする。時点t2
で、すなわち電荷が行に除去されるに充分な時間の後
に、リセットパルスが列導体に加えられる。電位VLはVL
1から、それよりかなり低い値VL2へと変化するのであ
り、次の目安がVL2の選択に用いられる。

−ノードＡの電位が時点t2でVsiより低くなるように
（VL1−VL2）が（Vsd−Vsi）より大となる。

−リセットパルスの終る時点t3においてノードＡの電
位が急激にVsiからVdまたはそれに非常に近い値になる
ように（Vp−VL2）が（Vsd−Vsi）に等しいかあるいは
非常に近いものとなる。

その結果、時点t2において、ノードＡの電位は急激に
Vsiより高くなり、読取ダイオードが逆導通し、ノード
Ａの電位がVsiにもどる。

時間t3において、列導体が電位Vpでリセットするから
リセットパルスが終了する。電位VAは急激にVsiから〔V
si＋（Vp−VL2）〕、すなわちVsdまたはそれに非常に近
い値に上昇する。

電位VAがVsdになると新しい積分サイクルが直ちにス
タートし得る。もし、それをわずかに越えれば読取ダイ
オードは導通して行での電荷を除去し、それに電位VAの
巾がVsdにもどる時間をもつように新しい積分サイクル
が時点ｔ′０、すなわち時点t3からわずかな時間後にの
みスタートする。

（Vp−VL2）が（Vsd−Vsi）よりわずかに小さいため
に電位VaがVsdよりわずかに上となると、電位VAがもど
るべき、積分の新しいスタート点を限定するものとな
る。本システムは３つの場合のすべてにおいて動作しう
る。

〔発明の効果〕

電荷の積分およびそれら電荷の読取のためのサイクル
動作をマトリクスの内の１列について詳述した。他の列
は夫々次々に読取パルス、リセットパルスを受け、そし
てこれらパルスは２つの列が同時に読取／リセットモー
ドにならないように列から列へと時間的にずらされる。

読取回路CLの積分器は読取パルス時間外（そして特に
リセットパルスの間）短絡されて照明の測定に有効に対
応するもの以外の電荷すなわち読取パルス中に除去され
る電荷の積分が生じないようにしている。その結果、列
用の読取パルスは前の列の読取パルスに対してのみなら
ず前の列のリセットパルスに対しても透過される。例え
ば第５図の場合には次の列用の読取パルスをスタートさ
せるには時点ｔ′０だけ待つことになる。

【図面の簡単な説明】

第１図は本発明による感光ドットマトリクス、第２図は
本発明のマトリクスの読取用のダイオードの電圧／電流
曲線、第３図は２つの電極間に５層を有する構造をもつ
読取ダイオードの概略図、第４図は第１図の列導体Liと
ノードＡの、このマトリクスの第１動作モードにおける
電位のタイミング図、第５図は第１図の列導体Liとノー
ドＡの、第２動作モードにおける電位のタイミング図で
ある。 Pij…感光ドット、Li…列導体、Cj…行導体、DEL…列デ
コーダ、Vp…基準電圧、CL…読取回路、INT…積分器、M
UX…マルチプレクサ。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/30 - 5/335

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】夫々、列（少くとも１列）と行（少くとも
   １行）の交点に配置され、列導体と行導体の間の読取ダ
   イオードと直列となった感光エレメントからなる複数の
   感光ドットの回路網と、感光エレメントと読取ダイオー
   ドの接続点に集められている電荷を読取るための手段と
   を備え、前記読取ダイオードは第１の順方向ターンオン
   電圧しきい値（Vsd）と第２の逆方向ターンオン電圧し
   きい値（Vsi）を有しており、前記手段は前記列導体に
   はじめに電荷積分段階において安定な基準電圧（Vp）
   を、次に第１の符号をもつ読取電圧パルスを、そして最
   後に逆の符号をもつリセット電圧パルスを印加するよう
   になっており、前記読取電圧パルスと前記リセット電圧
   パルスのレベルの差（VL1−VL2）の絶対値は前記読取ダ
   イオードの順方向ターンオン電圧しきい値と逆方向ター
   ンオン電圧しきい値の差より大となっていることを特徴
   とする感光ドットマトリクス。
2. 【請求項２】前記安定な基準電圧レベル（Vp）と前記リ
   セット電圧パルスの電圧レベルの差の大きさは前記読取
   ダイオードの前記順方向ターンオン電圧しきい値（Vs
   d）と逆方向ターンオン電圧しきい値（Vsi）の差に近い
   ものである請求項１記載のマトリクス。
3. 【請求項３】前記安定な基準電圧レベル（Vp）と前記リ
   セット電圧パルスのレベル（VL2）の差の大きさは前記
   読取ダイオードの順方向ターンオン電圧しきい値（Vs
   d）と逆方向ターンオン電圧しきい値（Vsi）の差にほゞ
   等しくなった請求項２記載のマトリクス。
4. 【請求項４】前記安定な基準電圧レベル（Vp）と前記リ
   セット電圧パルスのレベル（VL2）の差の大きさは前記
   読取ダイオードの順方向ターンオン電圧しきい値（Vs
   d）と逆方向電圧しきい値（Vsi）の差より僅かに小さく
   なっている請求項２記載のマトリクス。
5. 【請求項５】前記安定な基準電圧レベル（Vp）とリセッ
   ト電圧パルスレベル（VL2）の差の大きさは前記読取ダ
   イオードの順方向ターンオン電圧しきい値（Vsd）と逆
   方向ターンオン電圧しきい値（Vsi）の差より僅かに大
   である請求項２記載のマトリクス。
6. 【請求項６】前記読取ダイオードの逆方向ターンオン電
   圧しきい値は前記安定な基準電圧より小である請求項１
   記載のマトリクス。
7. 【請求項７】前記読取ダイオードの逆方向ターンオン電
   圧しきい値は前記安定な基準電圧より大である請求項１
   記載のマトリクス。
8. 【請求項８】前記読取ダイオードはNIPINまたはPINIP形
   オープンベーストランジスタの形をとり、２個の電極
   と、夫々Ｎ形（またはＰ形）不純物をドーピングした
   層、比較的厚い真性層、非常に薄いＰ形（またはＮ形）
   層、非常に薄い真性層およびＮ形（またはＰ形）不純物
   でドーピングされた層の５層を重ねた半導体層とを有す
   るごとくなった請求項１記載のマトリクス。
9. 【請求項９】放射線技術への応用において、Ｘ線輻射
   （またはガンマ線、中性子または他の輻射線）を前記感
   光ドットが感応する波長帯の光輻射に変換するためのシ
   ンチレータからなる請求項１記載のマトリクス。
10. 【請求項１０】前記感光ドットは層状の非晶質シリコン
    の重畳により形成されるごとくなった請求項１記載のマ
    トリクス。