JPH01252077A - 感光ドットマトリクス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は感光エレメントのマトリクスに関する。

感光エレメントのマトリクスは通常列となった導体回路
と行となった導体回路の夫々の交点に感光エレメントを
置いてなる回路をつくるためにつくられる。この列回路
を通じて一つの、電気出力信号を知りたい感光エレメン
ト列が選ばれ、行導体の回路により夫々の出力信号が選
ばれた列のエレメント夫々について読取られる。

〔従来の技術〕

フランス特許出願第８６００７１６号は感光ドツト回路
を有し、夫々のドツトが感光エレメントに直列に電荷蓄
積コンデンサを有し、このユニットが列導体と行導体間
に接続されるようになった感光マトリクスを示している
。この感光エレメントは３層（Ｐ形半導体層、真性層Ｉ
およびＮ形層）を有するＰＩＮホトダイオードである。

この感光ドツトの照明によりこのホトダイオードに電荷
が発生する。これらの電荷はホトダイオードとコンデン
サの間の（浮動）ノードに累積する。これらはこのホト
ダイオードを順バイアス（累積段階では逆にバイアスさ
れる）する方向の電圧パルスを列導体に印加することに
より読取られる。累積した電荷に対応する量の電荷は浮
動ノードから行（または行から浮動ノードへ）に移され
る。読取動作はこの電荷の動きを測定して行う。

読取パルス終了後にホトダイオードはオフとなり次の照
明および電荷積分段階に移りうるようになる。

〔発明が解決しようとする課題〕

しかしながら、浮動ノードの電位は積分段階のスタート
時の値ではない。それ故この浮動ノードの電位を良好に
決定されたスタート値にセットすることなく新しい積分
段階を開始することはできない。

それ故読取段階の次に浮動ノード電位のリセット段階を
置かなくてはならい。リセットはホトダイオードの照明
により行われる。それ故、各読取段階後のリセット用に
照明源および感光マトリクス読取装置と同期した制御装
置を用いなければならない。

このため、測定信号の取出しは、照明、読取、フラッシ
ュのリセット、次の照明、のように不連続に行わねばな
らない。

〔課題を解決するための手段〕

本発明はリセット用照明源の必要性を除きそして不連続
的にマトリクスを照明する必要なしに連続的に情報をと
り出すことの出来る新規な感光ドット構造を提供する。

本発明によれば、夫々、列（少くとも１列）と行（少く
とも１行）の交点に配置され、列導体と行導体の間の読
取ダイオードと直列となった感光エレメントからなる複
数の感光ドツトの回路と、感光エレメントと読取ダイオ
ードの接続点に集められている電荷を読取るための手段
と、から成り、読取ダイオードは第１の順方向ターンオ
ン電圧しきい値と第２の逆方向ターンオン電圧しきい値
を何しており、上記手段は上記列導体にはじめに電荷積
分段階において安定な基準電圧を、次に第１の符号をも
つ読取電圧パルスを、そして最後に逆符号のリセット電
圧パルスを印加するようになっており、読取電圧パルス
とリセット電圧パルスのレベル差の絶対値は読取ダイオ
ードの順方向ターンオン電圧しきい値と逆方向ターンオ
ン電圧しきい値の差より大となった感光ドツトマトリク
スが与えられる。

感光エレメントはホトダイオードまたはホトコンダクタ
でよい。

読取ダイオードは感光エレメントより著しく小さい容量
をもつように設計される。このため、その面積は一般に
感光エレメントのそれより著しく小さくなる。

リセットパルスの振幅は、感光エレメントを読取ダイオ
ードに接続する共通ノードの電位がリセットパルス後に
常に同一の値にもどるように選ばれており、そしてこれ
によりパルス振幅と、読取ダイオードの順および逆方向
ターンオン電圧しきい値開の差との間に一つの関係が与
えられる。好適には安定な基準電圧レベルとリセットパ
ルスレベルの差の大きさは読取ダイオードの順および逆
ターンオン電圧しきい値開の差に近い。

読取ダイオードはツェナーダイオードに似た電圧／電流
特性を有し、逆ターンオン電圧しきい値は絶対値で比較
的低く　（例えば−８〜−１０ボルト）そして順方向タ
ーンオン電圧しきい値は約＋１ボルトである。

この読取ダイオードはその電流／電圧特性曲線がダイオ
ードと同様であるため、ここではダイオードと呼ぶが、
通常のようなＰＮダイオードとは異る構造とすることも
できる。特に、読取ダイオードはＮＩＰＩＮ形のオープ
ンベーストランジスタ、すなわち２ｆｆＩｆｆの電極間
に５層の半導体層、すなわちＮ形不純物をドーピングし
た層、比較的厚い真性層、非常に薄いＰ形層、非常に薄
い真性層およびＮ形不純物でドーピングされた層、を配
置した構造とすると有利である。ＰＩＮＩＰトランジス
タ（ＮＩＰＩＮトランジスタとは導電形式をすべて逆に
したもの）も使用出来る。

このような読取ダイオードにより順および逆方向ターン
オン電圧しきい値について、望ましい極めて再現性の高
い値が得られる。更にこれら電圧はＭＯＳ）ランジスタ
を有する制御回路により列導体に印加しつるパルスの値
と両立しうる値を有する。

〔作　用〕

列導体の基準電圧が読取ダイオードの逆ターンオンしき
い値より大きいか小さいかにより２種類の動作を行う。

その一方においては読取られた電旬の量が感光ドツトの
飽和するような最大照度についても一つの与えられたし
きい値より常に大きいという利点が得られ、そしてこれ
により電荷の読取がより容易になる。最小照明と飽和照
明間の電荷のより広い測定範囲も得られる。他方の動作
では電圧のずれは小さくなるが、飽和したときに過度の
照明分により生じる余分な電荷が行導体ではなく列導体
の方向に除かれるという利点が得られる。読取られてい
、ない列のドツトからのこの余分な電荷は１つの行にお
いて、読取られていて他のドツト列から入る電荷に影響
を与えない。

本発明は、放射線の分野に使用されそれを又Ｘ線（また
はガンマ線、中性子線その他）をホトダイオードが感応
する波長帯の光に変換するシンチレータ（ガドリニウム
酸化物、セシウムヨウ化物等）からなるものを含む感光
マトリクスのすべてに応用出来る。

本発明は特に非晶質シリコン層の積層体により感光ドツ
トを溝底する実施例に適している。

本発明から予想される利点（マトリクスの品質にとって
の）の内、次の事が特にあげられる。

−各感光ドツトが２個のエレメントよりなるため構造が
簡単である。

一感光ドットの行の容量が小さい。

−高速読取。

一隣接する列または行の感光ドツト間がを効に分離され
る。

一読取が行われるときの漂遊ノイズの低減。これは従来
のシステムでは感光ダイオードが順方向に導通されるこ
とにより発生するノイズである。

ここでは原理的にホトダイオードは読取中であっても常
に逆バイアスされる。

〔実施例〕

第１図は本発明による感光ドツトマトリクスを示す図で
ある。

このマトリクスは行列になった導体を有しそれらの導体
間に感光ドツトＰＩｊが接続される。列導体ＬＩは積分
段階において安定な基準電圧Ｖｐを、読取段階において
は読取パルスを、そして次の積分段階の前にリセットパ
ルスを与えるために用いられる。これら列導体は列デコ
ーダＤＥＬに接続されており、このデコーダはドツトの
読取を行う列を選択し、選択した列に読取パルスおよび
リセットパルスを与え、その間他の列を基準電圧Ｖｐの
ままとすることのできるものである。

各行は行導体Ｃｊを有し、それにその行の感光ドツトが
接続される。行導体Ｃｊはその行と上記の選択された列
間の交点にある感光ドツトＰｆｊに発生する電荷の読取
のための回路ＣＬに接続される。

本実施例においては、この読取回路は各行について１個
の積分器ＩＮＴとこれら積分器の出力を受けてその出力
Ｓに次々に指定された列の各々の照明を表わす信号を出
すマルチプレクサＭＵＸと、からなっている。

他の場合にはこの読取回路はチャージトランスファ回路
でもよく、マルチプレクサはチャージトランスファシフ
トレジスタでもよい。

本発明によれば、各感光ドツトＰｉｊは感光エレメント
ＴＰを有し、このエレメントは原理的にはホトダイオー
ドであるが、例えばホトコンダクタ等でもよい。このエ
レメントは読取ダイオードＤＬと直列となり、この直列
回路が列Ｌｌと行Ｃｊの間に接続される。以下ではこの
エレメントをホトダイオードＤＰとして示す。

このホトダイオードと読取ダイオードの接続点Ａはホト
ダイオード内に照明により発生する電荷が累積するとこ
ろのノードである。

この浮動ノードＡから行導体Ｃｊへの電荷の移送を可能
にするこの読取ダイオードＤＬは本発明により与えられ
る特別の特性を有する。

まず、これはホトダイオードより容量が小さい。

これにより行から見ての合計容量がその行に接続される
ホトダイオードの容量の和より著しく小さくできる。

次に、本発明によれば、読取ノードの端子電圧が第１の
電圧しきい値Ｖｓｄより大きくなるとそのノードが順バ
イアスで導通し、その端子電圧が第２の電圧しきい値Ｖ
ｓｌより小さくなると逆バイアスで導通ずるようにされ
ている。

云い換えると、この読取ダイオードはツェナーダイオー
ドと同様の、第２図に示す形の特性曲線を有する。

これらしきい値電圧はこのマトリクスの制御回路の動作
を妨げるものであってはならない。マトリクスが例えば
ＭＯＳ）ランジスタを用いて動作すべきときにターンオ
ンしきい値は絶対値で１２〜１５ボルトを越えてはなら
ない。

他方、第１しきい値と第２しきい値開の差は、照明測定
信号のダイナミックレンジを制限するものであるから、
充分大きくなければならない。

例えば、ダイオードの半導体層のドーピングを適当に選
ぶことにより約＋１ボルトの第１の正電圧については順
バイアスで、約−８ボルトと一１５ボルトの間の第２の
可変負電圧について逆バイアスで導通するようにダイオ
ードをつくることは知られている。

これらしきい値は安定であって再現性が高くなくてはな
らないから、それを満足させるような技術により読取ダ
イオードＤＬをつくるようにする。

接合を雪崩状態にすることにより逆導通を行うダイオー
ドでは上記の安定性と再現性のすべてを満足させること
はできない。しかしながら電位障壁を低くすることによ
り逆導通を行うオープンベースＮＩＰＩＮ）ランジスタ
はこの点において著しく良好な特性をもつ読取ダイオー
ドとして作用できる。

ＮＩＰＩＮ）ランジスタは第３図に概略的に示すように
２個の電極Ｍ１とＭ２の間に５層の半導体を設けた構造
をもつ。この構造はＮ形シリコン層、比較的厚い真性シ
リコン層、非常に薄いＰ形層、非常に深い真性層および
Ｎ形層を順次付着させることにより非晶質シリコンで容
品につくることができる。このトランジスタの、行導体
に接続する側はホトダイオードＤＰのカソードが点Ａに
接続するときにコレクタとなる（最も厚い真性層側）。

行でない場合には他方の側がコレクタである。

このホトダイオードはＰＩＮダイオードでもよい。また
オーブンベースＮＩＰＩＮ形トランジスタでもよい。さ
らに非晶質シリコンの真性層のような単なるホトコンダ
クタであってもよい。

ホトダイオードＤＰの面積は比較的大きく、そのため充
分な感度を有する。読取ダイオードＤＬはこれより小さ
く、例えば金属カバー層により光の入らないようすると
よい。

ここでまず光電電荷の累積中列導体に印加される基準電
圧Ｖｐが読取ダイオードを逆バイアスで導通させるしき
い値Ｖｓｉより大きい場合、次にこの基準電圧がそれよ
り低い場合について第１図のマトリクスの動作を説明し
、そして列導体に印加される電位の選択とこの読取ダイ
オードのあるいはそれを含む構造の類ターンオンしきい
値（Ｖ　ｓｄ）と逆ターンオンしきい値（ＶｓＤとの関
係を述べる。

１、　　　Ｖｐ　＞Ｖｓｉ 説明の便宜上、読取ダイオードの容量を感光ダイオード
ＤＰのそれと比較して無視しうるちのとする。こうしな
い場合にはここで示す電位のディジタル値とその変化を
変えることになるが、動作原理は同じである。

また、行に接続する読取回路はそれら行の電位を０基準
値に保持するものとする。

第４図はこの動作を示すタイミング図である。

列導体Ｌｌに加わる電位ＶＬの変化を第４ａ図に示し、
ノードＡの電位ＶＡの変化を第４ｂ図に示す。

同期的な動作サイクルは時刻ｔｏとｔ′　０の間で終了
する。

時点ｔｏの直後、すなわち選ばれた列の列導体の電位が
基準値Ｖｐとなった直後の初期状態は次の通りである。

一列導体Ｌ１の電位ＶＬは例えば−５ボルトの安定した
基準値Ｖｐを有する。この値はノードＡの電位が電荷の
入来により降下してもホトダイオードが逆バイアスされ
たままとなるように選ばれる。

−ノードＡの電位ＶＡは０または０に近い値を有する。

行導体Ｃｊの電位は０とする。

これは次に述べる読取サイクルの終りに存在する状況で
あることがわかるであろう。

時点１０において、電荷の積分段階がスタートし、そし
てこれは時点ｔ１で終る。

照明により電荷が生じ、これが逆バイアスされたホトダ
イオードＤＰ内の電界の降下によりノードＡに集まる。

ホトダイオードの接続方向において選ばれる電位の方向
により、累積する電荷は電子である。

ノードＡの電位はＴ４荷が入ると、照明の強度に比例す
る下降線をもって降下する。

第４ｂ図のグラフは４つの異った場合、すなわち 一〇または殆んどＯの照明ＥＯ。

一中程度の照明Ｅ１、 一最大照明Ｅ２ 一余分の電荷が列導体に移動させられてアンチダブル効
果を生じる高照明 を示している。

時点ｔ１において積分期間が終了し、そして読取パルス
が選ばれた列導体に加えられその電位を基■値Ｖｐから
値ＶＵにする。

値Ｖｌｌはホトダイオードを順導通させないように負で
あって、照明測定範囲が充分広くなるように０に充分近
い値に選ばれる。この範囲は実際にはｖＬｌとＶｐの差
に関係しており、従ってこの差は充分なものであるべき
である。

この例ではＶｌｌは一１ボルトとされている。

容量結合により列導体での電圧の急上昇はノードＡに伝
達される。ホトダイオードＤＰは逆バイアスされ、そし
てその容量が読取ダイオードのそれより充分大きいため
に読取パルスの立上り縁の高さの大部分がノードＡにも
生じる。

積分段階において照明が強いと低くなる値をもつノード
Ａの電位は（ＶＬＩ−Ｖｐ）だけ急激に増加する。

第４図の４種の照明については次の効果が得られる。

一最小照明ＥＯ：　ノードＡの電位が０から（ＶＬ　１
−ｖｐ　）になる。読取ダイオードは導通し、ノードＡ
の電位がＶｓｄ（このダイオードの順導通しきい値）に
なる。

電荷の量は行導体Ｃｊに移されてノードＡの電位をＶｓ
ｄにする。この電荷が読取回路により読取られるもので
あり積分段階中、ｔｏ、ｔｌ、にホトダイオードに与え
られる０照明を表わす。

−中照明Ｅ１：　ノードＡの電位は０より低く、時点ｔ
１でＶｓｄより高くなる。読取ダイオードは導通し、電
荷が行導体に向けて除かれる。この電荷量は、ノードＡ
の電位の上昇が比較的小さいため、前のケースより小で
ある。これはｔＯ〜ｔ１でホトダイオードに入る照明の
強さを表わす。

−飽和照明Ｅ２：　ノードＡの電位は、振幅読取パルス
（ＶＬ　１−Ｖｐ　）が加わるときにこの電位がＶｓｄ
までのみに上昇するような値まで降下する。読取ダイオ
ードは電荷のトランスファを伴うことなく実際上導通せ
ず、あるいは再びオフとなる。行導体で０電荷が読取ら
れる。この０ｆｊＳ荷は飽和照明を表わす。

−Ｅ２を越える照明：　ノードＡの電位は読取パルスの
時点では読取ダイオードを導通させる程には上昇せず、
０電荷が読取られる。

−照明Ｅ３：　ノードＡの電位は積分段階においてはＶ
ｐより低くはならず、ノードＡの電位がＶｐとなってい
る間に電荷の発生が持続すればそれら電荷はホトダイオ
ードを通り列導体へと移動させられる。さらに前の場合
と同様に読取パルス期間中に行で読取られた電荷は０で
ある。

このように、照明が大であれば小となる行への電荷のト
ランスファが生じる。これは照明レベルが低いときのそ
の読取りに有利である。さらに余分の電荷の除去により
飽和効果とアンチダズル効果が得られる。一方、飽和し
きい値はインチダズルしきい値と同一ではない。

読取パルスの終了するまでのペリオドはノードＡにある
すべての電荷を除去するに充分に長いものである。この
読取パルスは時点ｔ２で終る。

時点ｔ２において、リセットパルスが加えられる。しか
しながら、読取パルスの終りとリセットパルスのスター
トとの間には時間インターバルが設けられ、その間に列
導体の電位ｖ１が一時的に基準値にもどる。

リセットパルスは列導体の電位ＶＬを、ノードＡの電位
が容量結合によりしきい値Ｖｓｉより低い値に降下して
読取ダイオードを逆導通させるように値ＶＬ２にさせる
。

ここでもこのダイオードの容量が読取ダイオードのそれ
より大であるから電位の変化ＶＬ２−ＶＬ１は殆んど完
全にノードＡに再び与えられる。

図示の例ではこの電位はＶＬＩ−−１ボルトからＶＬ２
−−１１ボルトとされる。

ＶＬＩ−ＶＬ２についてはこのダイオードの順および逆
導通しきい値開の差（Ｖｓｄ−Ｖｓｉ）より大であり、
それ故ノードＡの電位はＶｓｄからＶｓｉより低い値に
なる。

このとき読取ダイオードは導通しく逆バイアス）そして
ノードＡの電位は急速にＶｓｉにもどり、この時点でダ
イオードの導通が停止する。リセットパルスはノードＡ
のＶｓｉへの電位のもどりを可能にするに充分長いもの
でなくてはならない。

次の積分段階のスタートはリセットパルスの終了（時点
ｔ′　０）によりきまる。この時点で列導体の電位は基
準値Ｖｐにもどる。

詳細には、電圧の差（ＶＬ２−Ｖｐ）は、時点ｔ′０で
値（Ｖｐ−ＶＬ２）だけ容量結合により増加するノード
Ａの電位がＶｓｉからＯにもどるように、Ｖｓｉに等し
くなるように選ばれるとよい。

それ故ノードＡの電位は積分段階のスタート時のスター
ト値にもどる。このサイクルはこれで終了する。

しかしながら、電圧差（ＶＬ２−Ｖｌ））をＶｓｉの絶
対値よりいく分生さい絶対値に選ぶことができる。しか
しながら、最大読取レンジを得るためにはノードＡの電
位をしきい値Ｖｓｄに向けて出来るだけ高くするとよい
。また（ＶＬ２−Ｖｐ）の絶対値を（Ｖｓｄ−Ｖｓｉ）
の絶対値より大とすることも考えられる。この場合には
読取ダイオードは時点Ｔ’　０で順導通になり、そして
点Ａの電位が行の電荷を除去する際に徐々にＶｓｄ（Ｏ
ではない）にもどる。この場合、各積分段階はノードＡ
のスタート電位Ｖｓｄから再びスタートする。

本発明ニヨれば、電位ＶＬＩ、ＶＬ２．Ｖｐｌｔ次のよ
うにして選ばれる。

−（ＶＬＩ−ＶＬ２）−が（Ｖｓｄ−Ｖｓｉ）より大で
あり、 −（ＶＬ２−Ｖｐ　）がＶｓＩに近い。

Ｉｌ、　　　Ｖｐ　＜Ｖｓｌ 動作は上記の場合と全く同じであり、積分段階（ｔｏ−
ｔｌ）に読取パルス（ｔｌ−ｔ２）が続き、それにリセ
ットパルス（ｔ２−ｔｏ）が続く。

これまで述べたことはすべてこの場合にも当てはまるか
ら、第５図により相異するところを考える。

第５ａ図のタイミング図は積分読取／リセットサイクル
中の列導体の電位を示す。第５ｂ図のタイミング図はこ
れによりノードＡに生じる電位レベルを示す。

図示の例では時点ｔｏでのノードＡの電位のスタート点
が読取ダイオードを順導通させるしきい値Ｖｓｄに等し
いものとする。しかしながらスタート電位をＯとするこ
ともできる。

積分段階において列導体の電位は例えば−８ボルトのＶ
ｐであり、ノードＡの電位はＶｓｄから照明によりきま
る値に降下する。電位ＶＡの変化は０照明ＥＯ，中照明
Ｅｌ（実線）、飽和照明Ｅ２゜飽和を越える照明Ｅ３に
ついて示しである。

照明Ｅ２とそれを越えるものについては、ノードＡの電
位は積分期間中Ｖｓｉになる。しかしながらこれは読取
ダイオードが導通（逆バイアス中）しようとしそしてノ
ードＡへの電荷の集中を防ぐためにそれから負の方向に
はなり得ない。そこで飽和する。余分な電荷は行Ｃｊに
流れる。

時点ｔ１において、読取パルスが出る。読取られるべき
列の列導体の電位はＶｐからＶＬｌになる。ＶＬｌはエ
レメントがホトダイオードのときわずかに負であり、そ
のためにホトダイオードは逆バイアスされたままとなる
。例えばＶＬＩ−−１ボルトのときを第４図に示してい
る。

ノードＡの電位は急激に（ＶＬ　１−Ｖｐ　）に上昇す
る。ＶｓｉとＶｓｄＯ間にあるときと同様に、最大照明
であッテも、（ＶＬ　１−Ｖｐ　）が（Ｖｓｄ−Ｖ　ｓ
ｌ）より大であればＶｓｄより高くなる。これはＶＬ１
がＶｓｄに充分近いものとされるのであれば可能である
。しかしながら電位差（ＶＬ　１−ｖｐ　）は（Ｖｓｄ
−Ｖｓｉ）よりわずかに小とすることができる。その場
合には照明レベルＥ２付近での飽和またはよりゆっくり
したものとなる。

このとき読取ダイオードは順導通となり、時点ｔ１での
リードＡの電位によりきまる量の電荷を除去する。

この電荷の量は照明が小であれば大となることがわかる
。これが低照明レベルでの読取を容易にする。時点ｔ２
で、すなわち電荷が行に除去されるに充分な時間の後に
、リセットパルスが列導体に加えられる。電位ＶＬはｖ
Ｌｌから、それよりかなり低い値ＶＬ２へと変化するの
であり、次の目安がＶＬ２の選択に用いられる。

−ノードＡの電位が時点ｔ２でＶｓｉより低くなるよう
に（ＶＬＩ−ＶＬ２）が（Ｖｓｄ−Ｖｓｉ）より大とな
る。

一リセットパルスの終る時点ｔ３においてノードＡの電
位が急激にＶｓｌからＶｄまたはそれに非常に近い値に
なるように（Ｖｐ−ＶＬ２）が（ＶＳｄ−ＶｓＤに等し
いかあるいは非常に近いものとなる。

その結果、時点ｔ２において、ノードＡの電位は急激に
Ｖｓｌより高くなり、読取ダイオードが逆導通し、ノー
ドＡの電位がＶｓｆにもどる。

時点ｔ３において、列導体が電位Ｖｐでリセットするか
らリセットパルスが終了する。電位ＶＡは急激にＶｓｉ
から（Ｖｓ１＋（Ｖｐ−ＶＬ２））、すなわちＶｓｄま
たはそれに非常に近い値に上昇する。

電位ＶＡがＶｓｄになると新しい積分サイクルが直ちに
スタートし得る。もし、それをわずかに越えれば読取ダ
イオードは導通して行での電荷を除去し、それに電位Ｖ
Ａの巾がＶｓｄにもどる時間をもつように新しい積分サ
イクルが時点ｔ′　０、すなわち時点ｔ３かられずかな
時間後にのみスタートする。

（Ｖｐ−ＶＬ２）が（Ｖｓｄ−Ｖｓｌ）よりわずかに小
さいために電位ＶａがＶｓｄよりわずかに上となると、
電位ＶＡがもどるべき、積分の新しいスタート点を限定
するものとなる。本システムは３つの場合のすべてにお
いて動作しうる。

〔発明の効果〕

電荷の積分およびそれら電荷の読取のためのサイクル動
作をマトリクスの内の１列について詳述した。他の列は
夫々次々に読取パルス、リセットパルスを受け、そして
これらパルスは２つの列が同時に読取／リセットモード
にならないように列から列へと時間的にずらされる。

読取回路ＣＬの積分器は読取パルス時間外（そして特に
リセットパルスの間）短絡されて照明の測定に有効に対
応するもの以外の電荷すなわち読取パルス中に除去され
る電荷の積分が生じないようにしている。その結果、列
用の読取パルスは前の列の読取パルスに対してのみなら
ず前の列のリセットパルスに対しても透過される。例え
ば第５図の場合には次の列用の読取パルスをスタートさ
せるには時点ｔ’　Ｏだけ待つことになる。

【図面の簡単な説明】

第１図は本発明による感光ドツトマトリクス、第２図は
本発明のマトリクスの読取用のダイオードの電圧／電流
曲線、第３図は２つの電極間に５層を有する構造をもつ
読取ダイオードの概略図、第４図は第１図の列導体Ｌ１
とノードＡの、このマトリクスの第１動作モードにおけ
る電位のタイミング図、第５図は第１図の列導体Ｌ１と
ノードＡの、第２動作モードにおける電位のタイミング
図である。 Ｐｉｊ・・・感光ドツト、Ｌｌ・・・列導体、Ｃｊ・・
・行導体、ＤＥＬ・・・列デコーダ、Ｖｐ・・・基準電
圧、ＣＬ・・・読取回路、ＩＮＴ・・・積分器、ＭＵＸ
・・・マルチプレクサ。 出願人代理人　　佐　　藤　　−雄 ＦＩＧ、１

Claims (1)

1. 【特許請求の範囲】 １、夫々、列（少くとも１列）と行（少くとも１行）の
   交点に配置され、列導体と行導体の間の読取ダイオード
   と直列となった感光エレメントからなる複数の感光ドッ
   トの回路網と、感光エレメントと読取ダイオードの接続
   点に集められている電荷を読取るための手段とを備え、
   前記読取ダイオードは第１の順方向ターンオン電圧しき
   い値（Ｖｓｄ）と第２の逆方向ターンオン電圧しきい値
   （Ｖｓｉ）を有しており、前記手段は前記列導体にはじ
   めに電荷積分段階において安定な基準電圧（Ｖｐ）を、
   次に第１の符号をもつ読取電圧パルスを、そして最後に
   逆の符号をもつリセット電圧パルスを印加するようにな
   っており、前記読取電圧パルスと前記リセット電圧パル
   スのレベルの差（ＶＬ１−ＶＬ２）の絶対値は前記読取
   ダイオードの順方向ターンオン電圧しきい値と逆方向タ
   ーンオン電圧しきい値の差より大となっていることを特
   徴とする感光ドットマトリクス。 ２、前記安定な基準電圧レベル（Ｖｐ）と前記リセット
   電圧パルスの電圧レベルの差の大きさは前記読取ダイオ
   ードの前記順方向ターンオン電圧しきい値（Ｖｓｄ）と
   逆方向ターンオン電圧しきい値（Ｖｓｉ）の差に近いも
   のである請求項１記載のマトリクス。 ３、前記安定な基準電圧レベル（Ｖｐ）と前記リセット
   電圧パルスのレベル（ＶＬ２）の差の大きさは前記読取
   ダイオードの順方向ターンオン電圧しきい値（Ｖｓｄ）
   と逆方向ターンオン電圧しきい値（Ｖｓｉ）の差にほゞ
   等しくなった請求項２記載のマトリクス。 ４、前記安定な基準電圧レベル（Ｖｐ）と前記リセット
   電圧パルスのレベル（ＶＬ２）の差の大きさは前記読取
   ダイオードの順方向ターンオン電圧しきい値（Ｖｓｄ）
   と逆方向電圧しきい値（Ｖｓｉ）の差より僅かに小さく
   なっている請求項２記載のマトリクス。 ５、前記安定な基準電圧レベル（Ｖｐ）とリセット電圧
   パルスレベル（ＶＬ２）の差の大きさは前記読取ダイオ
   ードの順方向ターンオン電圧しきい値（Ｖｓｄ）と逆方
   向ターンオン電圧しきい値（Ｖｓｉ）の差より僅かに大
   である請求項２記載のマトリクス。 ６、前記読取ダイオードの逆方向ターンオン電圧しきい
   値は前記安定な基準電圧より小である請求項１記載のマ
   トリクス。 ７、前記読取ダイオードの逆方向ターンオン電圧しきい
   値は前記安定な基準電圧より大である請求項１記載のマ
   トリクス。 ８、前記読取ダイオードはＮＩＰＩＮまたはＰＩＮＩＰ
   形オープンベーストランジスタの形をとり、２個の電極
   と、夫々Ｎ形（またはＰ形）不純物をドーピングした層
   、比較的厚い真性層、非常に薄いＰ形（またはＮ形）層
   、非常に薄い真性層およびＮ形（またはＰ形）不純物で
   ドーピングされた層の５層を重ねた半導体層とを有する
   ごとくなった請求項１記載のマトリクス。 ９、放射線技術への応用において、Ｘ線輻射（またはガ
   ンマ線、中性子または他の輻射線）を前記感光ドットが
   感応する波長帯の光輻射に変換するためのシンチレータ
   からなる請求項１記載のマトリクス。 １０、前記感光ドットは層状の非晶質シリコンの重畳に
   より形成されるごとくなった請求項１記載のマトリクス
   。