JPH07264485A - 撮像装置 - Google Patents

撮像装置

Info

Publication number
JPH07264485A
JPH07264485A JP7044233A JP4423395A JPH07264485A JP H07264485 A JPH07264485 A JP H07264485A JP 7044233 A JP7044233 A JP 7044233A JP 4423395 A JP4423395 A JP 4423395A JP H07264485 A JPH07264485 A JP H07264485A
Authority
JP
Japan
Prior art keywords
row
image
rectifying
conductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7044233A
Other languages
English (en)
Inventor
Neil C Bird
クリストファー バード ニール
Gerard F Harkin
フランシス ハーキン ジェラード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH07264485A publication Critical patent/JPH07264485A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 垂直方向の漏話が発生するのを少なくとも低
減せんとするものである。 【構成】 アレイ２の各イメージ素子２ａはこれに入
射する光を感知すると共に入射光をを表わす電荷を蓄積
する光感応素子３と、整流素子Ｄ１とを含む。イメージ
素子２ａは各々が光感応素子を有する行および列に配列
し、関連する整流素子は関連する第１導体４および関連
する第２導体５，６間に直列に結合し前記第２導体に電
圧を印加して選択されたイメージ素子の整流素子を順バ
イアスすることにより選択イメージ素子に蓄積された電
荷を読出して選択イメージ素子の光感応素子に蓄積され
た電荷を表わす電流を関連する第１導体に流すようにす
る。各整流素子はイメージ素子に入射する光をも受ける
光感応素子を具え、各光感応素子３および関連する整流
素子ｄ１の相対寸法を適宜定めて、イメージ素子が光を
受けるが選択されない場合に任意の漏洩電流がイメージ
素子内で内部に流れるが関連する第１導体を流れる任意
の電流に対し充分に寄与しないようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は各々が入射光に感応し、
且つ入射光を表わす電荷を蓄積する光感応素子と、整流
素子とを含むイメージ素子のアレイを具え、これらイメ
ージ素子は各々が光感応素子を有する行および列に配列
し、関連する整流素子は関連する第２導体および関連す
る第２導体間に直列に結合し前記第２導体に電圧を印加
して選択されたイメージ素子の整流素子を順バイアスす
ることにより選択イメージ素子に蓄積された電荷を読出
して選択イメージ素子の光感応素子に蓄積された電荷を
表わす電流を関連する第１導体に流すようにした撮像装
置に関するものである。
【０００２】
【従来の技術】この種撮像装置は例えば米国特許第４９
４８９６６号明細書に記載されている。図１は既知の撮
像装置１００のイメージ素子、即ち、画素１０１の一例
を示す。一般にイメージセンサ１００は関連する行導体
１０２および列導体１０３を有する画素の行Ｎおよび列
Ｍの２次元マトリックスを具える。しかし、説明の便宜
上、１つの画素のみを図１に示す。
【０００３】画素１０１は関連する行導体１０２および
関連する列導体１０３間に直列に結合された光感応ダイ
オードＰＤと、スイッチングダイオードＳＤとを具え
る。この図示の例では、スイッチングダイオードＳＤお
よび光感応ダイオードＰＤはそのカソードを互いに結合
して配列する。光感応ダイオードＰＤの両端間にはコン
デンサＣを結合する。このコンデンサＣは光感応ダイオ
ードＰＤの寄生キャパシタンスとすることができ、ある
いは撮像センサ１００のダイナミック範囲を増大するた
めに追加された追加のコンデンサとすることもできる。
【０００４】各列導体１０３は負（反転）の入力端子お
よび出力端子間に結合されたコンデンサを有する好適な
電荷感知増幅器１０４に結合する。
【０００５】撮像装置の作動に当たり、積分周期中画素
１０１の光感応ダイオードＰＤに入射する光によって光
感応ダイオードＰＤのキャパシタンスＣを放電させる。
関連する列導体１０２に適切な電圧ＶR を印加してスイ
ッチングダイオードＳＤを順バイアスすると電流が流れ
始めて光感応ダイオードＰＤのキャパシタンスＣを再充
電し光感応ダイオードＰＤに蓄積された電荷を電荷感知
増幅器１０４により積分し、従って光感応ダイオードＰ
Ｄにより感知された光を検出し得るようにする。
【０００６】前の積分周期中に関連する画素に蓄積され
た電荷は関連するスイッチングダイオードＳＤを順バイ
アスさせることによって読出されるため、同一列内の残
存する未選択画素はそのスイッチングダイオードが逆バ
イアスされたままであり、従ってそのスイッチングダイ
オードの少なくともいくつかが光を感知し得るようにな
る。
【０００７】
【発明が解決しようとする課題】かかる撮像装置では、
列または第１導体を流れる未選択画素からの不所望な電
流によって垂直方向の漏話が発生する。
【０００８】かかる垂直方向の漏話が生ずる結果、選択
された画素に対する電荷感知増幅器１０４からの積分出
力はかかる列の他の画素全部からの影響を受けるように
なる。不所望な列電流の主ソースはこの列の未選択画素
からの“ダイナミック漏洩”である。従って、１つの画
素が光を感知する際、光感応ダイオードＰＤのキャパシ
タンスＣは光感応ダイオードＰＤ内で電荷キャリアの光
電変換（フォト−ジェネレーション）によって放電さ
れ、これはスイッチングダイオードＳＤの両端間の電圧
が変化することを意味する。２つのダイオード間の中点
Ｊの変化電圧ＶXによって次式 Ｉ＝ＣD （ｄＶX ／ｄｔ） （１） で示される電流を発生し、この電流を未選択画素のスイ
ッチングダイオードＳＤのキャパシタンスＣD を経て流
し、関連する列導体１０３に供給し、従って垂直方向の
漏話を発生する。これがため画像から情報が除去される
ようになる。その理由は例えば白色背景の黒色テキスト
に白色が現れ、従って黒色テキストが白色背景内に消失
するようになるからである。
【０００９】本発明の目的はかかる垂直方向の漏話が発
生するのを少なくとも低減せんとするものである。
【００１０】
【課題を解決するための手段】本発明は各々が入射光に
感応し、且つ入射光を表わす電荷を蓄積する光感応素子
と、整流素子とを含むイメージ素子のアレイを具え、こ
れらイメージ素子は各々が光感応素子を有する行および
列に配列し、関連する整流素子は関連する第２導体およ
び関連する第２導体間に直列に結合し前記第２導体に電
圧を印加して選択されたイメージ素子の整流素子を順バ
イアスすることにより選択イメージ素子に蓄積された電
荷を読出して選択イメージ素子の光感応素子に蓄積され
た電荷を表わす電流を関連する第１導体に流すようにし
た撮像装置において、各整流素子はイメージ素子に入射
する光をも受ける光感応素子を具え、各光感応素子およ
び関連する整流素子の相対寸法を適宜定めて、イメージ
素子が光を受けるが選択されない場合に任意の漏洩電流
がイメージ素子内で内部に流れるとともに関連する第１
導体を流れる任意の電流に対し充分に寄与しないように
したことを特徴とする。
【００１１】ここに云う“整流素子”とは非対称特性を
有し、１方向（逆方向）にはできるだけ低い電流を通過
させるとともに他の方向（順方向）には所望の電流を通
過させる任意の素子を意味するものとする。
【００１２】
【作用】これがため、本発明撮像装置では整流素子を光
感応性とするとともに各光感応素子およびその関連する
整流素子の相対寸法を適宜選択することにより垂直方向
の漏話の発生する可能性を除去するかまたは少なくとも
充分に減少させることができ従って感知した情報がかか
る垂直方向の漏話により損失するのを防止または少なく
とも低減させることができる。
【００１３】光感応素子は光感応ダイオード、例えば薄
膜技術により形成されたｐｉｎ光感応ダイオードを具え
ることができる。
【００１４】整流素子は薄膜技術により形成し得るダイ
オードを具えることができる。
【００１５】本発明の１例では、前記光感応素子および
整流素子は接合ダイオードを具えるとともに各光感応素
子および関連する整流素子の相対寸法を適宜定めて、 ＣD ＩP ＝ＣP ＩD ここにＣD およびＣP はそれぞれ整流素子および光感応
整流素子の固有容量であり、ＩP およびＩD はそれぞれ
光感応素子および光感応整流素子に入射する光によって
発生する電流である、となるようにし、これにより光感
応素子の同一列の他の光感応素子からの電荷の読出し中
光感応素子から漏洩電流が生じるのを低減する。
【００１６】かかる例では、各イメージ素子に対し、前
記光感応整流素子は所定の面積を有するとともに前記光
感応素子および光感応整流素子は入射光に露出された第
２の所定の面積を有し、前記整流素子および光感応素子
の各面積を適宜定めて、 （ＡCD1 ／ＡDD1 ）＝（ＡC3／ＡD3） ここにＡD3およびＡDD1 はそれぞれ光感応素子および関
連する整流素子の面積であり、ＡC3およびＡCD1 はそれ
ぞれ入射光に露出された光感応素子および関連する光感
応整流素子の第２の所定の面積である、となるようにす
る。
【００１７】１例では、各イメージ素子は第３導体に関
連させるとともに各光感応整流素子は関連する第２およ
び第３導体間の他の整流素子に直列に結合し、且つイメ
ージ素子の光感応素子は関連する第１導体と関連する光
感応素子および他の整流素子間の接合との間に結合する
ようにする。
【００１８】かかる例では、各画素、即ち、イメージ素
子は、両整流素子を順バイアスする第２および第３導体
に電圧を印加し、これにより整流素子が同一寸法の時第
２および第３導体に印加される電圧の平均値に等しくな
る接合の電圧を規定する２つの整流素子に電流を流すよ
うにすることによって読出す。撮像装置では、これによ
り光感応素子が不完全に荷電されるようになるのを低減
し、従って移動像を感知する際ぼやけ現象が生じるよう
になるいわゆるラグの発生を低減する。
【００１９】かかる場合の第１例では、イメージ素子の
各行の導体もイメージ素子の任意隣接行の第２導体を形
成するとともにイメージ素子のひとつおきの行の第１お
よび第２整流素子をイメージ素子の残りの行の第１およ
び第２整流素子に対し逆に配向して、順バイアス時にイ
メージ素子の前記ひとつおきの行の第１および第２整流
素子によって第２および第３導体間に一方向に電流を流
すが、逆バイアス時にイメージ素子の残りの行の第１お
よび第２整流素子によって第２および第３導体間に逆方
向に電流を流すようにし、且つ第２および第３導体に電
圧を印加してイメージ素子の選択された行の第１および
第２整流素子のみを順バイアス可能にして選択行の光感
応素子に蓄積された電荷を読出す手段を設けるようにす
る。
【００２０】前記第２および第３導体に電圧を印加して
イメージ素子の選択された行の第１および第２整流素子
のみを順バイアス可能にして選択行の光感応素子に蓄積
された電荷を読出す手段は第２導体に電圧を印加する第
１電圧供給手段と第３導体に電圧を印加する第２電圧供
給手段とを具えるようにする。
【００２１】かかる場合の第２例では、イメージ素子の
各行によって任意隣接行の第２および第３導体を分割
し、各行に関連する２つの導体のうちの一方の導体によ
って行導体を形成し、他方の導体は第１および第２基準
導体の一方によって形成して隣接行導体を基準導体によ
り分離し、各第１基準導体は任意の他の第１基準導体か
ら２つの行導体および第２基準導体により分離し、各行
導体に関連するイメージ素子の第１および第２整流素子
は任意の隣接行導体に関連するイメージ素子の第２整流
素子に対し逆に配向し、且つ第１および第２の異なる基
準電圧を第１および第２の基準導体にそれぞれ印加する
とともに行導体に電圧を印加してイメージ素子の選択さ
れた行の第１および第２整流素子のみを順バイアスして
選択行の光感応素子に蓄積された電荷を読出す手段を設
けるようにする。
【００２２】かかる第１および第２例によって所望の導
体数を増大させる必要なく移動像のラグ、従ってぼやけ
現象を低減させることができる。これがため撮像装置の
所望の箇所、例えばディスプレイ上にイメージセンサを
設置する必要のある箇所を一層透明とすることができ
る。或は又、光感応素子を大きくすることができ、これ
は光レベルが低く、従って高感度を必要とするＸ−線診
断の用途に特に必要である。
【００２３】各画素に他の整流素子を設けることによっ
てラグ時間を生ずることなく暗（低い）光状態で撮像装
置を作動させることができ、且つ画素を一層迅速に読出
すこともできる。その理由は画素のキャパシタンスを一
層迅速に再充電し得るからである。
【００２４】他の整流素子を各イメージ素子、即ち、画
素に設けるかかる例では、光感応整流素子および光感応
素子を適宜配列して各イメージ素子に対し、次式 （ＣX ＋ＣY ）ＩP ＝ＣP ＩD が成立し、ここにＣX ，ＣY およびＣP はそれぞれ光感
応整流素子、他の整流素子および光感応蓄積素子の内部
キャパシタンスを表わし、ＩP およびＩD はそれぞれ光
感応素子および光感応整流素子に入射する光によって発
生し、これにより前記蓄積素子の同一列の他の蓄積素子
からの電荷の読出し中蓄積素子からの漏洩電流を減少さ
せるようにする。
【００２５】かかる例では、各イメージ素子に対し、関
連する整流素子は入射光に露出された第２の所定の面積
を有し、整流素子および光感応素子の各面積が次式 （ＡCD1 ／２ＡDD1 ）＝（ＡC3／ＡD3） を満足し、ここにＡD3およびＡDD1 はそれぞれ光感応素
子および関連する整流素子の面積であり、ＡC3およびＡ
CD1 はそれぞれ入射光に露出された光感応素子および関
連する光感応整流素子の面積とする。
【００２６】
【実施例】図面は寸法通りではない。また、同一部材に
同一符号を付す。図３〜１７において、イメージ素子２
ａのアレイ２を具える撮像装置１ａ，１ｂ，１ｃ及び１
ｄを示す。イメージ素子２ａはそれぞれ、イメージ素子
２ａに入射する光に感応するとともに入射光を表す電荷
を充電する光感応素子３と、整流素子Ｄ１とを具える。
イメージ素子２ａを、光感応素子３及び関連の整流素子
Ｄ１の状態で行列配置する。これら光感応素子３及び関
連整流素子Ｄ１を、関連の第１導体４及び関連の第２導
体５，６との間に直列に結合し、選択されたイメージ素
子２ａに蓄積された電荷を、選択されたイメージ素子の
整流素子Ｄ１に順バイアスをかける電圧を供給すること
により読み出せるようにする。その結果、選択されたイ
メージ素子２ａの光感応素子３に蓄積された電荷を表す
電流が、関連第１導体４を流れるようになる。
【００２７】本発明によれば、各整流素子Ｄ１はイメー
ジ素子に入射する光も受ける光感応素子も具える。各光
感応素子３及び関連整流素子Ｄ１の相対寸法を適宜定め
て、イメージ素子２ａが光を受けるが選択されない場
合、あらゆる漏洩電流がイメージ素子２ａの内部に流
れ、関連の第１導体に流れる電流に重大な影響を及ぼさ
ないようにする。
【００２８】したがって本発明の撮像装置によれば、整
流素子Ｄ１を光感応性とするとともに各光感応素子３及
びこれの関連整流素子Ｄ１の相対寸法を適切に選択する
ことにより、垂直方向の漏話を防止し又は少なくとも大
幅に低減し、その結果、このような漏話が原因で感知さ
れた像の情報が損失するおそれを回避する又は少なくと
も低減する。
【００２９】図２は、本発明による撮像装置の一配置図
である。本例では、撮像装置１ａをイメージセンサとす
る。
【００３０】イメージセンサ１ａは、行列配置された画
素２ａのアレイ２を具える。アレイ２の境界を図２では
破線で示す。画素２ａの３列４行のアレイのみを図２に
示すが、アレイは一般に、それ以上の行列数の画素２ａ
を具えてもよいことは当業者には明らかである。
【００３１】各画素２ａは、第１すなわち列導体４及び
第２導体５との間にスイッチングダイオードＤ１に直列
に結合された光感応ダイオード３を具える。
【００３２】図２に示すように、光感応ダイオード３及
びスイッチングダイオードＤ１を、スイッチングダイオ
ードＤ１のアノードを関連の第２すなわち行導体５に結
合するとともに、光感応ダイオード３のアノードを関連
の第１すなわち列導体４に結合するように配向する。
【００３３】図２に示す例では、駆動回路７を、適切な
電圧を行すなわち第２導体５に供給するために設ける。
【００３４】行導体５のそれぞれを、各スイッチングト
ランジスタ７１及び７２を介して電圧供給ラインＶ＋及
びＶ−に結合する。スイッチングトランジスタ７１及び
７２のゲートすなわち制御電極を、シフトレジスタ兼デ
コーダ回路７０に結合する。シフトレジスタ兼デコーダ
回路７０を配置し、既知のようにクロック信号の制御下
で適切なトランジスタ７１及び７２を駆動し、適切な電
圧信号が適切なときに行導体５に供給されるように構成
されている。
【００３５】列導体４をそれぞれ、既知の形態の電荷感
応増幅器８を介してシフトレジスタ兼デコーダ回路９に
結合する。このシフトレジスタ兼デコーダ回路９によ
り、イメージ信号を出力側Ｏから適切な記憶装置又はデ
ィスプレイ（いずれも図示せず）に供給することができ
る。
【００３６】各電荷感応増幅器８は、コンデンサＣ１を
介して負の入力部に結合された出力部を有し、蓄積され
た電荷の読出中に関連の行導体４を介して供給された電
流を電圧出力に変換するように動作する。電荷感応増幅
器８の正の入力部を、グランドすなわち適切に固定され
た基準電位に結合する。固定された基準電位は行電圧に
より有効に決まる。その理由は、光感応ダイオード３に
常には逆バイアスをかける必要があるからである。
【００３７】図２に示す撮像装置１ａの動作中には、第
２すなわち行導体５に供給される電圧が関連スイッチン
グダイオードＤ１に逆バイアスをかけるものである場
合、光感応ダイオード３は、図１を用いて既に説明した
方法でイメージ素子２ａに入射する光を表す電荷を蓄積
する。したがってイメージ素子２ａに当たる光により、
フォトダイオードのキャパシタンスが放電される。適切
な電圧が選択された行導体に供給されて関連スイッチン
グダイオードＤ１に順バイアスがかけられると、選択さ
れた行の光感応ダイオード３のキャパシタンスを再充電
するために電流が流れはじめる。さらに有効にするため
には、選択された行の各光感応ダイオード３に蓄積され
た電荷を、特定列に結合された電荷感応増幅器８によっ
て積分する。
【００３８】しかしながら図１を用いて既に説明したよ
うに、既知の撮像装置に対して、同一行の画素２ａのう
ちの照明された選択されていない画素２ａは、列導体４
を流れる電流に重大な影響を全く及ぼさない。その理由
を、画素２ａの回路図と等価な図３を参照して説明す
る。図３において、光感応スイッチングダイオードＤ１
を、コンデンサＣD に並列な電流ＩP の電流源として表
し、それに対して光感応ダイオード３を、コンデンサＣ
P に並列な電流ＩP の電流源として表す。
【００３９】画素２ａが選択されずに光を受け、この際
別の選択された画素が読み出された場合を考える。この
場合図３及びキルヒホッフの法則から、選択されていな
い画素２ａから列導体４に流れる漏洩電流ＩL は、 ＩP −ＩL ＝Ｉy （２） の関係を有する。ここでＩy を、コンデンサＣP を流れ
る電流とする。また、 ＩL ＋ＩD ＝Ｉx （３） の関係も有する。ここでＩx を、コンデンサＣD を流れ
る電流とする。また、 Ｉx ＝−ＣD （ｄＶx ／ｄｔ），Ｉy ＝−ＣP （ｄＶx ／ｄｔ） （４） の関係も有する。式（２）、（３）及び（４）から、Ｉ
L は、 ＩL ＝（ＣD ＩP −ＣP ＩD ）／（ＣP ＋ＣD ） （５） となる。式（５）から、漏洩電流ＩL がゼロの場合 ＣD ＩP ＝ＣP ＩD （６） である。したがって、 （ＩP ／ＣP ）＝（ＩD ／ＣD ） （７） の場合、ＩL はゼロに等しく、垂直方向の漏話がなくな
る。
【００４０】光電性電流ＩPHOTO はＫＡC に等しい。こ
こでＫを定数とし、かつ、ＡC を光が照射された光感応
ダイオードの面積とする（通常この面積は、透明電極の
ホールすなわち光感応ダイオードの接点の面積とな
る）。したがって、漏洩電流がない状態を、光感応ダイ
オードＤ１及びＤ３を幾何学的に配置することにより規
定することができる。画素中の全てのダイオードＤ１及
びＤ３の厚さが全て同一であると仮定すると、この幾何
学的な配置に基づいて式（７）は、 （ＡCD1 ／ＡDD1 ）＝（ＡC3／ＡD3） （８） となる。ここで、ＡDD1 及びＡD3をそれぞれスイッチン
グダイオードＤ１の面積及び光感応ダイオード３の面積
とする。したがってＡDD1 及びＡD3はそれぞれのキャパ
シタンスに比例する。また、ＡCD1 及びＡC3をそれぞ
れ、入射光が照射されるスイッチングダイオードＤ１の
面積及び光感応ダイオード３の面積とする。したがって
ＡCD1 及びＡC3はそれぞれ、各ダイオードに入射された
光により発生する光電流に比例する。ここで用いられる
ように、ダイオードＤ１及び３に関する「面積」という
用語は、一般にダイオード電極に平行な平面内のダイオ
ードの面積を意味する。
【００４１】したがって、ダイオードＤ１及び３の相対
幾何学的配置を適切に選択することにより、選択された
画素の列にある選択されていない画素からの漏洩電流
は、選択されていない画素のキャパシタンス／光電流ル
ープ内を流れ、列導体４に流れない。したがって垂直方
向の漏話を防止し又は少なくとも殆ど低減する。したが
って、例えば二つの光感応ダイオードＡCD1 及びＡC3の
コンタクトホールの面積（この面積は光が照射された面
積である。）が等しい場合、垂直方向の漏話をゼロにす
るためには、フォトダイオード３の面積ＡD3を光感応ス
イッチングダイオードＤ１の面積ＡDD1 と同一にする必
要がある。当然、他の相対幾何学的配置及び寸法を、式
（８）に合わせることができる。
【００４２】当然、電圧極性が適切に反転した状態で
は、光感応ダイオード３及びスイッチングＤ１を反転
し、カソード接続ではなくアノード接続を有するように
することができる。
【００４３】図４はスイッチングダイオードＤ１を光感
応性としたときの効果を線図的に示す。図４において、
垂直軸は、任意のユニットにおいて、選択された画素２
ａが暗い画素（この画素は以前に読み出されたので光が
照射されない）である場合の関連の電荷感応増幅器８の
出力Ａを示す。それに対して水平軸は、選択された画素
と同一列の選択されていない「光る」画素の個数Ｎを示
す。ここで「光る」画素という用語は、光を受けた画素
を意味する。
【００４４】図４の破線Ｘは、列方向のスイッチングダ
イオードＤ１が光に感応しない場合の関連電荷感応増幅
器８ａの出力を示す。それに対して、図４の実線は、列
方向のスイッチングダイオードＤ１が本発明により光感
応性である場合の電荷感応増幅器８の出力を示す。
【００４５】図４から明らかなように、スイッチングダ
イオードＤ１が光感応性でない場合、電荷感応増幅器８
の出力は同一列の照明された画素の個数とともに線形的
に増大する。これは、同一列の選択されない画素からの
漏洩電流が電荷感応増幅器８により検出される電流に重
大な影響を及ぼすことを示す。驚くべきことに実線Ｙ
は、本発明による撮像装置の電荷感応増幅器８によって
検出された電荷が同一列の光る画素２ａの個数とともに
変化しないことを示す。これは、これらの光るすなわち
照明された画素からの漏洩電流は、電荷感応増幅器８に
よって検出された信号に全く（又は少なくとも殆ど重大
な）影響を及ぼさない。したがって、選択された画素２
ａが暗くなる際に正しく確認され、同一列の選択されて
いない画素からの漏洩電流により無効となるすなわち消
されることがない。
【００４６】図２に示す撮像装置１ａが垂直方向の漏話
の問題を回避し又は少なくとも低減するとしても、光感
応ダイオード３のキャパシタンスが不完全に充電されて
いるので、感応された像に「ラグ」が生じるおそれがあ
る。これは、静止又は動作の遅い像を感応する場合には
問題ないが、像の一部が動く又は急速に変化する場合に
は像がぼやけるおそれがある。
【００４７】このようなラグは、画素の光感応ダイオー
ド３のキャパシタンスが読出パルスの終端すなわち周期
で完全に再充電されていない場合発生する。その理由
は、この読出周期と次の読出周期との間の期間に光がこ
の画素に当たらない場合でさえも、整流ダイオードＤ１
は、光感応ダイオードのキャパシタンスＣの充電が以前
の読出パルス中に完全ではなかったために次の読出周期
中に再び順バイアスをかけられるためである。したがっ
て少量の電流が流れ、光感応ダイオードのキャパシタン
スＣが幾分少なく充電される。このプロセスは、次の数
個の読出パルスの間繰り返され、その度に充電量がより
少なくなる。このようなラグが発生すると、対応するイ
メージ素子にもはや光が当てられない場合でさえ像の適
切な画素が光って見えるようになり、したがって動く又
は変化する像がぼやけるおそれがある。
【００４８】図５は、本発明による撮像装置１ｂの一例
を示し、この撮像装置１ｂはこのようなラグの問題を回
避又は少なくとも低減するようにも設計されている。図
５に示すように、各画素すなわちイメージ素子２ａは別
の整流素子Ｄ２を含む。各整流素子Ｄ２を、整流素子Ｄ
２が光感応性でない点を除いて、関連整流素子Ｄ１と同
様（一般的には同一）に形成する。
【００４９】各画素２ａの二つの整流素子Ｄ１及びＤ２
を第２導体５と第３導体６との間に直列結合し、かつ、
光感応ダイオード３を、関連第１導体４と、ダイオード
Ｄ１とＤ２との間の接続点Ｊとの間に結合する。
【００５０】図示したように、各ダイオードＤ１は関連
第２導体５に結合したアノードを有し、それに対して各
ダイオードＤ２は関連第３導体６に結合したカソードを
有する。光感応ダイオード３は、関連第１すなわち列導
体４に結合されたアノードを有する。当然、撮像装置１
ｂ（したがって撮像装置１ａも）の動作中に供給される
電圧の極性を適切に変化させることにより、ダイオード
Ｄ１，Ｄ２及び３の配向を反転させることができる。
【００５１】図５に示す例では、二つの行駆動回路７ａ
及び７ｂを用いる。この場合第２導体５を、トランジス
タ７１及び７２を介して第１シフトレジスタ兼デコーダ
回路７０ａに結合された行導体とし、それに対して第３
導体６を、トランジスタ７３及び７４を介して第２シフ
トレジスタ兼デコーダ回路７０ｂに結合された行導体と
する。このような二つの行駆動回路７ａ及び７ｂを用い
ることにより、以下の説明からわかるように、二つ又は
三つの異なる電圧のみを供給することができる既知の列
駆動回路を用いることができる。
【００５２】既に説明した例のように、関連スイッチン
グダイオードＤ１及びＤ２に順バイアスをかける電圧を
行導体５及び６に供給することにより、撮像装置１ｂの
画素２ａを読み出すことができる。
【００５３】図６ａ及び６ｂは行導体５及び６それぞれ
の電圧ＶR1及びＶR2の電荷を時間に対しグラフ的に図解
したもので、読出パルスＲ0 ，Ｒ1 及びＲ2 の時間
ｔ0 ，ｔ 1 及びｔ2 における適用を示している。読出パ
ルス間の周期Ｉ0 ，Ｉ1 ，Ｉ2 はその間に関連画素がそ
の画素への光の入射を表わす電荷を蓄積する積分周期で
ある。
【００５４】図５及び図６からわかるように、特定行の
画素２ａに関する積分周期の間に、シフトレジスタ兼デ
コーダ回路７０ａ及び７０ｂは関連トランジスタ７１と
７３を導通させ、それでその行のスイッチングダイオー
ドＤ１及びＤ２が確実に逆バイアスされるよう行導体５
及び６に電圧ＶH ＋及びＶH −が供給される。
【００５５】特定行の画素に蓄積された電荷を読み出す
ために、シフトレジスタ兼デコーダ回路の７０ａ及び７
０ｂはトランジスタ７２及び７４を導通させ、それで電
圧Ｖ s + 及びＶs - が導体５及び６それぞれに印加さ
れ、それによって選択された画素行のスイッチングダイ
オードＤ１及びＤ２は確実に強く正バイアスをかけら
れ、選択された行の光感応ダイオード３の容量を急速に
再充電する。電流は、関連接続点Ｊにおける電圧に到達
するまで各選択画素の光感応ダイオード３キャパシタン
スを介して流れこむ。スイッチングダイオードＤ１及び
Ｄ２が同じであれば（光を感応する能力を除いて）、接
続点Ｊにおける電圧は関連行導体５及び６における電圧
の平均となる。この段階で画素は定常状態に到達し読出
は完了する。光感応ダイオード３のキャパシタンスはか
くて１読出周期内に再充電され、いかなるラグも回避で
きる。
【００５６】図５図示の配置に代るものとして、導体６
は固定の基準電位及びスイッチングダイオードＤ１及び
Ｄ２を要求されるように、また必要とされる時に、正バ
イアス又は逆バイアスをかけるため行駆動回路配置７ａ
により供給される適切な電圧に結合されてもよい。
【００５７】図７は本発明に係る撮像装置１ｃの他の例
を図解しており、この例では各画素２ａは別の整流要素
Ｄ２を具えている。８行３列のアレイのみの複数の画素
２ａが図７に図示されているが、そのアレイは一般にも
っと数多くの行列からなる複数の画素２ａを具えてよい
ことは当業者に認識されるであろう。
【００５８】図７図示の例では、イメージ素子２ａの各
行の第３導体６ａ，６ｂはまた、イメージ素子３の隣接
行の第２導体５ａ，５ｂを形成し、１つおきの行Ｎ−
２，Ｎ，Ｎ＋２，Ｎ＋４，‥‥‥（Ｎ＋２ｎ，ここでｎ
は整数）のイメージ素子２ａの第１と第２整流要素Ｄ
１’及びＤ２’は残りの行Ｎ−１，Ｎ＋１，Ｎ＋３，Ｎ
＋５，‥‥‥（Ｎ＋（２ｎ−１），ここでｎは整数）の
イメージ素子２ａの第１及び第２整流要素Ｄ１″及びＤ
２″に対し逆方向に配向され、それで正バイアスをかけ
られたとき、前記１つおきの行Ｎ，Ｎ＋２，Ｎ＋４‥‥
‥のイメージ素子２ａの第１及び第２整流要素Ｄ１’及
びＤ２’は第２及び第３導体５ａ及び６ｂ間で一方向に
電流を流し、一方向に順バイアスをかけるとき、前記残
りの行Ｎ＋１，Ｎ＋３，‥‥‥のイメージ素子２ａの第
１及び第２整流素子Ｄ１″及びＤ２″は第２及び第３導
体５ｂ及び６ａ間で逆方向に電流を流す。
【００５９】このことはイメージ素子２の行に関連した
全体の導体数を増加させることなく光感応素子３の不完
全な再充電の問題を削除させることができる。この場
合、第１スイッチングダイオードＤ１’のアノードが関
連第２導体５ａに結合され、一方スイッチングダイオー
ドＤ２’のカソードが関連第３導体６ｂに結合されるよ
う、１つおきの行Ｎ−２，Ｎ，Ｎ＋２，Ｎ＋４‥‥‥
（Ｎ＋２ｎ）にスイッチングダイオードＤ１’及びＤ
２’を配向する。画素２ａの残りの行Ｎ−１，Ｎ＋１，
Ｎ＋３，‥‥‥（Ｎ＋（２ｎ−１））と関連したスイッ
チングダイオードＤ１″及びＤ２″を、スイッチングダ
イオードＤ１″のカソードが関連第２導体５ｂに結合さ
れ、一方第２スイッチングダイオードＤ２″のアノード
が関連第３導体６ａに結合されるよう、スイッチングダ
イオードＤ１’及びＤ２’に対し逆方向に配向する。
【００６０】画素２ａの各々において、光感応ダイオー
ド３を、各光感応ダイオード３のカソードが対応する第
１及び第２スイッチングダイオードＤ１及びＤ２との間
の接続点Ｊに結合されるよう配向する。図７から明らか
なように、画素２ａのＮ番目の行の第３導体６ｂは画素
２ａのＮ＋１番目の行の第２導体５ｂを形成し、一方画
素２ａのＮ＋１番目の行の第３導体６ａは画素２ａのＮ
＋２番目の行の第２導体５ａを形成する。
【００６１】行導体５ａ，６ａの各々を、第１行駆動回
路７ａのそれぞれのスイッチングトランジスタ７１及び
７２を介して電圧供給ラインＶ＋及びＶ−に結合する。
スイッチングトランジスタ７１及び７２のゲート電極す
なわち制御電極はシフトレジスタ兼デコーダ回路７０ａ
へ結合されている。同様に第２行駆動回路７ｂは、行導
体５ｂ，６ｂを電圧供給ラインＶ0 及びＶ＋＋にそれぞ
れに結合させ、さらにシフトレジスタ兼デコーダ回路７
０ｂへ結合する制御電極すなわちゲート電極を有するス
イッチングトランジスタ７３及び７４を具えている。シ
フトレジスタ兼デコーダ回路の７０ａ及び７０ｂは既知
のようにクロック信号の制御下でトランジスタ７１〜７
４を駆動し、行導体５及び６に適切な電圧信号を適切な
時間に供給できるように構成されている。
【００６２】イメージセンサ１ｃの動作を次に説明す
る。行Ｎの画素に以前に蓄積された電荷を読み出すため
に、第１すなわち左の行駆動回路７０ａは画素行Ｎ−
２，Ｎ＋２，Ｎ＋４‥‥‥の行導体５ａに結合されたト
ランジスタ７１と画素行Ｎの行導体５ａに結合されたト
ランジスタ７２とを導通させる。かくて画素行Ｎの行導
体５ａは電圧供給ラインＶ＋に結合され、一方画素行Ｎ
−２，Ｎ＋２，Ｎ＋４‥‥‥（Ｎ＋２ｎ，ｎ≠０）の行
導体５ａは電圧供給ラインＶ−に結合される。同時に第
２すなわち右の行駆動回路７０ｂは、画素行Ｎ＋１，Ｎ
＋３，Ｎ＋５，‥‥‥（Ｎ＋（２ｎ−１），ｎ≠０）の
行導体５ｂに結合されたトランジスタ７３と、画素行Ｎ
−１の行導体５ｂに結合されたトランジスタ７４とを導
通させる。かくて画素行Ｎ−１の行導体５ｂは電圧供給
ラインＶ＋＋に結合され、一方画素行Ｎ＋１，Ｎ＋３，
Ｎ＋５，‥‥‥の行導体５ｂは電圧供給ラインＶ0 に結
合される。電圧Ｖ＋＋は電圧Ｖ＋に比べて一層正電圧
で、電圧Ｖ＋は電圧Ｖ0 に比べ、電圧Ｖ0 は電圧Ｖ−に
比べて一層正電圧である。
【００６３】画素行Ｎの画素２ａのスイッチングダイオ
ードＤ１’及びＤ２’はかくて正バイアスがかけられ、
一方行Ｎを除いた画素行の画素２ａのスイッチングダイ
オードＤ１及びＤ２は逆バイアスがかけられる。電流は
画素行Ｎの画素の光感応ダイオードキャパシタンスＣを
介して、出力シフトレジスタ兼デコーダ回路９へ出力信
号を供給する関連電荷感応増幅器８により集積されるよ
うに流れ、回路９からはイメージ信号が適切な記憶装置
又は表示装置へ出力側Ｏから供給される。また電流は、
２つの関連行導体の電圧が平均値に達するまで、画素行
Ｎの画素の光感応ダイオードキャパシタンスＣを流れつ
づける。かくて光感応ダイオードキャパシタンスＣは対
応する読出パルス中で完全に再充電され、従ってラグは
全くないか少なくとも著しく削減される。
【００６４】行Ｎ＋１の画素に以前に蓄積された電荷を
読み出すために、第１すなわち左の行駆動回路７０ａは
画素行Ｎ−２，Ｎ，Ｎ＋４‥‥‥（Ｎ＋２ｎ，ｎ≠１）
の行導体５ａに結合されたトランジスタ７１と、画素行
Ｎ＋２の行導体５ａに結合されたトランジスタ７２とを
導通させる。かくて画素行Ｎ＋２の行導体５ａは電圧供
給ラインＶ＋へ結合され、一方画素行Ｎ−２，Ｎ，Ｎ＋
４，‥‥‥（Ｎ＋２ｎ，ｎ≠１）の行導体５ａは電圧供
給ラインＶ−へ結合される。同時に、第２すなわち右の
行駆動回路７０ｂは、画素行Ｎ−１，Ｎ＋１，Ｎ＋５，
‥‥‥（Ｎ＋（２ｎ−１），ｎ≠２）の行導体５ｂへ結
合されたトランジスタ７３と、画素行Ｎ＋３の行導体５
ｂへ結合されたトランジスタ７４とを導通させる。かく
て、画素行Ｎ＋３の行導体５ｂは電圧供給ラインＶ＋＋
へ結合され、一方画素行Ｎ−１，Ｎ＋１，Ｎ＋５，‥‥
‥の行導体５ｂは電圧供給ラインＶ0 へ結合される。
【００６５】画素行Ｎ＋１の画素２ａのスイッチングダ
イオードＤ１及びＤ２はかくて正バイアスがかけられ、
一方行Ｎ＋１を除いた画素行の画素２ａのスイッチング
ダイオードＤ１及びＤ２は逆バイアスがかけられる。電
流は、画素行Ｎ＋１の画素の光感応ダイオードキャパシ
タンスＣを介して、出力シフトレジスタ兼デコーダ回路
９へ出力信号を供給する関連電荷感応増幅器８により集
積されるように流れ、回路９からはイメージ信号が適切
な記憶装置又は表示装置（いずれも図示せず）に出力側
Ｏから供給される。
【００６６】また電流は、二つの関連行導体の電圧が平
均値に達するまで、画素行Ｎ＋１の画素の光感応ダイオ
ードキャパシタンスＣを流れつづけ、それで光感応ダイ
オードキャパシタンスＣは対応する読出パルス中で完全
に再充電され、従ってラグは全くないか少なくとも著し
く削減される。
【００６７】上述のイメージセンサを任意の適当な構成
としてもよいが、一般にイメージセンサ１は適当な絶縁
基板上に薄膜技術を用いて形成される。勿論、光がイメ
ージセンサ１を通過しうる必要のあるか箇所で、基板
を、光に対して透明とする必要がある。
【００６８】行駆動回路、電荷感応増幅器８及び出力シ
フトレジスタ兼デコーダ回路９は、アレイ２とは（又は
周辺の）別の基板に形成されてよく、例えば多結晶膜ト
ランジスタ回路の形態であってよい。
【００６９】図８は隣接行ＮとＮ＋１の各々の１つの画
素を示し、図７図示イメージセンサの１つの例として１
つの可能な略レイアウトを図解し、一方図９はＮ番目の
行の画素２ａの図８のIX−IX線上の断面図を図解し、図
10は同じ列のＮとＮ＋１行の２つの画素２ａのＸ−Ｘ線
上の断面図を図解している。
【００７０】この例では、第１電気的導電層（一般的に
はクロム層）が、絶縁性（一般には透明な）基板１０の
上に規定される。基板１０は、行導体５，６の少なくと
も一部と、第１スイッチングダイオードＤ１’及び第２
スイッチングＤ２″のカソード電極１１ａ及び１１ｂ
と、第２スイッチングダイオードＤ２’及び第１スイッ
チングダイオードＤ１’のカソード電極１２ａ及び１２
ｂと、光感応ダイオード３のカソード電極１３とを形成
するため、適当なガラス又はプラスチック材料で形成さ
れてもよい。図８から１０に示されている如く、カソー
ド電極１１ａ及び１１ｂは関連光感応ダイオード３のカ
ソード電極１３とともに一体に形成され、一方、カソー
ド電極１２ａ及び１２ｂは、少なくとも関連行導体５
ｂ，６ｂの一部と一体に形成される。
【００７１】この例では、ダイオード３，Ｄ１及びＤ２
は、ｎ導電型、真性導電型及びｐ導電型の非晶質シリコ
ン層を順次堆積することにより非晶質シリコンｎ−ｉ−
ｐダイオードとして形成される。次いでこれらの層はパ
ターン化されて図９及び図１０に示されるごときダイオ
ード構成を規定する。説明の便宜上ダイオード構成は図
９及び１０では斜線を付して示されていない。
【００７２】次いで絶縁層（一般には窒化シリコン層）
が堆積し、かつ、パターン化して誘電体分離面積１４を
規定する。次いで第２導電層（これも一般的にはクロム
層）を堆積し、かつ、パターン化して関連行導体５ａ，
６ａに各第１スイッチングダイオードＤ１’及び各第２
スイッチングダイオードＤ２″のアノードをそれぞれ結
合する第１相互接続１５ａ及び１５ｂと、関連第２スイ
ッチングダイオードＤ２’のアノードに各第１スイッチ
ングダイオードＤ１’のカソードを結合するとともに関
連第１スイッチングダイオードＤ１″のアノードへ各第
２スイッチングダイオードＤ２″のカソードを結合する
第２相互接続１６ａ及び１６ｂと、少なくとも列導体４
の１部とを規定する。
【００７３】図８の例で明らかに示されるごとく、イメ
ージセンサの残余の行Ｎ−１，Ｎ＋１，Ｎ＋３，--- の
画素２ａのレイアウト構成は、光に露出されているダイ
オードＤ１’とＤ１″の所定の面積Ａを提供すべく規定
される相互結合１５ａ及び１６ｂに関して以外は、行Ｎ
−２，Ｎ，Ｎ＋２--- の画素２ａと鏡像関係にするのが
有利である。
【００７４】イメージセンサのレイアウトはなにか適切
なパターンを有していてもよいが、図８に示されるよう
に、行列導体４及び５，６は矩形の、一般的にはスイッ
チングダイオードＤ１及びＤ２を具えて方形の格子に規
定され、表示装置を必要以上に暗くすることなく、表示
装置のような他のあるものの頂部にイメージセンサを置
くことが可能なように、イメージセンサをできるだけ透
明にして、光感応ダイオード３は画素２ａに対しできる
だけせまい面積を占めるようにし、勿論最大感度が要求
される箇所（例えばＸ線診断機器の場合）は、光感応ダ
イオード３の面積はできるだけ大きくする必要がある。
【００７５】上述の構成はダイオードＤ１，Ｄ２及び３
のすべてをｐ−ｉ−ｎダイオードとしてよりｎ−ｉ−ｐ
ダイオードとして形成させることができ、したがってダ
イオードのすべてを同時に形成させることができる。し
かしながら、望まれるならば、それらダイオードの適切
な構成は相互接続及び金属化パターンを簡単に単純化さ
せるｐ−ｉ−ｎダイオードとして形成されてもよい。実
際、特定の使用のためのダイオード構成は大部分適切な
形態が使用され、一般にｎ−ｉ−ｐダイオードはｐ−ｉ
−ｎダイオードより優れた光感応ダイオードであり、一
方ｐ−ｉ−ｎダイオードはｎ−ｉ−ｐダイオードより優
れたスイッチングダイオードとなることを心にとどめる
べきである。
【００７６】スイッチングダイオードＤ２は、スイッチ
ングダイオードＤ２のカソード電極が入射光からダイオ
ードを遮蔽するのに対し、光感応ダイオード３や光感応
スイッチングダイオードＤ１が図９及び図１０図示のよ
うに光に露出されているという点で、光感応ダイオード
３や光感応スイッチングダイオードＤ１とは異なる。
【００７７】イメージセンサ１ａは、図８図示の行Ｎの
画素のレイアウトと同じ画素レイアウトを有するように
同じ方法で製作されてもよく、この時勿論ダイオードＤ
２は省略される。イメージセンサ１ｂはまた図８図示行
Ｎの画素と同じレイアウトを有するが、勿論画素の各行
はその場合それ自身分離した２つの行導体を有してい
る。
【００７８】図１１は撮像装置の他の例１ｄを図解して
いる。撮像装置１ｄは図７から図１０の例に図示された
ものと同じであるが、この場合、各行と関連した２つの
導体のうちの１つは行導体５ａ，５ｂを形成し、他の６
ａ，６ｂは第１及び第２基準導体のうちの一つで与えら
れており、それで隣接行導体５ａ，５ｂは基準導体６ａ
又は６ｂにより分離され、各第１基準導体６ａは２つの
行導体５ａ，５ｂ及び第２基準導体６ｂによりあらゆる
他の第１基準導体６ａから分離されている。それぞれの
行導体５ａ，５ｂと関連する蓄積素子３の第１及び第２
の整流素子Ｄ１’及びＤ２’は、ある隣接した行導体５
ｂ，５ａと関連する記憶素子３の第１及び第２整流素子
Ｄ１″及びＤ２″とは逆方向に配向されている。
【００７９】かくて図１１図示の例では、行Ｎ−１と
Ｎ，Ｎ＋３とＮ＋４‥‥‥の各１つおきの対Ａのスイッ
チングダイオードＤ１’及びＤ２’は以下のことが成立
するよう配向され、その場合対Ａの第１の行Ｎ−１，Ｎ
＋３‥‥‥の第１スイッチングダイオードＤ１’のアノ
ードは第１基準導体すなわち共通導体６ａに結合され、
一方その第１の行Ｎ−１，Ｎ＋３‥‥‥のスイッチング
ダイオードＤ２’のカソードは、関連第１行導体５ａ
と、その対Ａの第２の行Ｎ，Ｎ＋４‥‥‥の第１スイッ
チングダイオードＤ１’のアノードとに結合され、さら
にその対Ａの第２行Ｎ，Ｎ＋４‥‥‥のスイッチングダ
イオードＤ２’のカソードは第２基準導体すなわち共通
導体６ｂに結合されている。
【００８０】行Ｎ−１とＮの対に隣接する行Ｎ＋１とＮ
＋２（及び行Ｎ＋３とＮ＋４に隣接する行Ｎ＋５とＮ＋
６等々）との対ＢのスイッチングダイオードＤ１″及び
Ｄ２″は以下のことが成立するよう配向され、その場合
対Ｂの第１の行Ｎ＋１，Ｎ＋５‥‥‥の第１スイッチン
グダイオードＤ１″のカソードは第２基準導体６ｂに結
合され、一方その対Ｂのその第１の行Ｎ＋１，Ｎ＋５‥
‥‥のスイッチングダイオードＤ２″のアノードは、関
連第２行導体５ｂと、その対Ｂの第２の行Ｎ＋２，Ｎ＋
６‥‥‥の第１スイッチングダイオードＤ１″のカソー
ドとに結合され、さらにその対Ｂの第２の行Ｎ＋２，Ｎ
＋６‥‥‥のスイッチングダイオードＤ２″のアノード
は、第１基準導体６ａに結合される。
【００８１】行の各対Ａ又はＢの２つの行の光感応ダイ
オード３は、同じ基準導体６ａ又は６ｂに結合された２
つの行（行の対Ａから１つと行の対Ｂから１つ）の光感
応ダイオード３’が同じ方向に配向されるように、互い
に逆方向に配向されている。
【００８２】かくて行Ｎ，Ｎ＋１，Ｎ＋４，Ｎ＋５‥‥
‥の光感応ダイオード３’は、光感応ダイオード３’の
カソードが関連第１スイッチングダイオードＤ１のカソ
ードと関連第２スイッチングダイオードＤ２のアノード
との間の接続点すなわちノードＪに結合され、一方光感
応ダイオード３’のアノードが関連列導体４に結合され
るように配向される。
【００８３】残りの行Ｎ−１，Ｎ＋２，Ｎ＋３，Ｎ＋６
‥‥‥の光感応ダイオード３″は、光感応ダイオード
３″のアノードが関連第１スイッチングダイオードＤ１
のアノードと関連第２スイッチングダイオードＤ２のカ
ソードとの間の接続点すなわちノードＪに結合され、一
方光感応ダイオード３″のカソードが関連列導体４と結
合されるように配向される。
【００８４】図１１に図解された例では、電圧供給手段
は適切な電圧を行導体５ａ及び５ｂに供給する行駆動回
路配置７ａと、第１及び第２基準電圧Ｖ−及びＶ＋をそ
れぞれ供給する第１及び第２基準電圧源７ｂ及び７ｃと
を具えている。
【００８５】行導体５ａ，５ｂの各々は、それぞれのス
イッチングトランジスタ７１，７２及び７３を介して電
圧供給ラインＶ＋＋，Ｖ0 及びＶ−に結合されている。
スイッチングトランジスタ７１，７２及び７３のゲート
電極すなわち制御電極は、シフトレジスタ兼デコーダ回
路７０に結合されている。シフトレジスタ兼デコーダ回
路７０は既知のようにクロック信号の制御下でトランジ
スタ７１，７２及び７３を駆動し、行導体５ａ及び５ｂ
に適切な電気信号を適切な時間に供給しうるように構成
されている。
【００８６】この例では、各電荷感応増幅器８は、以下
に説明する理由で、全波整流器８ａにより出力シフトレ
ジスタ兼デコーダ回路９に結合される。全波整流器８ａ
は任意の適切な公知の形態であってよく、図１１のブロ
ックのごとく公知のものでもよい。
【００８７】図１２は図１１図示イメージセンサの１例
に関する１つの可能な略レイアウトのＮ−１及びＮ行の
各々の１画素を示し、一方図５はＮ番目の行の画素２ａ
の図１２におけるXIII−XIII線上の断面図を図解し、図
１４は同じ列のＮ−１及びＮ行の２つの画素２ａのXIV
−XIV 線上の断面図を図解している。
【００８８】この例では、第１電気的導電層（これも一
般的にはクロム層）は、少なくとも行導体５ａ及び５ｂ
並びに基準導体６ａ及び６ｂの一部と、Ｎ及びＮ−１行
の第１スイッチングダイオードＤ１’のカソード電極１
１ａ及び１１ｂと、Ｎ及びＮ−１行の第２スイッチング
ダイオードＤ２’のカソード電極１２ａ及び１２ｂと、
光感応ダイオード３’及び３″のカソード電極１３とを
形成すべく規定している。図１２から図１４に示されて
いるように、行Ｎの第１スイッチングダイオードＤ１’
のカソード電極１１ａは関連光感応ダイオード３’のカ
ソード電極１３と一体に形成され、一方カソード電極１
２ａ及び１２ｂは、少なくとも関連基準導体６ｂ及び行
導体５ａの一部と一体に形成されている。
【００８９】次いで第２導電層（これも一般的にはクロ
ム層）が堆積され、かつ、パターン化して行Ｎ−１の第
１スイッチングダイオードＤ１’のアノードを関連基準
導体６ａに結合させるとともに行Ｎの第１スイッチング
ダイオードＤ１’のアノードを関連行導体５ａに結合さ
せる第１相互接続１５ｃと１５ｄと、行Ｎ−１の光感応
スイッチングダイオードＤ１’のカソードを光感応ダイ
オード３″のアノードへ結合させる第２相互接続１６ｃ
と、光感応ダイオード３″のアノードを行Ｎ−１の第２
スイッチングダイオードＤ２’のアノードへ結合させる
とともに行Ｎの第２スイッチングダイオードＤ２’のア
ノードを光感応ダイオード３’のカソードへ結合させる
第２相互接続１６ｄ及び１６ｅと、少なくとも列導体４
の一部とを規定する。
【００９０】イメージセンサの隣接行Ｎ＋１の画素２ａ
は行Ｎの画素２ａと同じ構成を有しているが、実際の配
向は行Ｎ＋１の画素２ａが行Ｎの画素２ａの鏡像である
よう逆とされる。同様に、イメージセンサの行Ｎ−２の
画素２ａは行Ｎ−１のそれと同じ構成を有しているが、
実際の配向は行Ｎ−２の画素２ａが行Ｎ−１の画素２ａ
の鏡像であるように逆であり、以下同様とする。かく
て、隣接行ではあるが異なった対Ａ及びＢにある画素は
互いに鏡像関係とするのが有利であり、その鏡像は行を
分離用の基準導体６ａ又は６ｂに平行とする。
【００９１】次にイメージセンサ１ｄの動作を説明しよ
う。イメーイセンサ１ｄの動作において、第１共通導体
６ａはＶ−の電位に保持され、一方第２共通導体６ｂは
Ｖ＋の電位に保持される。行Ｎ−１の画素に以前に蓄積
された電荷を読み出すため、行駆動回路７０は画素行Ｎ
−１の行導体５ａへ結合されたトランジスタ７３を、イ
メージセンサの残りの行導体５ａ，５ｂへ結合されたト
ランジスタ７１を導通させる。かくて画素行Ｎ−１の行
導体５ａは電圧供給ラインＶ−へ結合され、一方残りの
行導体５ａ，５ｂは電圧供給ラインＶ 0 へ結合される。
画素行Ｎ−１の画素２ａのスイッチングダイオードＤ
１’及びＤ２’はかくて正バイアスがかけられ、一方行
Ｎ−１以外の画素行の画素２ａのスイッチングダイオー
ドＤ１及びＤ２は逆バイアスがかけられる。
【００９２】行Ｎの画素に以前に蓄積された電荷を読み
出すために、行駆動回路７０は画素行Ｎの行導体５ａへ
結合されたトランジスタ７２と、イメージセンサの残り
の行導体５ａ，５ｂへ結合されたトランジスタ７１とを
導通させる。かくて画素行Ｎの行導体５ａは電圧供給ラ
インＶ＋＋へ結合され、残りの行導体５ａ，５ｂは電圧
供給ラインＶ0 へ結合される。画素行Ｎの画素２ａのス
イッチングダイオードＤ１″及びＤ２″はかくて正バイ
アスがかけられ、一方行Ｎを除いた画素行の画素２ａの
スイッチングダイオードＤ１及びＤ２は逆バイアスがか
けられる。
【００９３】行Ｎ＋１の画素に以前に蓄積された電荷を
読み出すために、行駆動回路７０は画素行Ｎ＋１の行導
体５ｂに結合されたトランジスタ７２と、イメージセン
サの残りの行導体５ａ，５ｂに結合されたトランジスタ
７１とを導通させる。かくて画素行Ｎ＋１の行導体５ｂ
は電圧供給ラインＶ＋＋に結合され、一方残りの行導体
５ａ，５ｂは電圧供給ラインＶ0 へ結合される。画素行
Ｎ＋１の画素２ａのスイッチングダイオードＤ１″及び
Ｄ２″はかくて正バイアスがかけられ、一方行Ｎ＋１以
外の画素行の画素２ａのスイッチングダイオードＤ１及
びＤ２は逆バイアスがかけられる。
【００９４】行Ｎ＋２の画素に以前に蓄積された電荷を
読み出すために、行駆動回路７０は画素行Ｎ＋２の行導
体５ｂへ結合されたトランジスタ７３と、イメージセン
サの残りの行導体５ａ，５ｂに結合されたトランジスタ
７１とを導通させる。かくて、画素行Ｎ＋２の行導体５
ｂは電圧供給ラインＶ−へ結合され、一方残りの行導体
５ａ，５ｂは電圧供給ラインＶ0 へ結合される。画素行
Ｎ＋２の画素２ａのスイッチングダイオードＤ１’及び
Ｄ２’はかくて正バイアスにかけられ、一方行Ｎ＋２以
外の画素行の画素２ａのスイッチングダイオードＤ１及
びＤ２は逆バイアスがかけられる。
【００９５】当業者にも明らかなように、画素の４番目
の行ごと（例えばＮ番目，Ｎ＋４番目，Ｎ＋８番目等
々）に蓄積された電荷は同じように読出され、勿論一般
に行は順次に読出される。
【００９６】各々の場合、関連第１及び第２スイッチン
グ素子Ｄ１及びＤ２に正バイアスをかけて画素の選択さ
れた行に蓄積された電荷が読み出されるときは、電流
は、選択された画素行の画素の光感応ダイオードキャパ
シタンスＣを介して関連電荷感応増幅器８へ流れ、次に
関連全波整流器８ａを介して適切な記憶装置又は表示装
置（いずれも図示せず）に出力シフトレジスタ兼デコー
ダ回路９の出力側Ｏから供給される。この全波整流器８
ａを必要とする理由は、前述の記載からわかるように、
行Ｎ−１，Ｎ＋２，Ｎ＋３，Ｎ＋６，Ｎ＋７‥‥‥の光
感応ダイオード３’が関連列導体４に結合されたカソー
ドを有し、一方行Ｎ，Ｎ＋１，Ｎ＋４，Ｎ＋５‥‥‥の
光感応ダイオード３″が関連列導体４に結合されたアノ
ードを有するからであり、したがって電流は光感応ダイ
オード３’を介して逆方向に流れ、電荷感応増幅器８に
より発生する電圧信号を、光感応ダイオード３’を有す
る画素に対し、光感応ダイオード３”を有する画素用の
電荷感応増幅器８により発生する電圧信号とは逆極性と
する。
【００９７】各々の場合、電流は、関連行及び基準導体
の電圧が平均値に達するまで、選択された画素行の画素
のダイオードキャパシタンスＣを介して流れる。
【００９８】したがって、図５から１４までを参照して
説明した例のそれぞれにおいて、光感応ダイオードのコ
ンデンサＣを、読出パルスに相当する範囲内で完全に再
充電することができ、したがってラグが存在しなくな
る。このことは、イメージセンサに関するノイズが低い
場合、暗光状態で極端なラグ問題なくイメージセンサを
動作させることができる。選択された画素の行のスイッ
チングダイオードＤ１及びＤ２に強い順バイアスがかけ
られ、画素のキャパシタンスを急速に充電することがで
きるため、画素をより迅速に読み出すこともできる。さ
らに、所定のフレーム時間（この時間は全イメージセン
サを読み出す時間である。）の間、イメージセンサは、
行導体間の混信である垂直方向の漏話を示さない。その
理由は、このような漏話は画素行が選択される時間及び
フレーム時間の関数だからであり、この場合行選択時間
を減少させることができる。さらに図７から１４までの
例において、行導体の個数が図１に示すような従来のイ
メージセンサの半分であり、図５に示す撮像装置の四分
の一であることは、本発明によるイメージセンサが、欧
州特許出願公開明細書第555907号に記載されたように別
の同様なイメージセンサと共通の基板に載せ置くのに特
に好適であることを意味する。その理由は、行導体をよ
り隔離するからである。
【００９９】上記実施例のそれぞれにおいて、画素の各
行を、適切な導体５ａ及び５ｂに適切な電圧を供給する
ことにより順次読み出すこともできる。特定行の画素が
読み出されると、残りの画素は逆バイアスをかけられた
関連のスイッチングダイオードＤ１及びＤ２を有し、し
たがってこれらの画素は積分周期中に存在する。この積
分期間中に、画素に光が入射することによる光感応ダイ
オード内の電荷キャリアの光電発生の結果生じた電荷
が、画素に蓄積される。したがって、電荷感応期間中に
画素の行に蓄積された電荷が順次の読出期間中に読み出
され、画素の行が順次読み出される。
【０１００】イメージセンサ１ｂ，１ｃ及び１ｄは、図
１５及び１６を参照して説明したようなイメージセンサ
１ａと似た方法で垂直方向の漏話を回避し又は少なくと
も低減することができる。図１５はイメージセンサ１
ｂ，１ｃ又は１ｄの一つの画素２ａを示し、この場合図
１６は図５，７及び１１のうちのいずれかのＮ行目の画
素の等価回路図を示す。図１６において、光感応スイッ
チングダイオードＤ１を、コンデンサＣx に並列な電流
ＩD の電流源として表し、それに対して光感応スイッチ
ングダイオード３を、コンデンサＣp に並列な電流ＩP
の電流源として表す。非光感応スイッチングダイオード
Ｄ２をコンデンサＣx に並列なコンデンサＣy として簡
単に表す。その理由は、非光感応スイッチングダイオー
ドＤ２は当然入射光に応答しないからである。
【０１０１】画素２ａが選択されないが別の選択された
画素が読み出される間に光に感応した場合を考える。こ
の場合、図１６及びキルヒホッフの法則から、選択され
ていない画素２ａから列導体４に流れる漏洩電流Ｉ
L は、 ＩP −ＩL ＝Ｉy （９） の関係を有する。ここでＩY をコンデンサＣp に流れる
電流とする。また、 ＩL ＋ＩD ＝Ｉx （１０） の関係も有する。ここでＩX をコンデンサＣx に流れる
電流とする。また、 Ｉx ＝−（Ｃx ＋Ｃy ）（ｄＶx ／ｄｔ），Ｉy ＝−Ｃp （ｄＶx ／ｄｔ） （１１） の関係も有する。式（９）（１０）及び（１１）から漏
洩電流ＩL は、 ＩL ＝｛（Ｃx ＋Ｃy ）ＩP −Ｃp ＩD ｝／｛Ｃp ＋（Ｃx ＋Ｃy ）｝ （１２） となる。式（１２）から、漏洩電流ＩL がゼロである場
合には、 （Ｃx ＋Ｃy ）ＩP ＝Ｃp ＩD （１３） となる。したがって、 （ＩP ／Ｃp ）＝ＩD ／（Ｃx ＋Ｃy ） （１４） の場合漏洩電流ＩL はゼロとなり、垂直方向の漏話がな
くなる。
【０１０２】光感応電流ＩPHOTO はＫＡCON に等しい。
ここでＫを定数とし、ＡCON を光が照射されるフォトダ
イオードの面積とする（通常この面積は、透明電極のホ
ールすなわちフォトダイオードの接点の面積であり、例
えば図９の電極４である）。したがってこの場合も漏洩
電流のない状態を、光感応ダイオードＤ１及び３’の幾
何学的配置により規定するとこができる。スイッチング
ダイオードＤ１及びＤ２の面積が等しく、かつ、三つの
ダイオードＤ１，Ｄ２及び３’全ての厚さが同一である
と仮定すると、この幾何学的配置に基づいて式（１４）
は、 （ＡCD1 ／２ＡDD1 ）＝（ＡC3／ＡD3） （１５） となる。ここで、ＡDD1 及びＡD3をそれぞれスイッチン
グダイオードＤ１の面積及び光感応ダイオード３の面積
とし、したがってＡDD1 及びＡD3はスイッチングダイオ
ードＤ１及び光感応ダイオード３のキャパシタンスに比
例する。それに対して、ＡCD1 及びＡC3をそれぞれ、入
射光によって照射されるスイッチングダイオードＤ１の
面積及び光感応ダイオード３の面積とし、したがってＡ
CD1 及びＡ C3は各ダイオードに入射された光によって発
生した光電流に比例する。ここで用いられているよう
に、ダイオードＤ１，Ｄ２及び３に関する用語「面積」
は、一般にダイオード電極に平行な平面すなわち例えば
図９及び１０に関して言えば、ダイオードが形成される
基板１０の表面に平行な平面のダイオードの面積を意味
するものとする。これらのダイオードの厚さを、基板１
０の表面に垂直な方向に測定する。
【０１０３】イメージセンサ１ｄに関しては、既に説明
したように電流が光感応ダイオード３の逆方向を流れる
としても、光感応ダイオード３が関連列導体４に結合さ
れたカソードを有する列にも当然同様な考えが適用され
る。
【０１０４】したがって、ダイオードＤ１，Ｄ２及び３
の相対幾何学的配置を適切に選択することにより、選択
された画素の列の選択されていない画素からの漏洩電流
は、選択された画素の列の選択されていない画素のキャ
パシタンス／光電流ループ内を流れ、かつ、行導体４に
は流れず、したがって垂直方向の漏話を防止し又は少な
くとも殆ど低減する。その結果、例えば、二つの光感応
ダイオードＡCD1 及びＡC3のコンタクトホールの面積が
等しい場合、垂直方向の漏話をゼロにするためには、フ
ォトダイオード３の面積を光感応スイッチングダイオー
ドＤ１の面積の２倍にする必要がある。
【０１０５】当業者には理解できるように、別の駆動構
成が可能であり、四つの異なる電圧レベルを付与するこ
とができるように適合させた電圧源が利用できる場合単
一の行駆動デバイスを用いることができる。
【０１０６】行及び共有された列導体は必ずしも図に示
すように水平及び垂直に延在させる必要がない。実際、
共有された列導体が垂直に延在し、それに対して行導体
は水平方向に延在させてもよい。これは図示した図面を
９０°回転した撮像装置となる。行及び共有された列導
体が必ずしも互いに垂直である必要がなく、あらゆる好
適な配置を用いることができる。
【０１０７】撮像装置を駆動するのに要求される電圧を
適切に変化させる必要があるが、ダイオードの配向を反
転できることは当然理解することができる。
【０１０８】ここで「整流素子」という用語は、一方向
（逆方向）にできるだけ低い電流を流すとともに多方向
（順方向）に所要の電流を流す非対称特性を有する任意
の素子を意味するものとする。
【０１０９】整流素子は必ずしもダイオードである必要
がなく、一般にはあらゆる適切な形態の２端子の整流素
子とすることができる。同様に、光感応素子を必ずしも
ダイオードとする必要がなく、照明の際に電流を通過さ
せる別のタイプの光感応デバイスとすることもできる。
したがって、例えば、光感応ダイオードを、それぞれが
適切なキャパシタンスと直列な（例えば酸化鉛で形成さ
れた）フォトコンダクタに置き換えることができる。
【０１１０】以上説明したように、当業者であれば他の
種々の変更及び変形が可能である。例えば、上記各構成
要素と等価の構成要素や、従来既知の構成要素を用いる
ことができ、更に上記実施例の構成要素の一部を交換し
たり、構成要素を加えたりすることもできる。特許請求
の範囲は構成要素の組合せとして記載されているが、本
発明で解決すべき技術的問題の一部又は全部を解決する
か否かにかかわらず本明細書に開示された新規な構成又
は構成要素の組合せも本発明の範囲に含まれるものであ
る。
【図面の簡単な説明】
【図１】既知の撮像装置の１画素の簡略回路図である。
【図２】本発明による撮像装置の第１実施例の回路配置
図である。
【図３】図２に示す撮像装置の画素すなわちイメージ素
子の等価回路図である。
【図４】スイッチングダイオードＤ１を光感応性とした
ときの効果を線図的に示す図である。
【図５】本発明による撮像装置の第２実施例の回路配置
図である。
【図６】ａ及びｂは図５に示す撮像装置の動作中に供給
した電圧を示す図である。
【図７】本発明による撮像装置の第３実施例の回路配置
図である。
【図８】図７に示す撮像装置の一部の平面図である。
【図９】図８のIX-IX 線上の断面図である。
【図１０】図８のIX-IX 線上の断面図である。
【図１１】本発明による撮像装置の第４実施例の回路配
置である。
【図１２】図１１に示す撮像装置の一部の平面図であ
る。
【図１３】図１２のXIII-XIII 線上の断面図である。
【図１４】図１２のXIV-XIV 線上の断面図である。
【図１５】図５，７及び１１のうちのいずれかに示すよ
うな撮像装置の画素の回路図である。
【図１６】図１５に示す画素の等価回路図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ，１００ 撮像装置 ２ アレイ ２ａ，２ｂ，１０１ イメージ素子 ３，３’３” 光感応素子 ４，５，５ａ，５ｂ，６，６ａ，６ｂ，１０２，１０３
導体 ７，７ａ 駆動回路 ７ｂ，７ｃ 基準電圧源 ８，１０４ 電荷感応増幅器 ８ａ 全波整流器 ９，７０，７０ａ，７０ｂ シフトレジスタ兼デコーダ
回路 １０ 基板 １１ａ，１１ｂ，１２ａ，１２ｂ，１３ カソード電極 １４ 誘電体分離領域 １５ａ，１５ｂ，１５ｃ，１５ｄ，１６ａ，１６ｂ 相
互接続 ７１，７２，７３，７４ トランジスタ Ａ，Ｂ 対 Ｃ，Ｃ１ コンデンサ ＣX ，ＣY ，ＣP ，ＣD 容量 Ｄ１，Ｄ１’，Ｄ１”，Ｄ２，Ｄ２’，Ｄ２” 整流素
子 Ｉ0 ，Ｉ1 ，Ｉ1 周期 ＩP ，ＩD ，ＩX ，ＩY 電流 ＩL 漏洩電流 Ｊ 接続点 Ｎ−２，Ｎ−１，Ｎ，Ｎ＋１，Ｎ＋２，Ｎ＋３，Ｎ＋
４，Ｎ＋５，Ｎ＋６ 画素行 Ｏ 出力側 ＰＤ 光感応ダイオード ＳＤ スイッチングダイオード Ｖ＋，Ｖ−，Ｖ0 ，Ｖ＋＋ 電圧供給源 ＶR1，ＶR2，ＶH + ，ＶH - ，ＶS + ，ＶS - 電圧 Ｒ0 ，Ｒ1 ，Ｒ2 読出パルス ｔ0 ，ｔ1 ，ｔ2 時間
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェラード フランシス ハーキン イギリス国 ロンドン エスダブリュー17 ８キュージー バルハム リサードン ロード 92 フラット １エイチ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 各々が入射光に感応し、且つ入射光を表
    わす電荷を蓄積する光感応素子と、整流素子とを含むイ
    メージ素子のアレイを具え、これらイメージ素子は各々
    が光感応素子を有する行および列に配列し、関連する整
    流素子は関連する第２導体および関連する第２導体間に
    直列に結合し前記第２導体に電圧を印加して選択された
    イメージ素子の整流素子を順バイアスすることにより選
    択イメージ素子に蓄積された電荷を読出して選択イメー
    ジ素子の光感応素子に蓄積された電荷を表わす電流を関
    連する第１導体に流すようにした撮像装置において、各
    整流素子はイメージ素子に入射する光をも受ける光感応
    素子を具え、各光感応素子および関連する整流素子の相
    対寸法を適宜定めて、イメージ素子が光を受けるが選択
    されない場合に任意の漏洩電流がイメージ素子内で内部
    に流れるが関連する第１導体を流れる任意の電流に対し
    充分に寄与しないようにしたことを特徴とする撮像装
    置。
  2. 【請求項２】 前記光感応素子および整流素子は接合ダ
    イオードを具えるとともに各光感応素子および関連する
    整流素子の相対寸法を適宜定めて、 ＣD ＩP ＝ＣP ＩD ここにＣD およびＣP はそれぞれ整流素子および光感応
    整流素子の固有容量であり、ＩP およびＩD はそれぞれ
    光感応素子および光感応整流素子に入射する光によって
    発生する電流である、となるようにしたことを特徴とす
    る請求項１に記載の撮像装置。
  3. 【請求項３】 各イメージ素子に対し、前記光感応整流
    素子は所定の面積を有するとともに前記光感応素子およ
    び光感応整流素子は入射光に露出された第２の所定の面
    積を有し、前記整流素子および光感応素子の各面積を適
    宜定めて、 （ＡCD1 ／ＡDD1 ）＝（ＡC3／ＡD3） ここにＡD3およびＡDD1 はそれぞれ光感応素子および関
    連する整流素子の面積であり、ＡC3およびＡCD1 はそれ
    ぞれ入射光に露出された光感応素子および関連する光感
    応整流素子の第２の所定の面積である、となるようにし
    たことを特徴とする請求項２に記載の撮像装置。
  4. 【請求項４】 各イメージ素子は第３導体に関連させる
    とともに各光感応整流素子は関連する第２および第３導
    体間の他の整流素子に直列に結合し、且つイメージ素子
    の光感応素子は関連する第１導体と関連する光感応素子
    および他の整流素子間の接合との間に結合するようにし
    たことを特徴とする請求項１に記載の撮像装置。
  5. 【請求項５】 イメージ素子の各行の導体もイメージ素
    子の任意隣接行の第２導体を形成するとともにイメージ
    素子のひとつおきの行の第１および第２整流素子をイメ
    ージ素子の残りの行の第１および第２整流素子に対し逆
    に配向して、順バイアス時にイメージ素子の前記ひとつ
    おきの行の第１および第２整流素子によって第２および
    第３導体間に一方向に電流を流すが、逆バイアス時にイ
    メージ素子の残りの行の第１および第２整流素子によっ
    て第２および第３導体間に逆方向に電流を流すように
    し、且つ第２および第３導体に電圧を印加してイメージ
    素子の選択された行の第１および第２整流素子のみを順
    バイアス可能にして選択行の光感応素子に蓄積された電
    荷を読出す手段を設けるようにしたことを特徴とする請
    求項４に記載の撮像装置。
  6. 【請求項６】 前記第２および第３導体に電圧を印加し
    てイメージ素子の選択された行の第１および第２整流素
    子のみを順バイアス可能にして選択行の光感応素子に蓄
    積された電荷を読出す手段は第２導体に電圧を印加する
    第１電圧供給手段と第３導体に電圧を印加する第２電圧
    供給手段とを具えることを特徴とする請求項５に記載の
    撮像装置。
  7. 【請求項７】 イメージ素子の各行によって任意隣接行
    の第２および第３導体を分割し、各行に関連する２つの
    導体のうちの一方の導体によって行導体を形成し、他方
    の導体は第１および第２基準導体の一方によって形成し
    て隣接行導体を基準導体により分離し、各第１基準導体
    は任意の他の第１基準導体から２つの行導体および第２
    基準導体により分離し、各行導体に関連するイメージ素
    子の第１および第２整流素子は任意の隣接行導体に関連
    するイメージ素子の第２整流素子に対し逆に配向し、且
    つ第１および第２の異なる基準電圧を第１および第２の
    基準導体にそれぞれ印加するとともに行導体に電圧を印
    加してイメージ素子の選択された行の第１および第２整
    流素子のみを順バイアスして選択行の光感応素子に蓄積
    された電荷を読出す手段を設けるようにしたことを特徴
    とする請求項４に記載の撮像装置。
  8. 【請求項８】 光感応整流素子および光感応素子を適宜
    配列して各イメージ素子に対し、次式 （ＣX ＋ＣY ）ＩP ＝ＣP ＩD が成立し、ここにＣX ，ＣY およびＣP はそれぞれ光感
    応整流素子、他の整流素子および光感応蓄積素子の内部
    キャパシタンスを表わし、ＩP およびＩD はそれぞれ光
    感応素子および光感応整流素子に入射する光によって発
    生し、これにより前記蓄積素子の同一列の他の蓄積素子
    からの電荷の読出し中蓄積素子からの漏洩電流を減少さ
    せるようにしたことを特徴とする請求項４，５，６また
    は７に記載の撮像装置。
  9. 【請求項９】 各イメージ素子に対し、関連する整流素
    子は入射光に露出された第２の所定の面積を有し、整流
    素子および光感応素子の各面積が次式 （ＡCD1 ／２ＡDD1 ）＝（ＡC3／ＡD3） を満足し、ここにＡD3およびＡDD1 はそれぞれ光感応素
    子および関連する整流素子の面積であり、ＡC3およびＡ
    CD1 はそれぞれ入射光に露出された光感応素子および関
    連する光感応整流素子の面積とすることを特徴とする請
    求項８に記載の撮像装置。
JP7044233A 1994-03-03 1995-03-03 撮像装置 Pending JPH07264485A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9404115:9 1994-03-03
GB9404115A GB9404115D0 (en) 1994-03-03 1994-03-03 An imaging device

Publications (1)

Publication Number Publication Date
JPH07264485A true JPH07264485A (ja) 1995-10-13

Family

ID=10751238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7044233A Pending JPH07264485A (ja) 1994-03-03 1995-03-03 撮像装置

Country Status (4)

Country Link
US (1) US5608205A (ja)
EP (1) EP0670656A3 (ja)
JP (1) JPH07264485A (ja)
GB (1) GB9404115D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006112320A1 (ja) * 2005-04-15 2008-12-11 株式会社日立メディコ Ｘ線平面検出器及びｘ線画像診断装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201573B1 (en) * 1995-11-13 2001-03-13 Hamamatsu Photonics K. K. Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits
GB9620762D0 (en) * 1996-10-04 1996-11-20 Philips Electronics Nv Charge measurement circuit
FR2760585B1 (fr) * 1997-03-07 1999-05-28 Thomson Tubes Electroniques Procede de commande d'un dispositif photosensible a faible remanence, et dispositif photosensible mettant en oeuvre le procede
FR2795271B1 (fr) * 1999-06-15 2001-08-31 Commissariat Energie Atomique Procede de polarisation des photodiodes d'un capteur matriciel par leurs pixels connexes
FR2796239B1 (fr) * 1999-07-06 2001-10-05 Trixell Sas Procede de commande d'un dispositif photosensible apte a produire des images de bonne qualite
US6621887B2 (en) * 2001-10-15 2003-09-16 General Electric Company Method and apparatus for processing a fluoroscopic image
US6920198B2 (en) 2003-05-02 2005-07-19 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for processing a fluoroscopic image
KR101415725B1 (ko) * 2008-05-21 2014-07-21 서울대학교산학협력단 표시 장치와 그 구동 방법
KR101078396B1 (ko) * 2008-09-08 2011-11-01 (주)에프에스디글로벌 이미지 센서, 이의 제조방법 및 이를 포함하는 사무기기
US20120049041A1 (en) * 2010-09-01 2012-03-01 International Business Machines Corporation Switched rail circuitry and modified cell structure and method of manufacture and use
US20160003672A1 (en) * 2014-07-25 2016-01-07 Varun Verma Multiplexer for single photon detector, process for making and use of same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856363A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 受光素子
US4541015A (en) * 1983-02-15 1985-09-10 Sharp Kabushiki Kaisha Two-dimensional image readout device
US4728802A (en) * 1986-01-21 1988-03-01 Ovonic Imaging Systems, Inc. Balanced drive photosensitive pixel and method of operating the same
FR2605166B1 (fr) * 1986-10-09 1989-02-10 Thomson Csf Dispositif photosensible a l'etat solide, procede de lecture et procede de fabrication
FR2626127B1 (fr) * 1988-01-15 1990-05-04 Thomson Csf Matrice photosensible a trois diodes par point, sans remise a niveau
FR2627923B1 (fr) * 1988-02-26 1990-06-22 Thomson Csf Matrice d'elements photosensibles et detecteur de radiations comportant une telle matrice, notamment detecteur de rayons x a double energie
FR2634947B1 (fr) * 1988-07-29 1990-09-14 Thomson Csf Matrice photosensible a deux diodes de meme polarite et une capacite par point photosensible
FR2636800A1 (fr) * 1988-09-16 1990-03-23 Thomson Csf Procede de lecture de cellules photosensibles du type comportant deux diodes montees en serie avec des sens de conduction opposes
US5410349A (en) * 1990-07-06 1995-04-25 Fuji Photo Film Co., Ltd. Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out
GB9202693D0 (en) * 1992-02-08 1992-03-25 Philips Electronics Uk Ltd A method of manufacturing a large area active matrix array
US5376782A (en) * 1992-03-04 1994-12-27 Fuji Xerox Co., Ltd. Image pickup device providing decreased image lag
GB9308543D0 (en) * 1993-04-24 1993-06-09 Philips Electronics Uk Ltd An image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006112320A1 (ja) * 2005-04-15 2008-12-11 株式会社日立メディコ Ｘ線平面検出器及びｘ線画像診断装置

Also Published As

Publication number Publication date
EP0670656A3 (en) 1996-02-28
US5608205A (en) 1997-03-04
EP0670656A2 (en) 1995-09-06
GB9404115D0 (en) 1994-04-20

Similar Documents

Publication Publication Date Title
US5721422A (en) Electronic devices having an array with shared column conductors
JP2844733B2 (ja) 光受感ドット信号増幅を伴う光受感装置
US4728802A (en) Balanced drive photosensitive pixel and method of operating the same
US6049357A (en) Image pickup apparatus including signal accumulating cells
JPH07264485A (ja) 撮像装置
US4524391A (en) Two-dimensional solid-state image sensor device
US4714836A (en) Photosensitive pixel with exposed blocking element
JPS60210080A (ja) 固体イメ−ジングセンサ−
JPS5831669A (ja) 固体撮像装置
US5572015A (en) Charge storage device having shared conductors
JPH0730089A (ja) イメージセンサ
US3873836A (en) Charge coupled radiation detector imaging system
US5900767A (en) Electronic devices comprising an array
US6856351B1 (en) Device and method for reducing lag and blooming in amorphous silicon sensor arrays
KR100434005B1 (ko) 영상 감지기
US5569908A (en) Charge storage device having shared conductors
JP3578648B2 (ja) 増幅型固体撮像装置およびその駆動方法
US5539458A (en) TFT-drive image sensor capable of producing an offset-free image signal
JPH1090422A (ja) 電磁気検出器をモザイク状に配列した読み出しデバイス及び該デバイスを備えた検出システム
JPS61242068A (ja) イメ−ジセンサ
JPH0227821B2 (ja)
JP2660046B2 (ja) イメージセンサ
JPH0127591B2 (ja)
JPS6048109B2 (ja) 固体撮像装置の駆動方法
JPS6261190B2 (ja)