JPH0147051B2

JPH0147051B2 -

Info

Publication number: JPH0147051B2
Application number: JP55125225A
Authority: JP
Inventors: Herupusuto Hainaa; Pufuraideraa Hansuieruku
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1979-09-10
Filing date: 1980-09-09
Publication date: 1989-10-12
Also published as: JPS5646333A; DE2936492A1; EP0026834B1; DE2936492C2; EP0026834A3; US4338515A; EP0026834A2

Description

【発明の詳細な説明】本発明はスイツチングトランジスタおよびこの
スイツチングトランジスタに直列に接続された負
荷要素から成るインバータと、光電センサ素子を
インバータ入力端と接続するトランジスタとを含
んでおり、光電センサ素子のアナログ信号を評価
するためのアナログ―デイジタル変換器に関す
る。

この種のアナログ―デイジタル変換器はドイツ
連邦共和国特許出願公開第2838647号明細書に記
載されている。この変換器は、入力端が一方では
２つのスイツチングトランジスタの直列回路を介
して供給電圧源と接続され他方では第３のスイツ
チングトランジスタを介して光電センサ素子の出
力端と接続されているインバータを含んでいる。
センサ素子内に光により生じた電荷が、第３のス
イツチングトランジスタにより定められる積分時
間の間に所定の基準値に到達すると、インバータ
はその出力端に論理的信号“１”を生ずるような
回路状態をとる。他方、基準値に到達しなかつた
場合には、インバータはその出力端に論理的信号
“０”が現われている回路状態にとどまる。イン
バータと、２つの直列に接続されているスイツチ
ングトランジスタの一方とは、センサ素子に個別
に対応づけられているシフトレジスタ段の回路部
分を成している。直線像センサのアナログ出力信
号を評価するためのアナログ―デイジタル変換器
はレクテイコン社（カリフオルニア州、サニベー
ル所在）の印刷物77144にも示されており、それ
には“モデルLC600デイジタル―ライン・スキヤ
ン・カメラ”が記載されている。この場合、相次
いで走査されるセンサ素子の出力信号の１つが所
定のしきい値を超過すると、変換器を介して論理
的“１”が発せられる。次回のセンサ素子出力信
号が限界値を超過しない場合には、変換器は論理
的“０”に相当する出力信号を生ずるように切換
わる。

本発明の目的は、冒頭に記載した種類のアナロ
グ―デイジタル変換器として、製造上避けがたい
インバータ特性値の偏差にほぼ無関係にアナロ
グ・センサ信号の非常に正確なデイジタル化を可
能にするものを提供することにある。

この目的は本発明によれば、スイツチングトラ
ンジスタおよびこのスイツチングトランジスタに
直列に接続された負荷要素から成るインバータ
と、光電センサ素子をインバータ入力端と接続す
るトランジスタとを含んでおり、光電センサ素子
のアナログ信号を評価するためのアナログ―デイ
ジタル変換器において、ドレイン端子に定電圧を
加えられているリセツトトランジスタのソース端
子とインバータ入力端が接続され、光電センサ素
子をインバータ入力端と接続するトランジスタが
バリアトランジスタとして構成され、このトラン
ジスタのゲートには該トランジスタを飽和状態と
する第１の電圧と続いて第１の電圧より小さく且
つ電位バリアを生ずる第２の電圧が与えられるよ
うになつており、光電センサ素子のキヤパシタン
スがインバータの入力キヤパシタンスより大きく
選定され、インバータの出力の所定時間内におけ
る切換の有無を検出してデイジタル出力とするよ
うになつていることによつて達成される。

本発明により得られる利点は、インバータの特
性値が変換器によりアナログ・センサ信号のデイ
ジタル化の精度に影響しないことである。これ
は、センサ素子のキヤパシタンスがインバータの
入力キヤパシタンスに比較して大きく選定されて
いるため、表面電位の変化が大きく、インバータ
の製造条件に基づく誤差があつてもインバータを
構成するスイツチングトランジスタのカツトオフ
電圧が確実に得られるためである。また別の利点
は、光電素子をインバータ入力端と接続するトラ
ンジスタ、すなわちバリアトランジスタのカツト
オフ電圧の誤差も補償されることである。この補
償はバリアトランジスタがセンサ素子のリセツト
のためにもアナログ・センサ信号のデイジタル的
評価のためにも用いられることによつて行われ
る。

特許請求の範囲第２項ないし第６項には本発明
の好ましい実施態様が、また第７項には本発明の
好ましい応用例が示されている。

以下図面に示されている実施例により本発明を
一層詳細に説明する。

第１図には、入力端（回路点Ｅ）で光電センサ
素子SEの出力端に接続されているアナログ―デ
イジタル変換器の原理回路が示されている。入力
端Ｅに対して直列に電界効果トランジスタＴ１の
ソース―ドレイン間が位置し、それを介して入力
端Ｅがインバータの入力点Ｅ１と接続されてい
る。インバータはスイツチングトランジスタＴ２
と負荷要素Ｌとの直列回路を含んでいる。負荷要
素Ｌは第１図にはデプリーシヨン形の電界効果ト
ランジスタとして図示されており、そのゲートは
回路点１と接続されている。回路点１はアナログ
―デイジタル変換器の出力端Ａに接続されてお
り、他方直列回路Ｔ２，Ｌの両端の回路点２およ
び３はそれぞれ定電圧U_DDおよび回路の基準電位
たとえば接地電位に接続されている。回路点２と
Ｅ１との間に電界効果トランジスタＴ３のソース
―ドレイン間が位置している。これはリセツト用
のトランジスタであり、そのゲートには回路点Ｅ
１およびＥを固定電位にリセツトする目的でクロ
ツクパルス電圧φ１が加えられる。電界効果トラ
ンジスタＴ１はバリアトランジスタであり、その
ゲートにはパルス電圧φ２が加えられている。

センサ素子SEはフオトダイオードFDから成
り、そのセンサ出力端Ｅに対して並列に存在する
キヤパシタンスは符号C_SEを付されている。回路
点Ｅ１で測られたインバータＴ２，Ｌの入力キヤ
パシタンスは第１図に破線で記入され、符号C_E1
を付されている。

第２図には変換器の構成例が示されており、フ
オトダイオードを含む第１図の回路部分が、第１
の伝導形の半導体チツプ４、たとえばｐ形にドー
プされたシリコン、の上に集積されている。フオ
トダイオードFDは、半導体チツプ４の境界面５
に設けられ第１の伝導形とは反対の第２の伝導形
にドープされた領域６から成つている。領域６に
隣接する半導体チツプ４の範囲は、たとえば
SiO₂から成る薄い絶縁層８により境界面５から
隔離されたゲート７でおおわれている。ゲート７
は第２の伝導形のドレイン領域９と共に電界効果
トランジスタＴ１を形成する。領域９は同時にイ
ンバータＴ２，Ｌの入力点Ｅ１を形成し、さらに
リセツトトランジスタＴ３のソース領域をも形成
している。回路部分Ｔ２，ＬおよびＴ３は第１図
と同様に線図で示されている。インバータの入力
キヤパシタンスは第１図と同様にC_E1で図示され
ている。

作動にあたつては、回路点Ｅ１およびＥが先ず
高い正電位にリセツトされる。このリセツトは、
時点ｔ１で開始しリセツトトランジスタＴ３およ
びトランジスタＴ１をそれぞれ導通状態に切換え
るクロツクパルスφ１およびパルスφ２（第３
図）によつて行なわれる。φ２の振幅はφ１の振
幅よりも小さいので、トランジスタＴ１は飽和範
囲に駆動され、U_E1−U_E＞A〓₂−U_T−U_Eという関
係が成立する。ここでU_E1およびU_Eはそれぞれ回
路点Ｅ１およびＥに現われる電圧、A〓₂はパルス
φ２の振幅、U_TはトランジスタＴ１のカツトオ
フ電圧である。この場合、電圧U_EはA〓₂により定
まり、U_E＝A〓₂−U_Tという関係が成立する。

リセツトの際に領域６、ゲート７および領域９
に加わる電圧U_E、φ２およびU_E1の影響のもと
に、第２図に矢印１０の方向に記入されている表
面電位φ_Sの電位値Ｐ６，Ｐ７およびＰ９がそれぞ
れ現われる。矢印１０の上端位置は、端子１１を
介して半導体チツプ４に基板電圧Uoを与えると
きの回路の基準電位Poを表わしている。

続いてA〓₂がU_Eと基板電圧Uoとの間の値Ａ１〓₂
に下げられる。もしＡ１〓₂が電圧U_E＋U_Tよりも
低ければ、トランジスタＴ１は阻止され、その際
に電極７の下側に電位バリアＰ７１が生ずる。電
位Ｐ６およびＰ９はそれにより影響されず元の値
にとどまるので、表面電位φ_Sの分布は、同じく第
２図に記入されているＰ６，Ｐ７１およびＰ９の
ようになる。

さて、フオトダイオードFDが絞りの開口を通
じて光線Ｌ１を照射されると、電圧U_E（第３図）
および電位Ｐ６（第２図）が低下する。φ２の立
ち下がり１２により終了時点を定められる所定の
積分時間の間に、照射が十分に強い場合には、電
位Ｐ６が電位バリアＰ７１に到達し得る（時点ｔ
２）。第３図でこの時点は、電圧U_Eがしきい値U_B
に到達する時点である。その後、フオトダイオー
ドFDの電荷の一部分が電位バリアＰ７１を乗り
越えて領域９に流れ込み、その際に電圧U_E1は第
３図に１３で示されているように著しく低下す
る。それにより電圧U_E1がスイツチングトランジ
スタＴ２のカツトオフ電圧を下回るので、スイツ
チングトランジスタＴ２は阻止され、出力端Ａに
おける電圧U_Aはリセツト後の論理的信号“０”
（ほぼ基準電位に相当）から論理的信号“１”（ほ
ぼ電圧U_DDに相当）へ切換えられる。それに対し
て、フオトダイオードFDの照射が弱いために所
定の積分時間の間に電位Ｐ６が電位バリアＰ７１
に到達しない場合には、このインバータの切換は
行なわれない。こうして、積分時間の終了時（第
３図の１２）の電圧U_Eに対応するアナログ・セ
ンサ信号の論理的評価が行なわれて、デイジタル
出力信号“１”または“０”が与えられる。

上記の作動の仕方は次のように変形することも
できる。パルスφ２が断たれず、すなわち第３図
に１２で示されている立ち下がりが生ぜず、破線
１４で示されているように持続する。そして時点
ｔ１から、照射が弱い場合（第３図の破線の曲線
１５）にも電圧U_Eがしきい値U_Bに、または電位
Ｐ６が電位バリアＰ７１に到達する時点ｔ３まで
の時間間隔が検出される。電圧U_E1の低下（１
３′参照）および電圧U_Aの“０”から“１”への
切換（１３a′参照）は時点ｔ３で行なわれる。そ
れにより時点ｔ１からｔ３までの時間間隔がフオ
トダイオードFDの照射の強さの尺度となる。電
圧U_Aの立ち上がり１３a′は他の同様に構成され
たアナログ―デイジタル変換器においてクロツク
パルスφ２の断により積分時間の終了を指令し得
る。このように作動する変換器のフオトダイオー
ドFDは特に、他の変換器にそれぞれ対応づけら
れている複数個のセンサ素子と並んで位置し従つ
てこれらのすべてのセンサ素子の照射量の平均値
に対応する電荷が光により生ずるように、長く延
びた形態に構成されている。その場合、時点ｔ１
からｔ３までの時間間隔は、他の変換器のうち強
く照射されるセンサ素子の後に接続されているも
のが出力信号“１”に切換えられ、それよりも弱
く照射されるセンサ素子に対応づけられているも
のは切換えられず引続き出力信号“０”を発して
いる積分時間に相当する。

インバータＴ２，Ｌの入力キヤパシタンスC_E1
にくらべてセンサ素子SEのキヤパシタンスC_SEが
大きい（両者の比例えば５〜15）ことにより、電
位Ｐ９からＰ９１への電位変化を比較的大きくす
ることができ、従つて入力端の電圧U_E1は、トラ
ンジスタＴ２のカツトオフ電圧U_Tの製造上の偏
差が大きい場合にも、電圧低下１３の間に確実に
カツトオフ電圧U_Tに到達し得る。

アナログ―デイジタル変換器の他の実施例で
は、センサ素子SEが第４図に示されているMIS
（金属―絶縁層―半導体）コンデンサＫから成つ
ている。これは薄い絶縁層８により半導体チツプ
４の境界面５から隔離されたゲート電極１６を有
する。ゲート電極は端子１７に設けられており、
それに定電圧U_Kが加えられている。U_Kの影響の
もとにゲート電極１６の下側に、符号１７ａを付
して示されている空間電荷層が形成される。第４
図はその他の回路部分は第２図の同一符号を付さ
れている回路部分と同一である。電圧U_Kは、ゲ
ート電極１６の下側に電位値Ｐ６（第２図）に匹
敵し、またはそれを越える表面電位φ_Sが生ずるよ
うに選定されなければならない。センサ素子とし
てMISコンデンサを用いることは、そのキヤパシ
タンスC_SEが大きい点で有利である。

第５図に示されているアナログ―デイジタル変
換器の実施例では、第２図によるフオトダイオー
ドFDと第４図によるMISコンデンサＫとが薄い
絶縁層８の上に並べて配置されており、共同して
センサ素子SEを形成している。既に第２図およ
び第４図により説明した回路部分は第５図で同一
の符号を付されている。第５図によればキヤパシ
タンスC_SEを第４図の場合よりもさらに大きくす
ることができる。

負荷要素Ｌはデプリーシヨン形電界効果トラン
ジスタから成つていてもよい。その場合、そのゲ
ートは第１図と異なり、回路点２と接続されてい
る。さらに、負荷要素Ｌを形成する電界効果トラ
ンジスタのゲートは、その形式と無関係に、固定
電位またはクロツクパルス電圧が加えられる端子
と接続されていてよい。

本発明によるアナログ―デイジタル変換器の回
路が、少なくとも部分的に、ドープされた半導体
チツプ上にモノリシツクに集積されていることは
特に有利である。ｎチヤンネルMOS技術による
回路構成では、基板電圧Uoに対する電位および
電圧は正の極性を有する。ｐチヤンネルMOS技
術ではこれらの電圧および電位は負の極性を有
し、この場合、ドープされる半導体領域の伝導形
もそれぞれ反対におきかえらている。

第６図には本発明によるアナログ―デイジタル
変換器の有利な応用例が示されている。変換器そ
のものは符号Ｗを付されている部分であり、セン
サ素子SE１１、たとえばフオトダイオードの出
力端Ｅの後に接続されている。変換器の出力端Ａ
は、クロツクパルス電圧φ３をゲートに加えられ
るトランスフアトランジスタＴ４を介して、シフ
トレジスタ２０の第１段２１の入力端と接続され
ている。同様にセンサ素子SE１２…SE１ｎおよ
びSE２１…SE２ｎは同様の変換器およびトラン
スフアトランジスタを介してシフトレジスタ２０
の段２２…２ｎおよびシフトレジスタ３０の段３
１…３ｎと接続されている。たとえば２相に構成
されたダイナミツクシフトレジスタ２０および３
０のクロツク入力端には、図面を簡単にするため
単線で示されている導線４０を経て、２つのクロ
ツクパルス電圧φ２０，φ２１を加えられる。シ
フトレジスタ３０のクロツク入力端に対して直列
にゲート回路４１が接続されており、その第２の
出力端４２は導線４３を経てカウンタ６０と接続
されている。段２ｎおよび３ｎの出力端２０ａお
よび３０ａは一方では導線２０ｂおよび３０ｂを
経て段２１または３１の入力端と接続されてお
り、他方では２つの入力信号の一致または不一致
を検出するための回路５０の入力端５１および５
２と接続されている。この回路５０が排他的オア
ゲートから成ることは目的にかなつている。回路
５０の出力端はカウンタ５４と接続されている。
このカウンタの出力端はメモリ５４ａを介してデ
イジタル比較回路５５の第１の入力端と接続され
ており、その第２の入力端にはメモリ５６の出力
端が接続されている。メモリ５４ａの出力端とメ
モリ５６の入力端とは、比較回路５５の出力によ
り駆動される電子スイツチ５７を介して互いに接
続されている。同じく比較回路５５の出力により
導線５８を介して駆動される電子スイツチ６１を
介して、カウンタ６０の出力端がメモリ６２と接
続されている。メモリ６２の出力端６３は後で説
明する装置６４と接続されている。回路部分５０
ないし５７および６０ないし６３は相関検定回路
７０を成している。

第１の直線像センサＳ１を構成するセンサ素子
SE１１…SE１ｎと第２の直線像センサＳ２を構
成するセンサ素子SE２１…SE２ｎとに、距離を
測定すべき対象物の互いに分割された像を結ぶ光
線Ｌ１またはＬ２が絞りの開口を通つて入射す
る。像センサＳ１およびＳ２の平面上で対象物の
分割像は、その互いに対応するラインがＳ１およ
びＳ２により検出されるように分割されている。
対象物の所定の距離たとえば“無限遠”に対して
は、Ｓ１およびＳ２がセンサ・ラインの全長にわ
たり同一の明るさの分布を有するので、センサ素
子の配列の順序で順次読出す際に出力端Ａから取
出されるデイジタル化センサ信号Ｓ１ｎ…Ｓ１１
およびＳ２ｎ…Ｓ２１は最大相関を有する信号列
となる。対象物の距離が変化すると、Ｓ１および
Ｓ２により検出されるライン断片が相対的にずれ
る。それにより上記の信号列の間に相関は小さく
なる。順次読出されるデイジタル化信号列Ｓ１ｎ
…Ｓ１１をＳ２ｎ…Ｓ２１との間に逐次相対的な
ずれを生じさせれば、再び最大相関を生ずるずれ
の大きさを知ることができる。このずれの大きさ
が対象物の実際の距離の尺度となる。

センサ信号Ｓ１ｎ…Ｓ１１およびＳ２ｎ…Ｓ２
１を順次読書すためのシフトレジスタ２０および
３０が用いられ、そのなかでセンサ信号はそれぞ
れクロツクパルス電圧φ₂₀，φ₂₁の作用により循環
する。第１図の読書しサイクルでφ₂₀がｎ回与え
られると、信号は一巡するので、このサイクルの
開始時に出力端２０ａから取出される信号Ｓ１ｎ
がその終了時に再び２０ａから取出されるように
なる。同様に、出力端３０ａからは第１回の読出
しサイクルの開始時および終了時に信号Ｓ２が取
出される。この第１回読出しサイクルの後にゲー
ト回路４１がクロツクパルス電圧φ₂₀，φ₂₁の１回
分の時間中阻止されるので、シフトレジスタ２０
は１段シフトするが、シフトレジスタ３０は第１
回サイクルの終了時における回路状態にとどま
る。このゲート回路４１が阻止される読出し休止
時間に続く第２回の読出しサイクルでは、出力端
２０ａおよび３０ａから順次読出されるセンサ信
号のペアの組み方が新たになり、信号Ｓ１（ｎ−
１）およびＳ２ｎ，Ｓ１（ｎ−２）およびＳ２
（ｎ−１）、以下同様、が同時に出力端２０ａおよ
び３０ａに現われる。すなわち、第２回読出しサ
イクルでは２つの信号列の間に１信号幅のずれが
生じている。その後の各読出しサイクルも両信号
列の相対的ずれを１信号幅ずつ大きくした状態で
進められる。

回路５０は、信号がシフトレジスタ２０および
３０を一巡する間、すなわち１回の読出しサイク
ルの間に生起する論理的“１”信号の一致および
（または）論理的“０”信号の一致のたびに１つ
のパルスを発する。各読出しサイクルの開始前に
零にリセツトされるカウンタ５４が毎サイクルの
これらの一致の数をカウントする。カウンタ５４
によるカウント結果が先行読出しサイクルでのカ
ウント結果よりも大きれば、比較回路５５を介し
て、電子スイツチ５７および６１を導通させる制
御信号が発せられる。

ゲート回路４１が阻止される読出し休止時間に
その第２の出力端４２から１つのカウントパルス
Ｐ１，Ｐ２などが導線４３を経てカウンタ６０に
与えられる。カウンタ６０において、以前の最大
カウント状態よりも大きい新たなカウント状態が
生起すると、電子スイツチ６１が導通状態に切換
えられるので、その瞬間におけるカウンタ６０の
カウント状態がメモリ６２に伝達される。このカ
ウント状態はこの時点までに生じたカウント・パ
ルスＰ１，Ｐ２などの総数、従つてまたそれ以前
に行なわれた信号列Ｓ１ｎ…Ｓ１１およびＳ２ｎ
…Ｓ２１の相対的シフトの数に一致している。ｎ
回の読出しサイクルの後、メモリ６２には、２つ
の信号列の間に最大相関が得られる相対的シフト
の数に相当するデイジタル信号が記憶される。こ
のデイジタル信号が出力端６３を経て装置６４に
与えられる。この装置６４は対象物の距離を指示
する指示装置から形成することができる。他方、
装置６４は光学系を介して得られる対象物の像が
像平面上に焦点を結ぶように出力端６３から与え
られる信号に関係して像平面と光学系との間隔を
調節する調節機構から形成することができる。こ
のような回路は特に写真または電子カメラに使用
することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の接続図、第２
図は第１図中の部分回路の実施例の構成配置図、
第３図は第１図および第２図の説明用の電圧―時
間線図、第４図は第２図に対する第１の変形例の
構成配置図、第５図は第２図に対する第２の変形
例の構成配置図、第６図は本発明によるアナログ
―デイジタル変換器を応用した回路の一例の接続
図である。１〜３…回路点、４…半導体チツプ、５…境界
面、６…フオト・ダイオード領域、７…ゲート、
８…絶縁層、９…ドレイン領域、２０，３０…シ
フトレジスタ、４１…ゲート回路、５０…一致ま
たは不一致検出回路、５４…カウンタ、５４ａ…
メモリ、５５…デイジタル比較回路、５６…メモ
リ、５７…電子スイツチ、６０…カウンタ、６１
…電子スイツチ、６２…カウンタ、６４…指示・
調節装置、７０…相関検定回路、Ａ…出力端、Ｅ
…入力端、FD…フオトダイオード、Ｋ…MISコ
ンデンサ、Ｌ…負荷要素、Ｌ１…光線、Ｓ１，Ｓ
２，Ｓ３…センサ素子、Ｔ…トランジスタ。

Claims

【特許請求の範囲】１スイツチングトランジスタおよびこのスイツ
チングトランジスタに直列に接続された負荷要素
から成るインバータと、光電センサ素子をインバ
ータ入力端と接続するトランジスタとを含んでお
り、光電センサ素子のアナログ信号を評価するた
めのアナログ―デイジタル変換器において、ドレ
イン端子２に定電圧U_DDを加えられているリセツ
トトランジスタＴ３のソース端子とインバータ入
力端Ｅ１が接続され、光電センサ素子SEをイン
バータ入力端Ｅ１と接続するトランジスタＴ１が
バリアトランジスタとして構成され、このトラン
ジスタＴ１のゲートには該トランジスタＴ１を飽
和状態とする第１の電圧Aφ２と続いて第１の電
圧Aφ２より小さく且つ電位バリアを生ずる第２
の電圧Ａ１φ２が与えられるようになつており、
光電センサ素子SEのキヤパシタンスC_SEがインバ
ータＴ２，Ｌの入力キヤパシタンスC_E1より大き
く選定され、インバータ出力の所定時間内におけ
る切換の有無を検出してデイジタル出力とするよ
うになつていることを特徴とする光電センサ素子
用アナログ―デイジタル変換器。２アナログ―デイジタル変換器がフオトダイオ
ードFDとして構成されたセンサ素子SEの出力端
Ｅと接続されていることを特徴とする特許請求の
範囲第１項記載の変換器。３アナログ―デイジタル変換器がMISコンデン
サＫとして構成されたセンサ素子SEの出力端Ｅ
と接続されていることを特徴とする特許請求の範
囲第１項記載の変換器。４アナログ―デイジタル変換器がフオトダイオ
ードFDおよびそれに隣接するMISコンデンサＫ
から成るセンサ素子SEの出力端Ｅと接続されて
いることを特徴とする特許請求の範囲第１項記載
の変換器。５負荷要素Ｌが電界効果トランジスタから成
り、そのゲートが、定電圧またはクロツクパルス
電圧を加えられる接続点またはエンハンスメント
形（もしくはデプリーシヨン形）電界効果トラン
ジスタの場合にはそのドレイン端子（もしくはソ
ース端子）と接続されていることを特徴とする特
許請求の範囲第１項ないし第５項のいずれか１項
に記載の変換器。６アナログ―デイジタル変換器が少なくとも部
分的に、ドープされた半導体チツプ４上にモノリ
シツクに集積されていることを特徴とする特許請
求の範囲第１項ないし第６項のいずれか項に記載
の変換器。７２つの直線像センサＳ１，Ｓ２を備えた距離
計において、複数個のセンサ素子のアナログ出力
信号をデイジタル化して、両像センサＳ１，Ｓ２
の出力信号Ｓ１ｎ…Ｓ１１，Ｓ２ｎ…Ｓ２１の相
関検定を行う回路７０に与えるためのアナログ―
デイジタル変換器Ｗとして用いられることを特徴
とする特許請求の範囲第１項ないし第７項のいず
れか１項に記載の変換器。