JPH03274957A - 画像読取り装置 - Google Patents
画像読取り装置Info
- Publication number
- JPH03274957A JPH03274957A JP2077776A JP7777690A JPH03274957A JP H03274957 A JPH03274957 A JP H03274957A JP 2077776 A JP2077776 A JP 2077776A JP 7777690 A JP7777690 A JP 7777690A JP H03274957 A JPH03274957 A JP H03274957A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- common line
- photoelectric conversion
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光学的な画像情報を電気信号に変換する画像
読取り装置に関し、特に光電変換素子及び走査回路を直
線上に集積配列したマルチチップ型ラインセンサに関す
る。
読取り装置に関し、特に光電変換素子及び走査回路を直
線上に集積配列したマルチチップ型ラインセンサに関す
る。
本発明は、マルチチップ型ラインセンサ内の光電変換素
子がスイッチング素子を介して１素子おきに共通となっ
ており、前記光電変換素子から共通線に出力された画像
信号は、サンプルホールド回路に入力された後、共通の
端子に出力されるようにしたことで、前記光電変換素子
の画像信号は、サンプルホールドされた出力波形で１つ
の端子から順次導られると共に、１つの光電変換素子の
画像信号出力期間が長くなる為、高速動作を可能にした
ものである。
子がスイッチング素子を介して１素子おきに共通となっ
ており、前記光電変換素子から共通線に出力された画像
信号は、サンプルホールド回路に入力された後、共通の
端子に出力されるようにしたことで、前記光電変換素子
の画像信号は、サンプルホールドされた出力波形で１つ
の端子から順次導られると共に、１つの光電変換素子の
画像信号出力期間が長くなる為、高速動作を可能にした
ものである。
従来、第３図に示すように構成された画像読取り装置が
使用されている。充電変換素子（１，〜Ｉｎ）は、第１
のスイッチング素子（２、〜２ｎ）を介して、共通線４
に接続されており、画像信号は第３のスイッチング素子
１４を介して、画像信号出力端子１８から順次出力され
る。
使用されている。充電変換素子（１，〜Ｉｎ）は、第１
のスイッチング素子（２、〜２ｎ）を介して、共通線４
に接続されており、画像信号は第３のスイッチング素子
１４を介して、画像信号出力端子１８から順次出力され
る。
なお、第４図は第３図の画像読取り装置のタイミングチ
ャートである。
ャートである。
しかし、従来の画像読取り装置では、共通線４に負荷容
量及び抵抗があるために、光電変換素子（１，〜ｉｎ）
の画像信号ＳＩＧは負荷容量及び抵抗で決まる時定数を
もって立上がる。このため、画像読取り装置を駆動する
クロックパルスＣＫの周波数を高くすると、得られる画
像信号Ｓ■Ｇは小さくなりＳＭ比の低下を招く。また、
第５図のように、光電変換素子（１１〜Ｉｎ）を１素子
おきに個別な共通線４．共通線５に接続し、負荷容量及
び抵抗を小さくすると共に、画像信号ＳＩＧの出力期間
を長くとれる画像読取り装置も考えられるが、出力端子
は画像出力端子１８と画像出力端子１９の２個になって
しまい、外部での信号処理が複雑になるという欠点があ
った。
量及び抵抗があるために、光電変換素子（１，〜ｉｎ）
の画像信号ＳＩＧは負荷容量及び抵抗で決まる時定数を
もって立上がる。このため、画像読取り装置を駆動する
クロックパルスＣＫの周波数を高くすると、得られる画
像信号Ｓ■Ｇは小さくなりＳＭ比の低下を招く。また、
第５図のように、光電変換素子（１１〜Ｉｎ）を１素子
おきに個別な共通線４．共通線５に接続し、負荷容量及
び抵抗を小さくすると共に、画像信号ＳＩＧの出力期間
を長くとれる画像読取り装置も考えられるが、出力端子
は画像出力端子１８と画像出力端子１９の２個になって
しまい、外部での信号処理が複雑になるという欠点があ
った。
そこで、本発明は、従来のこのような欠点を解決し、高
速で駆動でき、かつ１つの端子から画像信号ＳＩＧが得
られることを目的としている。
速で駆動でき、かつ１つの端子から画像信号ＳＩＧが得
られることを目的としている。
上記問題を解決するために本発明は、光電変換素子（１
，〜Ｉｎ）が第１のスイッチング素子（２、〜２ｎ）を
介して、１素子おきに個別の共通線４と共通線５に接続
することにより画像信号出力期間が長く得られると共に
、サンプルホールド回路７及びサンプルホールド回路８
を各々の共通線に接続し、その出力は順次切換えられる
ことで１つの画像出力端子１８から画像信号ＳＩＧが得
られるようにした。
，〜Ｉｎ）が第１のスイッチング素子（２、〜２ｎ）を
介して、１素子おきに個別の共通線４と共通線５に接続
することにより画像信号出力期間が長く得られると共に
、サンプルホールド回路７及びサンプルホールド回路８
を各々の共通線に接続し、その出力は順次切換えられる
ことで１つの画像出力端子１８から画像信号ＳＩＧが得
られるようにした。
上記のように構成された画像読取り装置では、高速で駆
動することが可能となり、画像信号５ＩＧＯ５Ｎ比は低
下しない。
動することが可能となり、画像信号５ＩＧＯ５Ｎ比は低
下しない。
以下に本発明の実施例を図面に基づいて説明する。本発
明を用いた画像読取り装置のブロック回を第１図に示す
。光電変換素子（１，〜ｉｎ）は、第１のスイッチング
素子（２，〜２ｎ）に各々接続されており、第１のスイ
ッチング素子（２，〜２ｎ）は、１素子おきに個別な共
通線４．共ｉ１線５に接続されている。第１のスイッチ
ング素子（２１〜２ｎ）は、走査回路３によって順次走
査される。走査回路３は、走査用入力信号Ｓｌが走査用
パルス入力端子１５から入力されることで第１のスイッ
チング素子（２１〜２ｎ）を順次導通させるように走査
パルスを発生させる。走査用入力信号Ｓｌとクロックパ
ルスＣＫによって制御回路６が信号ＳＨＢを出力し、サ
ンプルホールド回路７を駆動し、共通線４に出力された
画像信号は、サンプルホールド回路７にホールドされて
いる。この後、制御回路６が信号ＲＢを出力し、共通＋
４１Ａ４は第２のスイッチング素子９を介して、ＧＮＤ
に接続される。また制御回路６は信号５ＥＬＢを出力し
、第３のスイッチング素子１１を導通させ、サンプルホ
ールド回路７にホールドされている画像信号をバッファ
アンプ１３に入力する。ここまで共通線４に出力された
画像信号がバッファアンプ１３に入力されるまでを説明
したが、共通線５に出力された画像信号も同様な動作で
バッファアンプ１３に入力される。制御回路６が信号Ｓ
ＨＡを出力し、サンプルホールド回路８を駆動し、共通
ｖＡ５の画像信号は、サンプルホールド回路８にホール
ドされた後、制御回路６が信号ＲＡを出力し、共通線５
は、第２のスイッチング素子１０を介してＧＮＤに接続
される。制御回路６が信号５ＥＬＡを出力することによ
り、サンプルホールド回路８にホールドされでいる画像
信号は、第３のスイッチング素子１２が導通することに
よりバッファアンプ１３に接続される。第１のスイッチ
ング素子（２，〜２ｎ）がすべて駆動した後に、走査用
出力信号ＳＯが出力される。信号Ｓ１．信号ＳＯ及びク
ロックパルスＣＫとによって制御回路６が信号ＳＥＬを
出し、バッファアンプ１３の信号を外部へ読出す第４の
スイッチング素子１４を駆動する。この画像読取り装置
のタイミングチャートを第２図に示す。走査回路３は信
号ＣＫの立下がりで動作し、第１のスイッチング素子の
ｉ番目の２ｉ（ｉ＝１〜ｎ）は信号Ｓｌが走査回路３に
入力された後、ｉ番目に信号ＣＫが立ち下がるときから
駆動される。ｉ番目の光電変換素子１ｉはｉが奇数のと
きは、共通線す、に画像信号５ＩＧＡをでし、ｉが偶数
のときは、共通ｍａｎに画像信号５ＩＧＢを出力する。
明を用いた画像読取り装置のブロック回を第１図に示す
。光電変換素子（１，〜ｉｎ）は、第１のスイッチング
素子（２，〜２ｎ）に各々接続されており、第１のスイ
ッチング素子（２，〜２ｎ）は、１素子おきに個別な共
通線４．共ｉ１線５に接続されている。第１のスイッチ
ング素子（２１〜２ｎ）は、走査回路３によって順次走
査される。走査回路３は、走査用入力信号Ｓｌが走査用
パルス入力端子１５から入力されることで第１のスイッ
チング素子（２１〜２ｎ）を順次導通させるように走査
パルスを発生させる。走査用入力信号Ｓｌとクロックパ
ルスＣＫによって制御回路６が信号ＳＨＢを出力し、サ
ンプルホールド回路７を駆動し、共通線４に出力された
画像信号は、サンプルホールド回路７にホールドされて
いる。この後、制御回路６が信号ＲＢを出力し、共通＋
４１Ａ４は第２のスイッチング素子９を介して、ＧＮＤ
に接続される。また制御回路６は信号５ＥＬＢを出力し
、第３のスイッチング素子１１を導通させ、サンプルホ
ールド回路７にホールドされている画像信号をバッファ
アンプ１３に入力する。ここまで共通線４に出力された
画像信号がバッファアンプ１３に入力されるまでを説明
したが、共通線５に出力された画像信号も同様な動作で
バッファアンプ１３に入力される。制御回路６が信号Ｓ
ＨＡを出力し、サンプルホールド回路８を駆動し、共通
ｖＡ５の画像信号は、サンプルホールド回路８にホール
ドされた後、制御回路６が信号ＲＡを出力し、共通線５
は、第２のスイッチング素子１０を介してＧＮＤに接続
される。制御回路６が信号５ＥＬＡを出力することによ
り、サンプルホールド回路８にホールドされでいる画像
信号は、第３のスイッチング素子１２が導通することに
よりバッファアンプ１３に接続される。第１のスイッチ
ング素子（２，〜２ｎ）がすべて駆動した後に、走査用
出力信号ＳＯが出力される。信号Ｓ１．信号ＳＯ及びク
ロックパルスＣＫとによって制御回路６が信号ＳＥＬを
出し、バッファアンプ１３の信号を外部へ読出す第４の
スイッチング素子１４を駆動する。この画像読取り装置
のタイミングチャートを第２図に示す。走査回路３は信
号ＣＫの立下がりで動作し、第１のスイッチング素子の
ｉ番目の２ｉ（ｉ＝１〜ｎ）は信号Ｓｌが走査回路３に
入力された後、ｉ番目に信号ＣＫが立ち下がるときから
駆動される。ｉ番目の光電変換素子１ｉはｉが奇数のと
きは、共通線す、に画像信号５ＩＧＡをでし、ｉが偶数
のときは、共通ｍａｎに画像信号５ＩＧＢを出力する。
共通線が２本あるために、光電変換素子１．が画像信号
を出力する期間は信号ＣＫの１パルスとすることが可能
となる。
を出力する期間は信号ＣＫの１パルスとすることが可能
となる。
第４図に示した従来例では、画像信号を出力する期間が
２パルスである。本発明の実施例では、従来例と比較す
ると光電変換素子１８が画像信号を出力する期間は２倍
となる。この為、従来では負荷容量等の影響のため、画
像信号が出力期間内に完全に立上がらなかったが、第２
図に示したように、本発明を実施することにより、共通
線ａ４に出力される画像信号５ＩＧＢ及び出力期間内に
立上がることが可能となった。またサンプルホールド回
路ａｆｆ＋ サンプルホールド回路ｂＩｌ、第３のスイ
ッチング素子ａ ｌｌ＋ 第３−のスイッチング素子ｂ
＋ｚの動作により、共通線４．共通線５の画像信号は、
交互に読み出されるために出力端子は、１個だけですむ
。また画像信号出力端子１８から出力される画像信号Ｓ
ＩＧは、光電変換素子（ｌ、〜１ｉ）の信号が順次取り
出されたものであり、ホールドされた出力波形であるた
め、Ａ／Ｄコンバータ等へ直接入力することも可能であ
る。第１図では、第１のスイッチング素子（２１〜２ｉ
）を便宜上ＮＭＯ３のトランジスタにしたが、ＣＭＯ３
構成でも差し支えない。また第２のスイッチング素子ａ
ｇ、ｂ、。、第３のスイッチング素子ｂ１２．及び第４
のスイッチング素子１４を便宜上ＣＭＯ３構成としたが
ＮＭＯ３のトランジスタでも差し支えない。
２パルスである。本発明の実施例では、従来例と比較す
ると光電変換素子１８が画像信号を出力する期間は２倍
となる。この為、従来では負荷容量等の影響のため、画
像信号が出力期間内に完全に立上がらなかったが、第２
図に示したように、本発明を実施することにより、共通
線ａ４に出力される画像信号５ＩＧＢ及び出力期間内に
立上がることが可能となった。またサンプルホールド回
路ａｆｆ＋ サンプルホールド回路ｂＩｌ、第３のスイ
ッチング素子ａ ｌｌ＋ 第３−のスイッチング素子ｂ
＋ｚの動作により、共通線４．共通線５の画像信号は、
交互に読み出されるために出力端子は、１個だけですむ
。また画像信号出力端子１８から出力される画像信号Ｓ
ＩＧは、光電変換素子（ｌ、〜１ｉ）の信号が順次取り
出されたものであり、ホールドされた出力波形であるた
め、Ａ／Ｄコンバータ等へ直接入力することも可能であ
る。第１図では、第１のスイッチング素子（２１〜２ｉ
）を便宜上ＮＭＯ３のトランジスタにしたが、ＣＭＯ３
構成でも差し支えない。また第２のスイッチング素子ａ
ｇ、ｂ、。、第３のスイッチング素子ｂ１２．及び第４
のスイッチング素子１４を便宜上ＣＭＯ３構成としたが
ＮＭＯ３のトランジスタでも差し支えない。
又、便宜上、走査回路は信号ＣＤの立上がり動作としだ
が、立下り動作でもよく、その時は他の回路もそれに合
わせて変更できる。
が、立下り動作でもよく、その時は他の回路もそれに合
わせて変更できる。
本発明は、光電変換素子を１素子おきに個別な共通線に
接続し、各々の共通線は、サンプルホールド回路を介し
て、共通の出力端子に画像信号が出力されるようにする
ことで、画像信号出力期間が長くでき、装置の高速駆動
が可能となり、ＳＮ比を向上させる効果がある。
接続し、各々の共通線は、サンプルホールド回路を介し
て、共通の出力端子に画像信号が出力されるようにする
ことで、画像信号出力期間が長くでき、装置の高速駆動
が可能となり、ＳＮ比を向上させる効果がある。
第１図は本発明を用いた画像読取り装置のブロック図、
第２図は第１図の画像読取り装置のタイミングチャート
図、第３図は従来の画像読取り装置のブロック図、第４
図は第３図の画像読取り装置のタイミングチャート図、
第５図は従来の画像読取り装置のブロック図である。 ３ ・ ・ ・ ・ ４ ５ ・ ・ ６ ・ ・ ・ ・ ７、８ ・ １０、 １０・ ・ １１ １２・ ・ １３・ ・ ・ ・ １４・ ・ １５・ ・ ・ ・ １６・ ・ ・ ・ １７・ ・ ・ ・ １８・ ・ ・ ・
第２図は第１図の画像読取り装置のタイミングチャート
図、第３図は従来の画像読取り装置のブロック図、第４
図は第３図の画像読取り装置のタイミングチャート図、
第５図は従来の画像読取り装置のブロック図である。 ３ ・ ・ ・ ・ ４ ５ ・ ・ ６ ・ ・ ・ ・ ７、８ ・ １０、 １０・ ・ １１ １２・ ・ １３・ ・ ・ ・ １４・ ・ １５・ ・ ・ ・ １６・ ・ ・ ・ １７・ ・ ・ ・ １８・ ・ ・ ・
Claims (1)
- 直線状に集積配列された多数の光電変換素子と前記光電
変換素子に各々接続された第１のスイッチング素子と前
記第１のスイッチング素子を順次駆動する走査回路と、
前記走査回路の走査用入力信号と前記走査回路の走査用
出力信号によって動作する制御回路によりスイッチング
される第２のスイッチング素子と、前記制御回路により
制御されるサンプルホールド回路とバッファアンプとか
ら構成される画像読取り装置において、複数個の前記第
１のスイッチング素子の一方の端子は各々前記光電変換
素子に接続されており、他方の端子は、１素子おきに個
別な共通線に接続されると共に、前記共通線は各々サン
プルホールド回路の入力端子に接続されており、前記サ
ンプルホールド回路の出力端子は、各々第３のスイッチ
ング素子の一方の端子に接続されており、前記第３のス
イッチング素子の他方の端子は共通となり、バッファア
ンプの入力端子に接続されており、前記バッファアンプ
の出力端子は外部への画像信号出力端子になっているこ
とを特徴とする画像読取り装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2077776A JPH03274957A (ja) | 1990-03-26 | 1990-03-26 | 画像読取り装置 |
| US07/666,864 US5198654A (en) | 1990-03-26 | 1991-03-08 | Image reading apparatus for converting optical image information into an electrical image signal |
| EP19910302430 EP0449498A3 (en) | 1990-03-26 | 1991-03-20 | Image reading apparatus |
| KR1019910004508A KR100212679B1 (ko) | 1990-03-26 | 1991-03-21 | 화상판독장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2077776A JPH03274957A (ja) | 1990-03-26 | 1990-03-26 | 画像読取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03274957A true JPH03274957A (ja) | 1991-12-05 |
Family
ID=13643361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2077776A Pending JPH03274957A (ja) | 1990-03-26 | 1990-03-26 | 画像読取り装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5198654A (ja) |
| EP (1) | EP0449498A3 (ja) |
| JP (1) | JPH03274957A (ja) |
| KR (1) | KR100212679B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2546514B2 (ja) * | 1993-09-16 | 1996-10-23 | 日本電気株式会社 | 信号読み出し回路とその駆動方式 |
| US5452001A (en) * | 1993-10-22 | 1995-09-19 | Xerox Corporation | Serial pixel readout scheme for butted sensor chips in multi-chip input scanner |
| US5471515A (en) | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| USRE42918E1 (en) | 1994-01-28 | 2011-11-15 | California Institute Of Technology | Single substrate camera device with CMOS image sensor |
| US6456326B2 (en) | 1994-01-28 | 2002-09-24 | California Institute Of Technology | Single chip camera device having double sampling operation |
| TW443064B (en) | 1998-02-19 | 2001-06-23 | Canon Kk | Image sensor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124170A (ja) * | 1983-12-09 | 1985-07-03 | Canon Inc | 画像読取り装置 |
| GB2186146B (en) * | 1984-04-16 | 1988-06-22 | Secr Defence | Thermal detector |
| US4858022A (en) * | 1986-09-05 | 1989-08-15 | Kabushiki Kaisha Toshiba | Contact-type linear image sensor |
| US4835404A (en) * | 1986-09-19 | 1989-05-30 | Canon Kabushiki Kaisha | Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors |
| JPH07118760B2 (ja) * | 1989-04-17 | 1995-12-18 | セイコー電子工業株式会社 | イメージセンサ |
-
1990
- 1990-03-26 JP JP2077776A patent/JPH03274957A/ja active Pending
-
1991
- 1991-03-08 US US07/666,864 patent/US5198654A/en not_active Expired - Lifetime
- 1991-03-20 EP EP19910302430 patent/EP0449498A3/en not_active Withdrawn
- 1991-03-21 KR KR1019910004508A patent/KR100212679B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0449498A3 (en) | 1992-07-15 |
| EP0449498A2 (en) | 1991-10-02 |
| KR100212679B1 (ko) | 1999-08-02 |
| KR910017825A (ko) | 1991-11-05 |
| US5198654A (en) | 1993-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570615B1 (en) | Pixel readout scheme for image sensors | |
| JPH03274957A (ja) | 画像読取り装置 | |
| JP3571934B2 (ja) | イメージセンサー | |
| US4992653A (en) | Linear image sensor | |
| JP2744968B2 (ja) | 画像読取り装置 | |
| JP2823578B2 (ja) | 光電変換装置及びその駆動方法 | |
| JP2871887B2 (ja) | イメージセンサチップ及びこれを用いたマルチイメージセンサユニット | |
| JP2571644B2 (ja) | イメージセンサ | |
| JP4192022B2 (ja) | 固体電子撮像装置の制御装置および方法 | |
| JP2547742B2 (ja) | カラ−画像信号処理装置 | |
| JPH06121121A (ja) | 画像読み取り装置 | |
| JP3049917B2 (ja) | リニアセンサ駆動回路 | |
| JPH0771171B2 (ja) | 密着型イメ−ジセンサ | |
| JPS6298473A (ja) | 画像入力装置 | |
| JP2751225B2 (ja) | ラインセンサ | |
| KR930002604B1 (ko) | 멀티칩형 선형 영상 센서 | |
| JP3895689B2 (ja) | イメージセンサー | |
| JPS62131674A (ja) | 映像同期型撮像素子 | |
| JP2003169190A (ja) | 画像読取装置 | |
| JPH11355516A (ja) | 画像読取装置 | |
| JPH0219080A (ja) | 半導体受光装置 | |
| JPS6034874B2 (ja) | 高速走査回路 | |
| JPS59106256U (ja) | 像読取装置 | |
| JPH04256279A (ja) | イメージセンサチップ | |
| JPH0414364A (ja) | イメージスキャナ |