JPH06121121A - 画像読み取り装置 - Google Patents
画像読み取り装置Info
- Publication number
- JPH06121121A JPH06121121A JP4264653A JP26465392A JPH06121121A JP H06121121 A JPH06121121 A JP H06121121A JP 4264653 A JP4264653 A JP 4264653A JP 26465392 A JP26465392 A JP 26465392A JP H06121121 A JPH06121121 A JP H06121121A
- Authority
- JP
- Japan
- Prior art keywords
- image
- reading
- image data
- block
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】 簡単な配線でかつ少ない容量のメモリで、受
光素子の大きさにかかわらず、配列順に読み出し信号を
並べ換えて出力することができる画像読み取り装置を提
供する。 【構成】 １次元に配列された受光素子アレイのブロッ
ク毎に対向してそれぞれ読み出し回路を設け、前記ブロ
ック毎に画像信号を順次読み出す画像読み取り装置にお
いて、前記それぞれ設けられた読み出し回路をブロック
に分割して対応する読み出し回路の出力端子を共通に接
続し、この読み出し回路のブロックの配列順に各ブロッ
クの読み出し回路の画像信号を前記出力端子に並列に出
力させ、この並列に出力された画像信号を第１と第２の
メモリに前記読み出し回路のブロック毎に交互に記憶さ
せ、この交互に記憶された画像信号を選択的に読み出す
制御手段を設けたことを特徴とする。
光素子の大きさにかかわらず、配列順に読み出し信号を
並べ換えて出力することができる画像読み取り装置を提
供する。 【構成】 １次元に配列された受光素子アレイのブロッ
ク毎に対向してそれぞれ読み出し回路を設け、前記ブロ
ック毎に画像信号を順次読み出す画像読み取り装置にお
いて、前記それぞれ設けられた読み出し回路をブロック
に分割して対応する読み出し回路の出力端子を共通に接
続し、この読み出し回路のブロックの配列順に各ブロッ
クの読み出し回路の画像信号を前記出力端子に並列に出
力させ、この並列に出力された画像信号を第１と第２の
メモリに前記読み出し回路のブロック毎に交互に記憶さ
せ、この交互に記憶された画像信号を選択的に読み出す
制御手段を設けたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、画像読み取り対象物の
画像情報を複数ラインに分解して読み取る画像読み取り
装置に関し、さらに詳しくは、複数個並べられた受光部
を備え、そのうち２個以上の受光部から並行して読み取
りデータを出力する画像読み取り装置に関する。
画像情報を複数ラインに分解して読み取る画像読み取り
装置に関し、さらに詳しくは、複数個並べられた受光部
を備え、そのうち２個以上の受光部から並行して読み取
りデータを出力する画像読み取り装置に関する。
【０００２】
【従来の技術】特開平３−１１２２６４号公報は、光電
変換部が前後間隔をおいて配列されているものにおい
て、同一ラインのすべてのデータをまとめて記憶し、も
って同一ラインのデータを光電変換部の配列順に読み出
し易いようにした画像読み取り装置を開示している。
変換部が前後間隔をおいて配列されているものにおい
て、同一ラインのすべてのデータをまとめて記憶し、も
って同一ラインのデータを光電変換部の配列順に読み出
し易いようにした画像読み取り装置を開示している。
【０００３】この画像読み取り装置では、図７に示すよ
うに、先行の光電変換部１０ｂ、１０ｄと後行の光電変
換部１０ａ、１０ｃとが、それぞれ別のブロック１１
ａ、１１ｂに区分されている。先行のブロック１１ａ
は、アンプ１２ａとＡ／Ｄコンバータ１３ａとを介して
バッファ１４の先行ブロック用エリア１４ａに接続され
ている。一方、後行のブロック１１ｂは、アンプ１２ｂ
とＡ／Ｄコンバータ１３ｂを介してバッファ１４の後行
ブロック用エリア１４ｂに接続されている。
うに、先行の光電変換部１０ｂ、１０ｄと後行の光電変
換部１０ａ、１０ｃとが、それぞれ別のブロック１１
ａ、１１ｂに区分されている。先行のブロック１１ａ
は、アンプ１２ａとＡ／Ｄコンバータ１３ａとを介して
バッファ１４の先行ブロック用エリア１４ａに接続され
ている。一方、後行のブロック１１ｂは、アンプ１２ｂ
とＡ／Ｄコンバータ１３ｂを介してバッファ１４の後行
ブロック用エリア１４ｂに接続されている。
【０００４】両エリア１４ａ、１４ｂが合成回路１５に
接続され、合成回路１５によりデータを光電変換部の配
列順に読み出して合成する。合成回路１５は２個の並列
のＲＡＭ１６ａ、１６ｂに接続され、一方のＲＡＭにｎ
ラインのデータを書き込むと同時に、他方のＲＡＭから
（ｎ−１）ラインの書き込み済みデータを読み出し、こ
の動作をＲＡＭ相互に交替して行なうようになってい
る。このＲＡＭ１６ａ、１６ｂにはインターフェイス１
７を介してホストコンピュータに接続されている。
接続され、合成回路１５によりデータを光電変換部の配
列順に読み出して合成する。合成回路１５は２個の並列
のＲＡＭ１６ａ、１６ｂに接続され、一方のＲＡＭにｎ
ラインのデータを書き込むと同時に、他方のＲＡＭから
（ｎ−１）ラインの書き込み済みデータを読み出し、こ
の動作をＲＡＭ相互に交替して行なうようになってい
る。このＲＡＭ１６ａ、１６ｂにはインターフェイス１
７を介してホストコンピュータに接続されている。
【０００５】また、Ａ／Ｄコンバータ１３ａ、１３ｂの
変換タイミング、先行・後行ブロック用エリア１４ａ、
１４ｂへの書き込み・読み出しタイミングを制御するた
めのタイミングデータを記憶しているタイミングＲＯＭ
１８が設けられている。両エリア１４ａ、１４ｂの前に
それぞれ書き込み−読み出し切り換え用のゲート１９
ａ、１９ｂ（図示せず）が設けられ、このゲート１９
ａ、１９ｂの開時にエリア１４ａ、１４ｂに書き込ま
れ、閉時にエリア１４ａ、１４ｂから読み出されて、開
閉は交互に行われて、書き込み動作と読み出し動作とが
時分割制御されるようになっている。そして、この際、
２つのデータが同時にバッファ１４に書き込まれるが、
バッファ１４からのデータの読み出しは１つのデータず
つ行われるため、１つのデータが書き込まれる時間に２
つのデータが読み出されるようになっている。
変換タイミング、先行・後行ブロック用エリア１４ａ、
１４ｂへの書き込み・読み出しタイミングを制御するた
めのタイミングデータを記憶しているタイミングＲＯＭ
１８が設けられている。両エリア１４ａ、１４ｂの前に
それぞれ書き込み−読み出し切り換え用のゲート１９
ａ、１９ｂ（図示せず）が設けられ、このゲート１９
ａ、１９ｂの開時にエリア１４ａ、１４ｂに書き込ま
れ、閉時にエリア１４ａ、１４ｂから読み出されて、開
閉は交互に行われて、書き込み動作と読み出し動作とが
時分割制御されるようになっている。そして、この際、
２つのデータが同時にバッファ１４に書き込まれるが、
バッファ１４からのデータの読み出しは１つのデータず
つ行われるため、１つのデータが書き込まれる時間に２
つのデータが読み出されるようになっている。
【０００６】
【発明が解決しようとする課題】しかし、従来の画像読
み取り装置では、１ブロックのビット数が多いため、そ
の画像データを記憶するには、大きなメモリを必要とす
る。そのため、そのメモリを制御するアドレスバスも増
え、コスト的にも形状的にも大きくなる。またビット数
が変化した場合、そのビットに合わせてアドレスバスの
制御（調整）が必要である。本発明の目的は、簡単な配
線でかつ少ない容量のメモリで、受光素子の大きさにか
かわらず、配列順に読み出し信号を並べ換えて出力する
ことができる画像読み取り装置を提供する。
み取り装置では、１ブロックのビット数が多いため、そ
の画像データを記憶するには、大きなメモリを必要とす
る。そのため、そのメモリを制御するアドレスバスも増
え、コスト的にも形状的にも大きくなる。またビット数
が変化した場合、そのビットに合わせてアドレスバスの
制御（調整）が必要である。本発明の目的は、簡単な配
線でかつ少ない容量のメモリで、受光素子の大きさにか
かわらず、配列順に読み出し信号を並べ換えて出力する
ことができる画像読み取り装置を提供する。
【０００７】
【課題を解決するための手段】本発明によれば、１次元
に配列された受光素子アレイのブロック毎に対向してそ
れぞれ読み出し回路を設け、前記ブロック毎に画像信号
を順次読み出す画像読み取り装置において、前記それぞ
れ設けられた読み出し回路をブロックに分割して対応す
る読み出し回路の出力端子を共通に接続し、この読み出
し回路のブロックの配列順に各ブロックの読み出し回路
の画像信号を前記出力端子に並列に出力させ、この並列
に出力された画像信号を第１と第２のメモリに前記読み
出し回路のブロック毎に交互に記憶させ、この交互に記
憶された画像信号を選択的に読み出す制御手段を設けた
ことを特徴とする画像読み取り装置が提供される。
に配列された受光素子アレイのブロック毎に対向してそ
れぞれ読み出し回路を設け、前記ブロック毎に画像信号
を順次読み出す画像読み取り装置において、前記それぞ
れ設けられた読み出し回路をブロックに分割して対応す
る読み出し回路の出力端子を共通に接続し、この読み出
し回路のブロックの配列順に各ブロックの読み出し回路
の画像信号を前記出力端子に並列に出力させ、この並列
に出力された画像信号を第１と第２のメモリに前記読み
出し回路のブロック毎に交互に記憶させ、この交互に記
憶された画像信号を選択的に読み出す制御手段を設けた
ことを特徴とする画像読み取り装置が提供される。
【０００８】
【作用】本発明によれば、受光素子アレイから並列に出
力された画像信号は、マルチプレクサで合成され４倍の
速度で直列に出力される。この直列に出力された画像信
号は、読み出し回路のブロック毎に第１と第２のメモリ
に交互に記憶させられる。そして書き込み動作の行われ
ていないメモリの画像信号を選択的に読み出される。
力された画像信号は、マルチプレクサで合成され４倍の
速度で直列に出力される。この直列に出力された画像信
号は、読み出し回路のブロック毎に第１と第２のメモリ
に交互に記憶させられる。そして書き込み動作の行われ
ていないメモリの画像信号を選択的に読み出される。
【０００９】
【実施例】本発明の実施例の全体構成を図１を用いて示
す。本発明の画像読み取り装置が、イメージセンサ１
と、イメージセンサ１から並列に出力された画像データ
を直列変換するマルチプレクサ２と、マルチプレクサ２
からのアナログデータをデジタルデータに変換するＡＤ
変換器３と、ＡＤ変換器３から出力されたデジタルの画
像データを記憶するメモリａ、ｂと、このメモリａ、ｂ
の書き込みと読み出しを制御するメモリ制御部４と、画
像読み取り装置全体を制御する中央制御部５とからな
る。メモリ制御部４には読み出し回路のスキャン方向に
応じてメモリａ、ｂの書き込みと読み出しを制御できる
ようにスキャン方向選択端子１、２、３が設けられてい
る。
す。本発明の画像読み取り装置が、イメージセンサ１
と、イメージセンサ１から並列に出力された画像データ
を直列変換するマルチプレクサ２と、マルチプレクサ２
からのアナログデータをデジタルデータに変換するＡＤ
変換器３と、ＡＤ変換器３から出力されたデジタルの画
像データを記憶するメモリａ、ｂと、このメモリａ、ｂ
の書き込みと読み出しを制御するメモリ制御部４と、画
像読み取り装置全体を制御する中央制御部５とからな
る。メモリ制御部４には読み出し回路のスキャン方向に
応じてメモリａ、ｂの書き込みと読み出しを制御できる
ようにスキャン方向選択端子１、２、３が設けられてい
る。
【００１０】イメージセンサ１の詳細を図２に示す。イ
メージセンサ１は、１次元に配列された受光素子アレイ
を６４の受光素子毎にブロックに分割し、このブロック
毎に対向してそれぞれ読み出し回路Ａ１、Ａ２……を設
けたものである。例えば最も左のブロックの受光素子１
Ａから６４Ａの６４個の受光素子の画像信号は、読み出
し回路Ａ１によって読み出される。また読み出し回路は
２ブロックに分割され、各ブロックの対応する読み出し
回路の出力毎に共通にＡ、Ｂ、Ｃ、Ｄの４本の外部出力
端子に接続されている。例えば、読み出し回路Ａ１、Ａ
２……の出力端子、読み出し回路Ｂ１、Ｂ２……の出力
端子は共通に接続されている。なお、この実施例では読
み出し回路は２ブロックであるが、これに限られない。
メージセンサ１は、１次元に配列された受光素子アレイ
を６４の受光素子毎にブロックに分割し、このブロック
毎に対向してそれぞれ読み出し回路Ａ１、Ａ２……を設
けたものである。例えば最も左のブロックの受光素子１
Ａから６４Ａの６４個の受光素子の画像信号は、読み出
し回路Ａ１によって読み出される。また読み出し回路は
２ブロックに分割され、各ブロックの対応する読み出し
回路の出力毎に共通にＡ、Ｂ、Ｃ、Ｄの４本の外部出力
端子に接続されている。例えば、読み出し回路Ａ１、Ａ
２……の出力端子、読み出し回路Ｂ１、Ｂ２……の出力
端子は共通に接続されている。なお、この実施例では読
み出し回路は２ブロックであるが、これに限られない。
【００１１】画像読み出し装置の制御のフローを図３に
示す。イメージセンサから並列に出力された画像データ
Ａ、Ｂ、Ｃ、Ｄは、マルチプレクサで合成され４倍の速
度で直列に出力される。この直列に出力された画像デー
タをデジタルデータに変換した後、読み出し回路のブロ
ック毎にメモリａ、ｂに交互に記憶させる。そして書き
込み動作の行われていないメモリの画像データを選択的
に読み出す。
示す。イメージセンサから並列に出力された画像データ
Ａ、Ｂ、Ｃ、Ｄは、マルチプレクサで合成され４倍の速
度で直列に出力される。この直列に出力された画像デー
タをデジタルデータに変換した後、読み出し回路のブロ
ック毎にメモリａ、ｂに交互に記憶させる。そして書き
込み動作の行われていないメモリの画像データを選択的
に読み出す。
【００１２】画像データのタイミングチャートを図４に
示す。出力端子Ａには、読み取り回路Ａ１とＡ２に対応
する受光素子の画像データ１Ａ、２Ａ、３Ａ……６５
Ａ、６６Ａ……１２８Ａが出力される。出力端子Ｂ、
Ｃ、Ｄも同様である。マルチプレクサ２では並列に出力
された画像データをサンプリングしてＡＤ変換を行う。
なお、この実施例ではマルチプレクサ２でサンプリング
した後ＡＤ変換を行い、１画像データづつメモリａに書
き込まれるようにしたが、マルチプレクサ２を用いず４
画像データづつＡＤ変換してメモリに書き込むようにし
てもよい。このとき画像データがメモリに書き込まれる
順序は、例えば受光素子１Ａ、１Ｂ、１Ｃ……の順のよ
うに離散的なものであって、受光素子の配列順ではな
い。読み出し回路の１ブロック分の画像データを書き込
んだ後、所定のアドレス制御を行うことにより受光素子
の配列順に画像データを出力することができる。このと
き読み出し回路のブロックの配列順に隣のブロックの読
み出し回路から画像信号の読み出しを行いメモリｂに書
き込み、次いで所定のアドレス制御により受光素子の配
列順に画像データの出力を繰り返すことにより全部の受
光素子の画像データを読み出す。
示す。出力端子Ａには、読み取り回路Ａ１とＡ２に対応
する受光素子の画像データ１Ａ、２Ａ、３Ａ……６５
Ａ、６６Ａ……１２８Ａが出力される。出力端子Ｂ、
Ｃ、Ｄも同様である。マルチプレクサ２では並列に出力
された画像データをサンプリングしてＡＤ変換を行う。
なお、この実施例ではマルチプレクサ２でサンプリング
した後ＡＤ変換を行い、１画像データづつメモリａに書
き込まれるようにしたが、マルチプレクサ２を用いず４
画像データづつＡＤ変換してメモリに書き込むようにし
てもよい。このとき画像データがメモリに書き込まれる
順序は、例えば受光素子１Ａ、１Ｂ、１Ｃ……の順のよ
うに離散的なものであって、受光素子の配列順ではな
い。読み出し回路の１ブロック分の画像データを書き込
んだ後、所定のアドレス制御を行うことにより受光素子
の配列順に画像データを出力することができる。このと
き読み出し回路のブロックの配列順に隣のブロックの読
み出し回路から画像信号の読み出しを行いメモリｂに書
き込み、次いで所定のアドレス制御により受光素子の配
列順に画像データの出力を繰り返すことにより全部の受
光素子の画像データを読み出す。
【００１３】本発明の第２の実施例は、図５に示すよう
に１次元受光素子アレイの両側に読み出し回路を設け、
直線状に配列された受光素子を交互に左右の読み出し回
路に接続したイメージセンサを用いる。このイメージセ
ンサでは読み出し回路は３ブロックに分割されている。
なお、この実施例では読み出し回路は３ブロックである
が、これに限られない。
に１次元受光素子アレイの両側に読み出し回路を設け、
直線状に配列された受光素子を交互に左右の読み出し回
路に接続したイメージセンサを用いる。このイメージセ
ンサでは読み出し回路は３ブロックに分割されている。
なお、この実施例では読み出し回路は３ブロックである
が、これに限られない。
【００１４】イメージセンサの内部回路を、読み出し回
路の全ブロックについて図６に示す。図６中、例えばＡ
ブロックとはＡ１、Ａ２、Ａ３のいずれかである。フォ
トダイオードからなる受光素子の蓄積電荷は増幅され、
スタートパルスの入力によりＣクロック信号に同期して
シフトレジスタで制御されて順次読み出される。スター
トパルスは、例えばＡ１、Ａ２、Ａ３の順に入力され、
読み出し回路のブロックの配列順に各ブロックの読み出
し回路の画像信号を出力させる。
路の全ブロックについて図６に示す。図６中、例えばＡ
ブロックとはＡ１、Ａ２、Ａ３のいずれかである。フォ
トダイオードからなる受光素子の蓄積電荷は増幅され、
スタートパルスの入力によりＣクロック信号に同期して
シフトレジスタで制御されて順次読み出される。スター
トパルスは、例えばＡ１、Ａ２、Ａ３の順に入力され、
読み出し回路のブロックの配列順に各ブロックの読み出
し回路の画像信号を出力させる。
【００１５】その他の動作は、第１の実施例とほぼ同様
である。
である。
【００１６】
【発明の効果】読み出し回路をブロック分割して駆動す
るとともに、いわゆるピンポンバッファを利用すること
により、簡単な配線でかつ少ない容量のメモリで、受光
素子アレイの大きさに係わらず、配列順に読み出し信号
を並べ換えて出力することができる。
るとともに、いわゆるピンポンバッファを利用すること
により、簡単な配線でかつ少ない容量のメモリで、受光
素子アレイの大きさに係わらず、配列順に読み出し信号
を並べ換えて出力することができる。
【図１】本発明の画像読み取り装置の全体構成を示すブ
ロック図である。
ロック図である。
【図２】本発明の第１の実施例によるイメージセンサの
構造を示す図である。
構造を示す図である。
【図３】本発明の画像読み取り装置の制御のフローを示
す図である。
す図である。
【図４】画像データのタイミングチャートである。
【図５】本発明の第２の実施例によるイメージセンサの
構造を示す図である。
構造を示す図である。
【図６】イメージセンサの内部回路図である。
【図７】従来の画像読み取り装置の概略図である。
１ イメージセンサ ２ マルチプレクサ ３ ＡＤ変換器 ４ メモリ制御部 ５ 全体制御部
Claims (1)
- 【請求項１】 １次元に配列された受光素子アレイのブ
ロック毎に対向してそれぞれ読み出し回路を設け、前記
ブロック毎に画像信号を順次読み出す画像読み取り装置
において、 前記それぞれ設けられた読み出し回路をブロックに分割
して対応する読み出し回路の出力端子を共通に接続し、 この読み出し回路のブロックの配列順に各ブロックの読
み出し回路の画像信号を前記出力端子に並列に出力さ
せ、 この並列に出力された画像信号を第１と第２のメモリに
前記読み出し回路のブロック毎に交互に記憶させ、 この交互に記憶された画像信号を選択的に読み出す制御
手段を設けたことを特徴とする画像読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4264653A JPH06121121A (ja) | 1992-10-02 | 1992-10-02 | 画像読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4264653A JPH06121121A (ja) | 1992-10-02 | 1992-10-02 | 画像読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06121121A true JPH06121121A (ja) | 1994-04-28 |
Family
ID=17406345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4264653A Pending JPH06121121A (ja) | 1992-10-02 | 1992-10-02 | 画像読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06121121A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988008434A1 (en) * | 1987-05-01 | 1988-11-03 | Mitsubishi Rayon Co., Ltd. | Actinic radiation-curable composition for cast polymerization and product of cast polymerization |
| JP2002218264A (ja) * | 2001-01-18 | 2002-08-02 | Matsushita Graphic Communication Systems Inc | カラー電子黒板 |
-
1992
- 1992-10-02 JP JP4264653A patent/JPH06121121A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988008434A1 (en) * | 1987-05-01 | 1988-11-03 | Mitsubishi Rayon Co., Ltd. | Actinic radiation-curable composition for cast polymerization and product of cast polymerization |
| AU597830B2 (en) * | 1987-05-01 | 1990-06-07 | Mitsubishi Rayon Company Limited | Actinic radiation-curable composition for cast polymerization and product of cast polymerization |
| JP2002218264A (ja) * | 2001-01-18 | 2002-08-02 | Matsushita Graphic Communication Systems Inc | カラー電子黒板 |
| JP4536938B2 (ja) * | 2001-01-18 | 2010-09-01 | パナソニックシステムネットワークス株式会社 | カラー電子黒板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100886308B1 (ko) | 고체 상태 이미저의 판독 속도를 증가시키는 이미징 시스템, 이미징 시스템의 동작 방법 및 홀로그래픽 메모리 시스템 | |
| US5689347A (en) | Signal processing apparatus | |
| JP2862592B2 (ja) | ディスプレイ装置 | |
| JPH0512755B2 (ja) | ||
| KR930006722A (ko) | 반도체 기억장치 및 그 출력제어 방법 | |
| JPH06121121A (ja) | 画像読み取り装置 | |
| KR890702153A (ko) | 2x2 윈도우 구조를 가진 병렬파이프라인 영상처리기 | |
| JPS62265855A (ja) | イメ−ジスキヤナ制御装置 | |
| US4992653A (en) | Linear image sensor | |
| JPH05328039A (ja) | 画像読取装置 | |
| JPH03274957A (ja) | 画像読取り装置 | |
| JP2690312B2 (ja) | 映像信号のディジタル記憶装置 | |
| JPH0813087B2 (ja) | 画像読取り装置 | |
| JPH04360425A (ja) | 半導体記憶装置 | |
| JP2874953B2 (ja) | イメージスキャナ | |
| JPH079480Y2 (ja) | Ｃｃｄラインセンサ | |
| KR960036534A (ko) | 영상처리용 고속데이타 전송장치 | |
| JP2576987B2 (ja) | カラ−画像読取り装置 | |
| JPH06189080A (ja) | 画像読取り装置 | |
| JPH08242345A (ja) | 画像読取装置 | |
| JP2001274962A (ja) | 画像読取装置 | |
| JPS60254961A (ja) | 画像信号処理回路 | |
| US6654052B1 (en) | Card type semiconductor memory device | |
| JP2001298669A (ja) | 固体撮像素子、画像処理装置及び画像処理方法 | |
| KR970057687A (ko) | 피디피 티브이(pdp tv)의 메모리 장치 |