JP2571644B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JP2571644B2 JP2571644B2 JP2406744A JP40674490A JP2571644B2 JP 2571644 B2 JP2571644 B2 JP 2571644B2 JP 2406744 A JP2406744 A JP 2406744A JP 40674490 A JP40674490 A JP 40674490A JP 2571644 B2 JP2571644 B2 JP 2571644B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- receiving element
- light receiving
- image sensor
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Input (AREA)
- Facsimile Heads (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はイメージセンサ、特に原
稿の文字や記号などのデータを光学的に読み取り、アナ
ログ電気信号として逐次出力するイメージセンサに関す
る。
稿の文字や記号などのデータを光学的に読み取り、アナ
ログ電気信号として逐次出力するイメージセンサに関す
る。
【０００２】
【従来の技術】従来より、原稿面に光を照射するＬＥＤ
アレイなどの光源と原稿面からの反射光を受光する複数
のイメージセンサ素子が並設された受光素子アレイ、及
びこの受光素子アレイに結像する光学系を有し、原稿に
記載された文字や記号などの文書データを光学的に読み
取るファクシミリ等のイメージセンサが周知である。
アレイなどの光源と原稿面からの反射光を受光する複数
のイメージセンサ素子が並設された受光素子アレイ、及
びこの受光素子アレイに結像する光学系を有し、原稿に
記載された文字や記号などの文書データを光学的に読み
取るファクシミリ等のイメージセンサが周知である。
【０００３】図３にはこのようなイメージセンサの概略
構成図が示されており、光源としてのＬＥＤアレイ１０
からの光はガラス板１２を透過して原稿１４に照射され
る。原稿１４からの反射光はシリンドリカルレンズアレ
イＳＬＡ１６に入射し、ＣＣＤやＭＯＳなどの受光素子
が複数個並設された受光素子アレイ１８上に集光され
る。
構成図が示されており、光源としてのＬＥＤアレイ１０
からの光はガラス板１２を透過して原稿１４に照射され
る。原稿１４からの反射光はシリンドリカルレンズアレ
イＳＬＡ１６に入射し、ＣＣＤやＭＯＳなどの受光素子
が複数個並設された受光素子アレイ１８上に集光され
る。
【０００４】そして、この受光素子アレイ１８にて光電
変換されアナログ電気信号として出力された原稿情報は
回路基板２０にてさらに所望の電気処理が行われ、原稿
情報を読み取る構成である。
変換されアナログ電気信号として出力された原稿情報は
回路基板２０にてさらに所望の電気処理が行われ、原稿
情報を読み取る構成である。
【０００５】ここで、受光素子アレイ１８から逐次アナ
ログ電気信号を回路基板２０へ出力する場合、通常は図
４に示されるようなタイミング信号を供給して行われ
る。すなわち、図４（ａ）に示されるシリアルイン信号
ＳＩによりアナログ電気信号出力が指令されると図４
（ｂ）に示されるクロック信号ＣＬＫに従い受光素子ア
レイ１８が順次蓄積された電荷を出力してシリアルデー
タとして図４（ｃ）に示されるアナログ信号ＡＯを出力
する。なお、クロック信号ＣＬＫとしては５００ＫＨｚ
が主に使用される。
ログ電気信号を回路基板２０へ出力する場合、通常は図
４に示されるようなタイミング信号を供給して行われ
る。すなわち、図４（ａ）に示されるシリアルイン信号
ＳＩによりアナログ電気信号出力が指令されると図４
（ｂ）に示されるクロック信号ＣＬＫに従い受光素子ア
レイ１８が順次蓄積された電荷を出力してシリアルデー
タとして図４（ｃ）に示されるアナログ信号ＡＯを出力
する。なお、クロック信号ＣＬＫとしては５００ＫＨｚ
が主に使用される。
【０００６】
【発明が解決しようとする課題】このように、従来にお
いては受光素子アレイ１８から出力されたアナログ電気
信号をさらにＡ／Ｄ変換器などによりデジタル信号に変
換し原稿情報を読み取るが、図４（ｃ）に示されるよう
に受光素子アレイ１８から出力されるアナログ電気信号
の出力安定時間（図中ｓ）は２００〜３００ｎｓと極め
て短く、このためＡ／Ｄ変換器などによりアナログ電気
信号をデジタル信号に変換する場合においてもサンプリ
ングタイミングを極めて正確に設定しなければならない
という問題があった。特に、イメージセンサなどの光学
読取り装置においては、このようなサンプリングタイミ
ングのずれはグレーレベルの変動を招き、ひいては原稿
読取り率の低下を招いてしまう問題があった。
いては受光素子アレイ１８から出力されたアナログ電気
信号をさらにＡ／Ｄ変換器などによりデジタル信号に変
換し原稿情報を読み取るが、図４（ｃ）に示されるよう
に受光素子アレイ１８から出力されるアナログ電気信号
の出力安定時間（図中ｓ）は２００〜３００ｎｓと極め
て短く、このためＡ／Ｄ変換器などによりアナログ電気
信号をデジタル信号に変換する場合においてもサンプリ
ングタイミングを極めて正確に設定しなければならない
という問題があった。特に、イメージセンサなどの光学
読取り装置においては、このようなサンプリングタイミ
ングのずれはグレーレベルの変動を招き、ひいては原稿
読取り率の低下を招いてしまう問題があった。
【０００７】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は受光素子アレイから出力されたア
ナログ電気信号を正確にデジタル化し、原稿読取り率を
向上させることが可能なイメージセンサを提供すること
にある。
のであり、その目的は受光素子アレイから出力されたア
ナログ電気信号を正確にデジタル化し、原稿読取り率を
向上させることが可能なイメージセンサを提供すること
にある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のイメージセンサは所定のクロック信号の半
周期の間に前記受光素子から読み出されたアナログ電気
信号をクロック信号の次の半周期の間保持するサンプル
ホールド回路を有することを特徴とする。
に、本発明のイメージセンサは所定のクロック信号の半
周期の間に前記受光素子から読み出されたアナログ電気
信号をクロック信号の次の半周期の間保持するサンプル
ホールド回路を有することを特徴とする。
【０００９】
【作用】このように、本発明のイメージセンサは従来の
ように受光素子アレイからのアナログ電気信号を直接Ａ
／Ｄ変換器などによりデジタル変換するのではなく、サ
ンプルホールド回路によりクロック信号の半周期分だけ
保持した後にデジタル化することにより原稿読取り率の
向上を図るものである。
ように受光素子アレイからのアナログ電気信号を直接Ａ
／Ｄ変換器などによりデジタル変換するのではなく、サ
ンプルホールド回路によりクロック信号の半周期分だけ
保持した後にデジタル化することにより原稿読取り率の
向上を図るものである。
【００１０】
【実施例】以下、図面を用いながら本発明に係るイメー
ジセンサの好適な実施例を説明する。
ジセンサの好適な実施例を説明する。
【００１１】本実施例のイメージセンサの全体構成は従
来とほぼ同様であり、図３に示されるように発光素子ア
レイ１０からの光をガラス板１２を介して原稿１４に照
射し、その反射光をシリンドリカルレンズアレイＳＬＡ
１６により受光素子アレイ１８上に集光し、電気信号に
変換する構成である。そして、受光素子アレイ１８から
出力されたアナログ電気信号は回路基板２０でデジタル
変換など所定の処理が行われ原稿１４の情報が読み取ら
れる構成である。
来とほぼ同様であり、図３に示されるように発光素子ア
レイ１０からの光をガラス板１２を介して原稿１４に照
射し、その反射光をシリンドリカルレンズアレイＳＬＡ
１６により受光素子アレイ１８上に集光し、電気信号に
変換する構成である。そして、受光素子アレイ１８から
出力されたアナログ電気信号は回路基板２０でデジタル
変換など所定の処理が行われ原稿１４の情報が読み取ら
れる構成である。
【００１２】本実施例において特徴的なことは、受光素
子アレイ１８から出力されたアナログ電気信号をデジタ
ル化する際、受光素子アレイ１８の各受光素子から出力
されたアナログ電気信号を所定時間保持するサンプルホ
ールド回路を設け、このデジタル化を容易にしたことに
ある。
子アレイ１８から出力されたアナログ電気信号をデジタ
ル化する際、受光素子アレイ１８の各受光素子から出力
されたアナログ電気信号を所定時間保持するサンプルホ
ールド回路を設け、このデジタル化を容易にしたことに
ある。
【００１３】以下、図１の回路図を用いて本実施例のサ
ンプルホールド回路を詳細に説明する。図１において受
光素子アレイ１８は複数の受光素子から構成され、本実
施例においてはＡ４サイズの原稿を読み取ることを考慮
して１７２８個の受光素子を配しており、８画素／ｍｍ
の解像度で原稿を読み取ることができる。図において
は、便宜上これら１７２８個の受光素子の各々にＥ１，
Ｅ２，Ｅ３，…，Ｅ１７２８と順に番号を付してある。
そして、これら１７２８個の受光素子の各々に原稿面で
反射されシリンドリカルレンズアレイＳＬＡ１６にて集
光された光が入射し、その光量に応じた電荷が蓄積され
る。
ンプルホールド回路を詳細に説明する。図１において受
光素子アレイ１８は複数の受光素子から構成され、本実
施例においてはＡ４サイズの原稿を読み取ることを考慮
して１７２８個の受光素子を配しており、８画素／ｍｍ
の解像度で原稿を読み取ることができる。図において
は、便宜上これら１７２８個の受光素子の各々にＥ１，
Ｅ２，Ｅ３，…，Ｅ１７２８と順に番号を付してある。
そして、これら１７２８個の受光素子の各々に原稿面で
反射されシリンドリカルレンズアレイＳＬＡ１６にて集
光された光が入射し、その光量に応じた電荷が蓄積され
る。
【００１４】各受光素子Ｅ１，Ｅ２，Ｅ３，…，Ｅ１７
２８はそれぞれトランスファーゲートＴＲ１，ＴＲ２…
ＴＲ１７２８を介して画素電荷ライン２６に接続され、
トランスファーゲートの開閉により順次各受光素子に蓄
積された電荷が画素電荷ライン２６に出力される。
２８はそれぞれトランスファーゲートＴＲ１，ＴＲ２…
ＴＲ１７２８を介して画素電荷ライン２６に接続され、
トランスファーゲートの開閉により順次各受光素子に蓄
積された電荷が画素電荷ライン２６に出力される。
【００１５】ここで、トランスファーゲートＴＲ１，Ｔ
Ｒ２，ＴＲ１７２８のゲート端子はシフトレジスタ２２
に接続されており、このシフトレジスタからの制御信号
により各トランスファーゲートの開閉が制御される。図
２に本実施例におけるタイミングチャートが示されてお
り、出力制御信号Ｓ１（図２（ａ））及びクロック信号
ＣＬＫ（図２（ｂ））がこのシフトレジスタ２２に入力
されると、シフトレジスタ２２はクロック信号ＣＬＫに
同期して１周期毎に各トランスファーゲートＴＲ１，Ｔ
Ｒ２…ＴＲ１７２８を開閉すべくパルス信号を発生す
る。すなわち、クロック信号ＣＬＫの立上りから立下り
までの半周期間に受光素子Ｅ１に蓄積された電荷を出力
すべくこの受光素子Ｅ１のトランスファーゲートＴＲ１
のゲート端子をＨにして画素電荷ライン２６に蓄積電荷
を出力し、次に、クロック信号ＣＬＫの次の立上りから
立下りまでの半周期間に受光素子Ｅ２に蓄積された電荷
を出力すべくこの受光素子Ｅ２のトランスファーゲート
ＴＲ２のゲート端子をＨにして画素電荷ライン２６に出
力する。以下同様にしてクロック信号ＣＬＫに同期して
１７２８個の受光素子Ｅ１，Ｅ２，…，Ｅ１７２８から
順次蓄積電荷を画素電荷ライン２６に出力する。
Ｒ２，ＴＲ１７２８のゲート端子はシフトレジスタ２２
に接続されており、このシフトレジスタからの制御信号
により各トランスファーゲートの開閉が制御される。図
２に本実施例におけるタイミングチャートが示されてお
り、出力制御信号Ｓ１（図２（ａ））及びクロック信号
ＣＬＫ（図２（ｂ））がこのシフトレジスタ２２に入力
されると、シフトレジスタ２２はクロック信号ＣＬＫに
同期して１周期毎に各トランスファーゲートＴＲ１，Ｔ
Ｒ２…ＴＲ１７２８を開閉すべくパルス信号を発生す
る。すなわち、クロック信号ＣＬＫの立上りから立下り
までの半周期間に受光素子Ｅ１に蓄積された電荷を出力
すべくこの受光素子Ｅ１のトランスファーゲートＴＲ１
のゲート端子をＨにして画素電荷ライン２６に蓄積電荷
を出力し、次に、クロック信号ＣＬＫの次の立上りから
立下りまでの半周期間に受光素子Ｅ２に蓄積された電荷
を出力すべくこの受光素子Ｅ２のトランスファーゲート
ＴＲ２のゲート端子をＨにして画素電荷ライン２６に出
力する。以下同様にしてクロック信号ＣＬＫに同期して
１７２８個の受光素子Ｅ１，Ｅ２，…，Ｅ１７２８から
順次蓄積電荷を画素電荷ライン２６に出力する。
【００１６】また、画素電荷ライン２６はリセットゲー
ト２４を介してレファレンスライン２８に接続されてお
り、シフトレジスタ２２からのリセット信号によりリセ
ットゲート２４のゲート端子がＨとなり画素電荷ライン
２６がレファレンス電圧に設定される。
ト２４を介してレファレンスライン２８に接続されてお
り、シフトレジスタ２２からのリセット信号によりリセ
ットゲート２４のゲート端子がＨとなり画素電荷ライン
２６がレファレンス電圧に設定される。
【００１７】ここで、シフトレジスタ２２から供給され
るリセット信号のタイミングチャートは図２（ｅ）に示
されているように、クロック信号ＣＬＫの立下りから次
の立上りまでの半周期間にＨとなるパルス信号が出力さ
れ、この半周期間に全てのリセットゲート２４が開とな
り画素電荷ライン２６及びレファレンスライン２８が共
にレファレンス電圧に設定される。
るリセット信号のタイミングチャートは図２（ｅ）に示
されているように、クロック信号ＣＬＫの立下りから次
の立上りまでの半周期間にＨとなるパルス信号が出力さ
れ、この半周期間に全てのリセットゲート２４が開とな
り画素電荷ライン２６及びレファレンスライン２８が共
にレファレンス電圧に設定される。
【００１８】画素電荷ライン２６及びレファレンスライ
ン２８は電圧変換バッファ３０によりハイインピーダン
スからローインピーダンスに変換された後オペアンプ３
２の非反転入力端子に接続される。このオペアンプ３２
にて増幅された各受光素子からのアナログ電気信号及び
レファレンスはオペアンプ３４に入力して差動増幅さ
れ、本実施例における特徴的構成であるサンプルホール
ド回路３６に供給される。 本実施例のサンプルホール
ド回路３６はホールドゲート３６ａを有しており、この
ホールドゲート３６ａ、ホールドキャパシタ３６ｂ、オ
ペアンプ３６ｃ、出力制御トランジスタ３６ｄ及びリセ
ットトランジスタ３６ｅを有しており、ホールドキャパ
シタ３６ｂの充放電をクロック信号ＣＬＫに同期させて
制御することによりクロック信号の半周期分だけ受光素
子からのアナログ電気出力を保持する構成である。
ン２８は電圧変換バッファ３０によりハイインピーダン
スからローインピーダンスに変換された後オペアンプ３
２の非反転入力端子に接続される。このオペアンプ３２
にて増幅された各受光素子からのアナログ電気信号及び
レファレンスはオペアンプ３４に入力して差動増幅さ
れ、本実施例における特徴的構成であるサンプルホール
ド回路３６に供給される。 本実施例のサンプルホール
ド回路３６はホールドゲート３６ａを有しており、この
ホールドゲート３６ａ、ホールドキャパシタ３６ｂ、オ
ペアンプ３６ｃ、出力制御トランジスタ３６ｄ及びリセ
ットトランジスタ３６ｅを有しており、ホールドキャパ
シタ３６ｂの充放電をクロック信号ＣＬＫに同期させて
制御することによりクロック信号の半周期分だけ受光素
子からのアナログ電気出力を保持する構成である。
【００１９】すなわち、図２（ｆ）に示されるようにク
ロック信号ＣＬＫに同期したホールド信号Ｈ０をホール
ドゲート３６ａに供給し、受光素子からのアナログ電気
信号によりホールドキャパシタ３６ｂを充電する。そし
て、クロック信号ＣＬＫの１周期毎にリセットトランジ
スタ３６ｅのゲート端子にリセット信号を供給してクロ
ック信号の１周期間にホールドキャパシタ３６ｂに充電
された電荷を放電させる。
ロック信号ＣＬＫに同期したホールド信号Ｈ０をホール
ドゲート３６ａに供給し、受光素子からのアナログ電気
信号によりホールドキャパシタ３６ｂを充電する。そし
て、クロック信号ＣＬＫの１周期毎にリセットトランジ
スタ３６ｅのゲート端子にリセット信号を供給してクロ
ック信号の１周期間にホールドキャパシタ３６ｂに充電
された電荷を放電させる。
【００２０】すると、オペアンプ３６ｃの非反転入力端
子にはクロック信号ＣＬＫの半周期間その値が保持され
た受光素子からの電気信号が入力されることとなる。ま
た、クロック信号ＣＬＫの次の周期においては次の受光
素子から出力されたアナログ電気信号がホールドキャパ
シタ３６ｂの充放電によりクロック信号ＣＬＫの半周期
間保持されることとなる。
子にはクロック信号ＣＬＫの半周期間その値が保持され
た受光素子からの電気信号が入力されることとなる。ま
た、クロック信号ＣＬＫの次の周期においては次の受光
素子から出力されたアナログ電気信号がホールドキャパ
シタ３６ｂの充放電によりクロック信号ＣＬＫの半周期
間保持されることとなる。
【００２１】すると、サンプルホールド回路３６に入力
する前の電圧波形（図２（ｇ）のＶ参照）で示されるア
ナログ電気出力が同図（ｈ）で示されるようにクロック
信号の半周期間保持された画素出力が得られることとな
り、出力端子ＯＵＴから出力される。
する前の電圧波形（図２（ｇ）のＶ参照）で示されるア
ナログ電気出力が同図（ｈ）で示されるようにクロック
信号の半周期間保持された画素出力が得られることとな
り、出力端子ＯＵＴから出力される。
【００２２】サンプルホールド回路３６から出力された
電気信号はさらに不図示のＡ／Ｄコンバータに入力され
デジタル化されるが、本実施例においては前述したよう
にクロック信号ＣＬＫの半周期間その値が保持されたア
ナログ電気信号が出力されているため、例えばＡ／Ｄコ
ンバータにてサンプリングを行う際のサンプリング信号
をクロック信号ＣＬＫの立下りに設定することにより
（図２（ｉ）参照）容易にデジタル化を行うことがで
き、受光素子に蓄積された電荷量、すなわち原稿の情報
を正しく読み取ることが可能となる。
電気信号はさらに不図示のＡ／Ｄコンバータに入力され
デジタル化されるが、本実施例においては前述したよう
にクロック信号ＣＬＫの半周期間その値が保持されたア
ナログ電気信号が出力されているため、例えばＡ／Ｄコ
ンバータにてサンプリングを行う際のサンプリング信号
をクロック信号ＣＬＫの立下りに設定することにより
（図２（ｉ）参照）容易にデジタル化を行うことがで
き、受光素子に蓄積された電荷量、すなわち原稿の情報
を正しく読み取ることが可能となる。
【００２３】
【発明の効果】以上説明したように、本発明に係るイメ
ージセンサによれば、受光素子アレイから出力されたア
ナログ電気信号をサンプルホールド回路により一定時間
保持することにより、デジタル化を容易とし原稿読取り
率を向上させることが可能となる。
ージセンサによれば、受光素子アレイから出力されたア
ナログ電気信号をサンプルホールド回路により一定時間
保持することにより、デジタル化を容易とし原稿読取り
率を向上させることが可能となる。
【図１】本発明に係るイメージセンサの一実施例の回路
図である。
図である。
【図２】同実施例のタイミングチャート図である。
【図３】イメージセンサの全体構成図である。
【図４】従来のイメージセンサにおける受光素子アレイ
の駆動タイミングチャート図である。
の駆動タイミングチャート図である。
１０ 発光素子アレイ １８ 受光素子アレイ ２２ シフトレジスタ ２６ 画素電荷ライン ２８ レファレンスライン ３６ サンプルホールド回路
Claims (1)
- 【請求項１】 発光素子と受光素子を備え、前記発光素
子からの光を原稿に照射してその反射光を前記受光素子
で受光して電気信号に変換し前記原稿の情報を読み取る
イメージセンサにおいて、所定のクロック信号の半周期の間に前記受光素子から読
み出されたアナログ電気信号をクロック信号の次の半周
期の間 保持するサンプルホールド回路を有することを特
徴とするイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2406744A JP2571644B2 (ja) | 1990-12-26 | 1990-12-26 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2406744A JP2571644B2 (ja) | 1990-12-26 | 1990-12-26 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04223771A JPH04223771A (ja) | 1992-08-13 |
| JP2571644B2 true JP2571644B2 (ja) | 1997-01-16 |
Family
ID=18516366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2406744A Expired - Fee Related JP2571644B2 (ja) | 1990-12-26 | 1990-12-26 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571644B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3592037B2 (ja) | 1997-05-30 | 2004-11-24 | キヤノン株式会社 | 光電変換装置 |
| TW396707B (en) * | 1998-02-20 | 2000-07-01 | Canon Kk | Semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125754A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Sample hold circuit |
| JPS58141028A (ja) * | 1982-02-16 | 1983-08-22 | Matsushita Electric Ind Co Ltd | アナログ−デイジタル変換装置 |
| JPS59229966A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | 光学読取装置 |
| JPS60127600A (ja) * | 1983-12-13 | 1985-07-08 | Matsushita Electric Ind Co Ltd | 標本化回路 |
| JPS6149561A (ja) * | 1984-08-17 | 1986-03-11 | Hitachi Ltd | Ａ／ｄ変換器装置 |
| JPS6386672A (ja) * | 1986-09-30 | 1988-04-18 | Nec Corp | Ｃｃｄイメ−ジセンサの密度変換方法 |
| JPH01296830A (ja) * | 1988-05-25 | 1989-11-30 | Nec Corp | 複合ローカルエリアネットワークにおけるルーティング方式 |
| JPH02285772A (ja) * | 1989-04-26 | 1990-11-26 | Toshiba Corp | 画像読取装置 |
-
1990
- 1990-12-26 JP JP2406744A patent/JP2571644B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04223771A (ja) | 1992-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472744A (en) | Photoelectric converter apparatus | |
| US4630121A (en) | Automatic focus detecting circuit | |
| KR870005542A (ko) | 비데오 카메라장치 | |
| EP0438316A2 (en) | Image data processing apparatus | |
| JP2571644B2 (ja) | イメージセンサ | |
| EP0384708B1 (en) | Optical reading apparatus | |
| GB2040132A (en) | Device for detecting the focus condition of an optical image | |
| US6553437B1 (en) | Addressing and communication for multiple-chip optical sensor arrays | |
| JPS6079867A (ja) | 画像読取装置 | |
| EP0063316A1 (en) | Method of and apparatus for reading out image information | |
| JP2571644C (ja) | ||
| JPH0336351B2 (ja) | ||
| TW385608B (en) | Method to coordinate the scanner's scanning speed and the signal transmission speed | |
| JPH0354510B2 (ja) | ||
| JPS5958582A (ja) | 光学的情報読取装置 | |
| JP2830028B2 (ja) | フアクシミリ装置の読み取り回路 | |
| JPH079480Y2 (ja) | Ｃｃｄラインセンサ | |
| EP0209797A3 (en) | Solid-state image pick-up device | |
| JP3603454B2 (ja) | 撮像装置 | |
| JP2889079B2 (ja) | スキャナ | |
| JPH0649007Y2 (ja) | 画像読取り装置 | |
| JPH06113136A (ja) | 画像読取装置及びその画像読取方法 | |
| SU1720168A1 (ru) | Устройство дл регистрации телевизионного изображени | |
| JPS6386672A (ja) | Ｃｃｄイメ−ジセンサの密度変換方法 | |
| JPS6031358A (ja) | 原稿読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |