JPS58141028A - アナログ−デイジタル変換装置 - Google Patents
アナログ−デイジタル変換装置Info
- Publication number
- JPS58141028A JPS58141028A JP2381382A JP2381382A JPS58141028A JP S58141028 A JPS58141028 A JP S58141028A JP 2381382 A JP2381382 A JP 2381382A JP 2381382 A JP2381382 A JP 2381382A JP S58141028 A JPS58141028 A JP S58141028A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- sample
- period
- circuit
- digital conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ−ディジタル変換装置に関するもので
、高速のアナログ−ディジタル変換を行なう場合に有用
な装置を提供しようとするものである。
、高速のアナログ−ディジタル変換を行なう場合に有用
な装置を提供しようとするものである。
一般にアナログ−ディジタル変換装置は、アナログ−デ
ィジタル変換中のアナログ電圧が変化しないようにアナ
ログ−ディジタル変換器の入力側にサンプルホールド回
路を置くのが普通である。
ィジタル変換中のアナログ電圧が変化しないようにアナ
ログ−ディジタル変換器の入力側にサンプルホールド回
路を置くのが普通である。
このような場合のアナログ−ディジタル変換器の変換時
間′（ｉ−” ’ ｈサンプルホールド回路のサンプル
期間を丁８１ホールド期間ｔＴｏとすると、ＴＨ〉Ｔ８
であるためサンプルホールド回路を含めたアナログ−デ
ィジタル変換装置のサンプリングレー、トＴは、 Ｔ＞Ｔ、＋Ｔ０ であり、高速のアナログ−ディジタル変換を行うためサ
ンプリングレートＴを小さくしようとするとサンプル期
間Ｔ！！、変換時間Ｔｃともに小さくする必要がある。
間′（ｉ−” ’ ｈサンプルホールド回路のサンプル
期間を丁８１ホールド期間ｔＴｏとすると、ＴＨ〉Ｔ８
であるためサンプルホールド回路を含めたアナログ−デ
ィジタル変換装置のサンプリングレー、トＴは、 Ｔ＞Ｔ、＋Ｔ０ であり、高速のアナログ−ディジタル変換を行うためサ
ンプリングレートＴを小さくしようとするとサンプル期
間Ｔ！！、変換時間Ｔｃともに小さくする必要がある。
本発明は上記点に鑑み、サンプルホールド回路を２つ設
けて理論上サンプル期間Ｔｓを零にして −高速化を図
るものである。
けて理論上サンプル期間Ｔｓを零にして −高速化を図
るものである。
以下その一実施例を添付図面を用いて説明する０第１図
において、１，２はおのおの第１．第２のサンプルホー
ルド回路でアナログ入力信号を共通に印加する。第１．
第２のサンプルホールド回路１．２の出力は切換スイッ
チ３を介してアナログ−ディジタル変換器４の入力端に
加える。ここで、第１．第２のサンプルホールド回路１
，２に第２図に示すφ１．φ２なる対称２相クロツクを
加えるとともに、切換スイッチ３をクロックφ３で制御
して、第１のサンプルホールド回路１がホールド期間中
、スイッチ３を端子ａ側に倒してアナログ−ディジタル
変換器４にてアナログ−ディジタル変換し、この間に第
２のサンプルホールド回路２です／プリングを行ない、
次にこの第２のサンプルホールド回路２がホールド期間
中、スイッチ３を端子す側に倒してアナログ−ディジタ
ル変換を行う。
において、１，２はおのおの第１．第２のサンプルホー
ルド回路でアナログ入力信号を共通に印加する。第１．
第２のサンプルホールド回路１．２の出力は切換スイッ
チ３を介してアナログ−ディジタル変換器４の入力端に
加える。ここで、第１．第２のサンプルホールド回路１
，２に第２図に示すφ１．φ２なる対称２相クロツクを
加えるとともに、切換スイッチ３をクロックφ３で制御
して、第１のサンプルホールド回路１がホールド期間中
、スイッチ３を端子ａ側に倒してアナログ−ディジタル
変換器４にてアナログ−ディジタル変換し、この間に第
２のサンプルホールド回路２です／プリングを行ない、
次にこの第２のサンプルホールド回路２がホールド期間
中、スイッチ３を端子す側に倒してアナログ−ディジタ
ル変換を行う。
第２図において期間ｔＬは理論的には必要のない時間で
、これ全零にできればサンプリングレートＴば、Ｔ−Ｔ
ｃとなり、サンプルホールド回路のサンプル期間Ｔｓに
依存しなくなる。したがって高速のアナログ−ディジタ
ル変換が可能となる。
、これ全零にできればサンプリングレートＴば、Ｔ−Ｔ
ｃとなり、サンプルホールド回路のサンプル期間Ｔｓに
依存しなくなる。したがって高速のアナログ−ディジタ
ル変換が可能となる。
第３図に池の例を示す。第２図ではφ１．φ２を対称２
相クロツクとしたが、第３図のようにサンプル期間を短
かくしても同様の作用効果が得られる。ただし、第１．
第２のサンプルホールド回路１．２のサンプル期間Ｔｓ
、ホールド期間ＴＨはサンプリングレートＴに対し、 Ｔ！！＋ＴＨ＞２ＴＯ なる関係は満していなければならない。
相クロツクとしたが、第３図のようにサンプル期間を短
かくしても同様の作用効果が得られる。ただし、第１．
第２のサンプルホールド回路１．２のサンプル期間Ｔｓ
、ホールド期間ＴＨはサンプリングレートＴに対し、 Ｔ！！＋ＴＨ＞２ＴＯ なる関係は満していなければならない。
以上のように本発明によれば１つのアナログ信号を２つ
のサンプルホールド回路に加え、これらサンプルホール
ド回路を一方がサンプル期間のときは他方がホールド期
間となるように制御し、各サンプルホールド回路の出力
をスイッチによって切換えて取出してアナログ−ディジ
タル変換するようにしたことにより、高速のアナログ−
ディジタル変換を行うことが可能となり、実用上極めて
有利となる。
のサンプルホールド回路に加え、これらサンプルホール
ド回路を一方がサンプル期間のときは他方がホールド期
間となるように制御し、各サンプルホールド回路の出力
をスイッチによって切換えて取出してアナログ−ディジ
タル変換するようにしたことにより、高速のアナログ−
ディジタル変換を行うことが可能となり、実用上極めて
有利となる。
第１図は本発明の一実施例におけるアナログ−ディジタ
ル変換装置′のブロック図、第２図は第１図の動作説明
のだめの波形図、第３図は池の実施、 例における動作
説明のための波形図である。 １．２・・・・・・サンプルホールド回路、３・・・・
・・切換スイッチ、４・・・・・・アナログ−ディジタ
ル変換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第３図
ル変換装置′のブロック図、第２図は第１図の動作説明
のだめの波形図、第３図は池の実施、 例における動作
説明のための波形図である。 １．２・・・・・・サンプルホールド回路、３・・・・
・・切換スイッチ、４・・・・・・アナログ−ディジタ
ル変換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第３図
Claims (1)
- 第１．第２のサンプルホールド回路を設け、１つのアナ
ログ信号を前記第１．第２のサンプルホールド回路に加
え、これらサンプルホールド回路を一方がサンプル期間
中は他方がホールド期間となるように制御するとともに
、この第１．第２のサンプルホールド回路の出力を切換
スイッチを介してアナログ−ディジタル変換器に加えア
ナログ−ディジタル変換するようにしたことを特徴とす
るアナログ−ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2381382A JPS58141028A (ja) | 1982-02-16 | 1982-02-16 | アナログ−デイジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2381382A JPS58141028A (ja) | 1982-02-16 | 1982-02-16 | アナログ−デイジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58141028A true JPS58141028A (ja) | 1983-08-22 |
Family
ID=12120775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2381382A Pending JPS58141028A (ja) | 1982-02-16 | 1982-02-16 | アナログ−デイジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58141028A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124125A (ja) * | 1983-12-08 | 1985-07-03 | Ishida Scales Mfg Co Ltd | 多入力信号高速アナログ・デジタル変換回路 |
| JPH04154221A (ja) * | 1990-10-17 | 1992-05-27 | Nec Corp | 逐次比較型ａ／ｄ変換装置 |
| JPH04223771A (ja) * | 1990-12-26 | 1992-08-13 | Rohm Co Ltd | イメージセンサ |
| JP2010068349A (ja) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | データ受信回路 |
-
1982
- 1982-02-16 JP JP2381382A patent/JPS58141028A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124125A (ja) * | 1983-12-08 | 1985-07-03 | Ishida Scales Mfg Co Ltd | 多入力信号高速アナログ・デジタル変換回路 |
| JPH04154221A (ja) * | 1990-10-17 | 1992-05-27 | Nec Corp | 逐次比較型ａ／ｄ変換装置 |
| JPH04223771A (ja) * | 1990-12-26 | 1992-08-13 | Rohm Co Ltd | イメージセンサ |
| JP2010068349A (ja) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | データ受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58141028A (ja) | アナログ−デイジタル変換装置 | |
| JPS5793726A (en) | A/d converter | |
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| JPS62296624A (ja) | アナログ／デジタル変換器 | |
| JPS62110322A (ja) | サンプル・ホ−ルド方式 | |
| JPS62140519A (ja) | 標本化周波数変換装置 | |
| JPS6326033A (ja) | Ａｄ変換装置 | |
| JP3016094B2 (ja) | ２重積分型ａｄ変換器 | |
| JPH0758912B2 (ja) | 高速セトリングｄ／ａ変換器 | |
| JPS5810921A (ja) | アナログデイジタル変換方式 | |
| JPS5896339U (ja) | アナログ・デイジタル変換装置 | |
| JPS6444116A (en) | Matrix switch system | |
| JPH0419680Y2 (ja) | ||
| JPH01189230A (ja) | 縦続型アナログ・ディジタル変換器 | |
| JPS6444530A (en) | Digital integrating device | |
| JPS6446320A (en) | Analog/digital conversion system | |
| JPH0715326A (ja) | 信号変換装置 | |
| SU938383A1 (ru) | Способ и устройство дл задержки аналоговых сигналов | |
| JPS589970B2 (ja) | アナログ演算装置 | |
| JPS60127600A (ja) | 標本化回路 | |
| JPH0164229U (ja) | ||
| JPH01125126A (ja) | ディジタル／アナログ変換装置 | |
| JPH0349424A (ja) | Ａ／ｄコンバータ | |
| JPH0480135U (ja) | ||
| JPH0338935U (ja) |