JPH01189230A - 縦続型アナログ・ディジタル変換器 - Google Patents
縦続型アナログ・ディジタル変換器Info
- Publication number
- JPH01189230A JPH01189230A JP1292988A JP1292988A JPH01189230A JP H01189230 A JPH01189230 A JP H01189230A JP 1292988 A JP1292988 A JP 1292988A JP 1292988 A JP1292988 A JP 1292988A JP H01189230 A JPH01189230 A JP H01189230A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bit
- converter
- analog
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ・ディジタル変換器（以下Ａ／Ｄ変換
器）に関するものである。
器）に関するものである。
従来の技術
第３図に従来の８ビットの縦続型Ａ／Ｄ変換器を示す。
１−１は入力されたアナログ信号を保持しておくサンプ
ル・ホールド回路であシ、２−１〜２−８はそれぞれ１
ビットのＡ／Ｄ変換器であシ入出力特性は第５図あるい
は第６図のとおシである。第５図のような入出力特性の
場合ディジタル出力はバイナリ・コードになり、第６図
のような入出力特性の場合ディジタル出力はグレイ・コ
ードになる。
ル・ホールド回路であシ、２−１〜２−８はそれぞれ１
ビットのＡ／Ｄ変換器であシ入出力特性は第５図あるい
は第６図のとおシである。第５図のような入出力特性の
場合ディジタル出力はバイナリ・コードになり、第６図
のような入出力特性の場合ディジタル出力はグレイ・コ
ードになる。
以上のようにｈ′僅成された従来の縦続型Ａ／Ｄ変換器
においては、サンプル・ホールド１−１に保持されたア
ナログ電圧が１ピツ）Ａ／Ｄ変化変化−２に入力される
。１ビット八／Ｄ変換器２−１では、入力電圧と参照電
圧を比較して最上位ビット（ＭＳＢ）を出力するととも
に入力電圧から最上位ビットに対応するアナログ電圧を
ひいた電圧を（２倍して）次の１ビット入／Ｄ変換器２
−２に出力する。１ピツ）Ａ／Ｄ変換器２−２〜２−７
では、それぞれ前段からの入力電圧と参照電圧を比較し
てその大小関係より１ビットを出力するとともに入力電
圧からそのピットに対応するアナログミ圧をひいた電圧
を（２倍して）次の１ビットＡ／Ｄ変換器に出力する。
においては、サンプル・ホールド１−１に保持されたア
ナログ電圧が１ピツ）Ａ／Ｄ変化変化−２に入力される
。１ビット八／Ｄ変換器２−１では、入力電圧と参照電
圧を比較して最上位ビット（ＭＳＢ）を出力するととも
に入力電圧から最上位ビットに対応するアナログ電圧を
ひいた電圧を（２倍して）次の１ビット入／Ｄ変換器２
−２に出力する。１ピツ）Ａ／Ｄ変換器２−２〜２−７
では、それぞれ前段からの入力電圧と参照電圧を比較し
てその大小関係より１ビットを出力するとともに入力電
圧からそのピットに対応するアナログミ圧をひいた電圧
を（２倍して）次の１ビットＡ／Ｄ変換器に出力する。
１ピツ）Ａ／Ｄ変換器２−８は１ピツ）Ａ／Ｄ変換器２
−７のアナログ電圧出力を入力し参照電圧と比較してそ
の大小関係によシラビット（ＬＳＢ）を出力する。この
ようにしてディジタル出力は上位ビットから順次決定さ
れていく。
−７のアナログ電圧出力を入力し参照電圧と比較してそ
の大小関係によシラビット（ＬＳＢ）を出力する。この
ようにしてディジタル出力は上位ビットから順次決定さ
れていく。
従来の縦続型Ａ／Ｄ変換器の動作のタイミング図を第４
図だ従来の縦続型Ａ／Ｄ変換器を示す。
図だ従来の縦続型Ａ／Ｄ変換器を示す。
全ビットが変換されるには（１ピツ）Ａ／Ｄ変換時間）
×（ビット数）が必要であった。
×（ビット数）が必要であった。
発明が解決しようとする課題
しかしながら上記のような構成では、サンプル・ホール
ド回路１−１は、最終のピッ） （Ｌ Ｓ Ｂ）が確定
するまでアナログ争データを保持しなければならず、こ
の時間がＡ／Ｄ変換器としての最高便換速度を制限し、
高速の縦続型Ａ／Ｄ変換ができなかった。
ド回路１−１は、最終のピッ） （Ｌ Ｓ Ｂ）が確定
するまでアナログ争データを保持しなければならず、こ
の時間がＡ／Ｄ変換器としての最高便換速度を制限し、
高速の縦続型Ａ／Ｄ変換ができなかった。
本発明は、かかる点に鑑み、高速のＡ／Ｄ変換器を提供
することを目的とする。
することを目的とする。
課題を解決するための手段
本発明は、アナログ入力電圧を保持するための第１のサ
ンプル・ホールド回路と、入力電圧と参照電圧を比較し
て１ビットのディジタル値を出力するとともに参照電圧
を対称線として折り返す特性またはのこぎり状の入出力
特性をもつ１ビット・アナログ・ディジタル変換器を必
要な数だけ縦続に接続し、それらの１つ以上の段間にア
ナログ電圧を保持するための第１以外のサンプル・ホー
ルド回路とを備えた縦続型アナログ・ディジタル変換器
である。
ンプル・ホールド回路と、入力電圧と参照電圧を比較し
て１ビットのディジタル値を出力するとともに参照電圧
を対称線として折り返す特性またはのこぎり状の入出力
特性をもつ１ビット・アナログ・ディジタル変換器を必
要な数だけ縦続に接続し、それらの１つ以上の段間にア
ナログ電圧を保持するための第１以外のサンプル・ホー
ルド回路とを備えた縦続型アナログ・ディジタル変換器
である。
作 用
本発明は前記した構成により、変換が進み第２のサンプ
ル・ホールド°回路に変換途中のアナログ電圧が保持さ
れたあと第１のサンプル・ホールド回路は次のアナログ
入力電圧の取り込みを開始でき、このことによって変換
周期を短くできる。
ル・ホールド°回路に変換途中のアナログ電圧が保持さ
れたあと第１のサンプル・ホールド回路は次のアナログ
入力電圧の取り込みを開始でき、このことによって変換
周期を短くできる。
実施例
第１図は本発明の実施例における８ビットのパイプライ
ン化縦続型Ａ／Ｄ変換器のブロック図を示すものである
。第１図において、１−１゜１−２はサンプル・ホール
ド回１２−１〜２−８はそれぞれ１ビットのＡ／Ｄ変換
器である。
ン化縦続型Ａ／Ｄ変換器のブロック図を示すものである
。第１図において、１−１゜１−２はサンプル・ホール
ド回１２−１〜２−８はそれぞれ１ビットのＡ／Ｄ変換
器である。
以上のように構成された本実施例の縦続型Ａ／Ｄ変換器
について、以下その動作を説明する。
について、以下その動作を説明する。
サンプル・ホールド回路１−１に保持された入力アナロ
グ電圧が１ピツ）Ａ／Ｄ変換器２−１に入力される。１
ピツ） Ａ ／ Ｄ変換器２−１では、入力電圧と参照
電圧を比較してその大小関係により最上位ピッ）（ＭＳ
Ｂ）を出力するとともに入力電圧から最上位ビットに対
応するアナログ電圧をひいた電圧を（２倍して）次の１
ピツ）Ａ／Ｄ変換器２−２に出力する。１ピツ）Ａ／Ｄ
変換器２−２〜２−３では、それぞれ前段からの入力電
圧と参照電圧を比較してその大小関係により１ビットを
出力するとともに入力電圧からそのビットに対応するア
ナログ電圧をひいた電圧を（２倍して）次の１ピツ）Ａ
／Ｄ変換器に出力する。このようにしてディジタル出力
は上位ビットから決定されていく。
グ電圧が１ピツ）Ａ／Ｄ変換器２−１に入力される。１
ピツ） Ａ ／ Ｄ変換器２−１では、入力電圧と参照
電圧を比較してその大小関係により最上位ピッ）（ＭＳ
Ｂ）を出力するとともに入力電圧から最上位ビットに対
応するアナログ電圧をひいた電圧を（２倍して）次の１
ピツ）Ａ／Ｄ変換器２−２に出力する。１ピツ）Ａ／Ｄ
変換器２−２〜２−３では、それぞれ前段からの入力電
圧と参照電圧を比較してその大小関係により１ビットを
出力するとともに入力電圧からそのビットに対応するア
ナログ電圧をひいた電圧を（２倍して）次の１ピツ）Ａ
／Ｄ変換器に出力する。このようにしてディジタル出力
は上位ビットから決定されていく。
１ピツ）Ａ／Ｄ変換器２−４のアナログ′直圧出力は第
２のサンプル・ホールド回路１−２で保持される。１ピ
ツ）Ａ／Ｄ変換器２−６は第２のサンプル・ホールド回
路１−２で保持されているアナログ電圧を入力し参照電
圧と比較してその大小関係によって１ビットを出力する
とともに入力電圧からそのビットに対応するアナログ電
圧をひいた電圧を（２倍して）次の１ピツ）Ａ／Ｄ変換
器２−６に出力する。１ピツ）Ａ／Ｄ変換器２−６〜２
−７では、それぞれ前段からの入力電圧と参照電圧を比
較してその大小関係により１ビットを出力するとともに
入力電圧からそのビットに対応す４アナログ電圧をひい
た電圧を（２倍して）次の１ピン）Ａ／Ｄ変換器に出力
する。
２のサンプル・ホールド回路１−２で保持される。１ピ
ツ）Ａ／Ｄ変換器２−６は第２のサンプル・ホールド回
路１−２で保持されているアナログ電圧を入力し参照電
圧と比較してその大小関係によって１ビットを出力する
とともに入力電圧からそのビットに対応するアナログ電
圧をひいた電圧を（２倍して）次の１ピツ）Ａ／Ｄ変換
器２−６に出力する。１ピツ）Ａ／Ｄ変換器２−６〜２
−７では、それぞれ前段からの入力電圧と参照電圧を比
較してその大小関係により１ビットを出力するとともに
入力電圧からそのビットに対応す４アナログ電圧をひい
た電圧を（２倍して）次の１ピン）Ａ／Ｄ変換器に出力
する。
比較してその大小関係により１ピツ）（ＬＳＢ）を出力
する。
する。
ディジタル出力は上位ビットから決定されていくが、変
換が進み第２のサンプル・ホールド回路１−２に変換途
中のアナログ電圧が保持されたあと、１ピツ）Ａ／Ｄ変
換器２−６以降の変換を続けると同時に第１のサンプル
・ホールド回路１−１は次のアナログ入力電圧の取シ込
みを開始することによって見かけ上、変換速度が２倍に
できる。
換が進み第２のサンプル・ホールド回路１−２に変換途
中のアナログ電圧が保持されたあと、１ピツ）Ａ／Ｄ変
換器２−６以降の変換を続けると同時に第１のサンプル
・ホールド回路１−１は次のアナログ入力電圧の取シ込
みを開始することによって見かけ上、変換速度が２倍に
できる。
なお、変換途中のアナログ信号を保持するサンプル・ホ
ールド回路をさらに増やすことによって、より変換周期
を短くできる。
ールド回路をさらに増やすことによって、より変換周期
を短くできる。
発明の詳細
な説明してきたように、本発明によれば、高速・高精度
なＡ／Ｄ変換器を構成することができ、その実用的効果
は大きい。
なＡ／Ｄ変換器を構成することができ、その実用的効果
は大きい。
第１図は本発明の実施例におけるパイプライン化縦続型
へ／Ｄ変換器のブロック図、第２図は同Ａ／Ｄ変換器の
動作を示すタイミング図、第３図は従来の縦続型Ａ／Ｄ
変換器の１０ツク図、第４図は従来の縦続型Ａ／Ｄ変換
器の動作を示すタイミング図、第５図は１ピツ）Ａ／Ｄ
変換器入出力特性図、第６図は他の１ピツ）Ａ／Ｄ変換
器入出力特性図である。 １−１．１−２・・・・・・サン１フ２番ホールト回路
、２−１〜２−８・・・・・・１ピツ）Ａ／Ｄ変換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ト
） 障
へ／Ｄ変換器のブロック図、第２図は同Ａ／Ｄ変換器の
動作を示すタイミング図、第３図は従来の縦続型Ａ／Ｄ
変換器の１０ツク図、第４図は従来の縦続型Ａ／Ｄ変換
器の動作を示すタイミング図、第５図は１ピツ）Ａ／Ｄ
変換器入出力特性図、第６図は他の１ピツ）Ａ／Ｄ変換
器入出力特性図である。 １−１．１−２・・・・・・サン１フ２番ホールト回路
、２−１〜２−８・・・・・・１ピツ）Ａ／Ｄ変換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ト
） 障
Claims (1)
- アナログ入力電圧を保持するための第１のサンプル・ホ
ールド回路と、入力電圧と参照電圧を比較して１ビット
のディジタル値を出力するとともに参照電圧を対称線と
して折り返す特性またはのこぎり状の入出力特性をもつ
１ビット・アナログ・ディジタル変換器を必要な数だけ
縦続に接続し、それらの１つ以上の段間にアナログ電圧
を保持するための前記第１のサンプル・ホールド回路以
外のサンプル・ホールド回路とを備えた縦続型アナログ
・ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292988A JPH01189230A (ja) | 1988-01-22 | 1988-01-22 | 縦続型アナログ・ディジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292988A JPH01189230A (ja) | 1988-01-22 | 1988-01-22 | 縦続型アナログ・ディジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189230A true JPH01189230A (ja) | 1989-07-28 |
Family
ID=11819002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292988A Pending JPH01189230A (ja) | 1988-01-22 | 1988-01-22 | 縦続型アナログ・ディジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189230A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04371025A (ja) * | 1991-06-19 | 1992-12-24 | Nec Corp | Ａ／ｄ変換回路 |
| JPH05175844A (ja) * | 1991-12-20 | 1993-07-13 | Kawasaki Steel Corp | Ａ／ｄ変換回路 |
-
1988
- 1988-01-22 JP JP1292988A patent/JPH01189230A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04371025A (ja) * | 1991-06-19 | 1992-12-24 | Nec Corp | Ａ／ｄ変換回路 |
| JPH05175844A (ja) * | 1991-12-20 | 1993-07-13 | Kawasaki Steel Corp | Ａ／ｄ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63215223A (ja) | アナログ−デイジタル変換器 | |
| JPH0426229A (ja) | 直並列型アナログ／ディジタル変換器 | |
| GB1371413A (en) | High speed analogue-to-digital converter | |
| US4691190A (en) | Analog-digital converter | |
| AU654456B2 (en) | High-speed A/D conversion using a series of one-bit conversion stages | |
| JPH01189230A (ja) | 縦続型アナログ・ディジタル変換器 | |
| US6700523B2 (en) | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages | |
| JPS61292420A (ja) | Ａ／ｄ変換器 | |
| JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| KR0146068B1 (ko) | 논리 문턱전압을 이용한 아날로그/디지탈 변환기 | |
| JPS6066524A (ja) | Ａ／ｄ変換器 | |
| JPS61152130A (ja) | コンパレ−タ | |
| KR930000486B1 (ko) | 파이프 라인식 병렬처리를 이용한 고속축차 비교방식의 아날로그/디지탈 변환 장치 및 변환 방법 | |
| GB2145889A (en) | Analog-to-digital conversion | |
| JPS62151025A (ja) | Ａｄ変換回路 | |
| RU29633U1 (ru) | Аналого-цифровой преобразователь с внутренней памятью (варианты) | |
| JPH04280121A (ja) | 直並列型アナログ／デジタル変換器 | |
| JPH01208023A (ja) | Ａ／ｄコンバータ | |
| JPS58121826A (ja) | アナログ−デイジタル変換器 | |
| JPH01120126A (ja) | 縦続形ａ／ｄ変換器 | |
| JPH0433414A (ja) | Ａ／ｄ変換器 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JPS6149525A (ja) | アナログ・デイジタル変換器 | |
| JPS61194919A (ja) | アナログ・デイジタル変換器 |