KR880002500B1 - 16비트용 고속 a/d 콘버터 - Google Patents
16비트용 고속 a/d 콘버터 Download PDFInfo
- Publication number
- KR880002500B1 KR880002500B1 KR1019860000979A KR860000979A KR880002500B1 KR 880002500 B1 KR880002500 B1 KR 880002500B1 KR 1019860000979 A KR1019860000979 A KR 1019860000979A KR 860000979 A KR860000979 A KR 860000979A KR 880002500 B1 KR880002500 B1 KR 880002500B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- converter
- signal
- output
- value
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 회로도.
제2도는 제1도에 있어서 각 부분 입출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 샘플링부 2 : 8비트용 A/D콘버터
3, 5 : 래취부 4 : 16비트용 A/D콘버터
6 : 비교기 7 : 8비트용 축차비교 래지스터
8 : 인버터
본 발명은 16비트용 고속 A/D콘버터에 관한 것으로써, 기존의 축자비교 방식을 변형하여 상위 8비트는 ADC, 하위 8비트는 축차비교 레지스터를 이용하여, 입력되는 아날로그신호를 신속히 디지탈신호로 콘버터 할 수 있는 회로에 관한 것이다.
우선 본 발명에서 사용하는 축차비교형 A/D방식은 디지탈 출력이 되는 레지스터의 내용을 D/A변환하고, 이 D/A변환 출력이 입력 아날로그 신호 즉 전압치와 같아지도록 레지스터의 최상위 비트(MSB)에서 축차비교하여 설정하도록 한 것이다.
우선 본 발명에서 사용하는 축차비교형 A/D방식은 디지탈 출력이 되는 레지스터의 내용을 D/A변환학, 이 D/A변환 출력이 입력 아날로그 신호 즉 전압치와 같아지도록 레지스터의 최상위 비트(MSB)에서 축차비교하여 설정하도록 한 것이다.
일반적으로 고속 A/D콘버터는 비교기를 병렬로 이용하여 아날로그 신호를 디지탈 신호로 콘버터하는데 디지탈의 비트수가 늘어날수록 비교기 수가 증가하므로 가격면에서 무척 고가이다. 따라서 디지탈 오디오 시스템에서 이용되는 A/D콘버터는 고속을 요하나 상기와 같이 비교기를 병렬로 이용하여 아날로그 신호를 디지탈 신호로 콘버터하는 A/D콘버터를 사용할 경우에는 오디오 시스템의 전체 단가가 무척 고가인 단점이 있다.
따라서 본 발명은 상기와 같은 고속 A/D콘버터의 제반 결점을 해소코저 안출한 것으로서 축차비교 방식을 변형하여 아날로그 신호를 기존의 축차비교 방식보다 고속으로 디지탈 신호로 콘버터할 수 있는 16비트용 A/D콘버터를 제공하는데 그 주 목적이 있다.
본 발명의 다른 목적은 제조단가 및 부피가 적은 고속 A/D, D/A겸용 콘버터를 제공하는데 있다.
이하 첨부된 도면에 의거하여 본 발명의 목적을 달설할수 있는 실시예를 상세히 기술하면 다음과 같다.
제1도는 본 발명의 회로도로써, 아날로그 신호가 샘플링부(1)를 거쳐 표본화된 이후에 8비트용 A/D콘버터(2)의 입력단자에 인가되도록 하며, 상기 8비트용 A/D콘버터(2)에서 출력된 디지탈신호가 래취부(3)를 거쳐 16비트용 D/A콘버터(4) 입력단자에 연결되도록 함과 동시에 출력단자(OUT15-OUT8)에 출력되도록 연결한다.
한편 샘플링부(1)에서 출력되는 신호와 16비트용 D/A콘버터(4)에서 출력된 아날로그 신호가 비교기(6)의 입력단자에 각각 인가되도록 연결하며, 상기 비교기(6)에서 비교되어 출력된 신호가 8비트용 축차비교레지스터(7)의 데이터 입력단자(DA)에 입력되도록 연결한다. 그리고 상기 8비트용 축차비교 레지스터(7)에서 출력된 8비트 디지달 신호를 16비트용 D/A콘버터(4)에 연결함과 동시에 래취부(5)를 거쳐 출력단자(OUT7-OUT0)에 출력되도록 한다. 한편 8비트용 축차비교 레지스터(7)의단자와 Qcc단자에서 출력된 신호가 인버터(8)를 거쳐 샘플링부(1)의 콘트롤단자(C1)에인가되도록 하여 본 회로를 구성한다.
상기와 같은 구성을 가진 본 발명의 회로동작 설명 및 작용효과를 첨부된 도면 제2도를 참조하여 설명한다.
샘플링부(1)에 입력된 아날로그 신호가 입력되어 표본화 아날로그 신호가 일정한 값을 유지하는 동안 이값의 상위 8비트(BIT)에 해당되는 디지탈 값은 8비트용 A/D콘버터(2)에 의해 발생되어 래취부(3)에 인가되어 래취된다. 이때 상기 래취부(3)의 콘트롤단자(C2)에는 제2도의 C2와 같이 펄스 업 엣지가 되는 순간 래취되며, 그리고 8비트용 축차비교 레지스터(7)에 스타트시 출력되는 출력단자의 출력이 제2도의과 같이 펄스 업 엣지가 되는 순간 래취된다. 또한 8비트용 축차비교 레지스터(7)의 스타단자에 제2도와 같이 펄스 업 엣지 펄스가 인가되는 순가부터 샘플링부(1)에서 아날로그 신호가 표본화된 값을 추적하여 이 값의 하위 8비트 값을 8클럭(Clock)동안 결정한다. 상기와 같이 래취부(1)에 래취된 상위 8비트 값과 8비트용 축차 비교 레지스터(7)의 동작에 의한 하위 8비트 값이 16비트용 A/D콘버터(4)에 각각 인가되어 출력단자(OUT)에서 아날로그 값이 출력되어 비교기(6)의 일측 입력단자에 인가되고, 상기 비교기(6)의 타측입력단자에 샘플링부(1)에서 표본화된 아날로그 값이 입력되는 비교기(6)에서는 입력된 두 아날로그 값을 비교 판단하여 이 결과를 8비트용 축차비교 레지스터(7)의 데이터 입력단자(DA)에 제공하여 줌으로써 8비트용 축차비교 레지스터(7)는 샘플링부(1)에서 표본화된 아날로그 신호의 하위 8비트 디지탈 값을 제2도의 OUT7-OUT0와 같이 결정한다. 이와 같이 결정된 하위 8비트 디지탈 값은 16비트용 D/A콘버터(4)의 입력단자에 인가함가 동시에 래취부(5)의 콘트롤 단자 (C3)에 인가된 신호가 제2도의 C3와 같이 펄스 업 엣지가 되는 순간에 래취부(5)에 래취함으로써 래취부(3)에서 래취된 데이터 값과 함께 A/D전환되어 출력단자(OUT15-OUT0)에 16비트 디지탈 신호를 고속으로 발생하게 된다.
상술한 바와 같이 본 발명에 의하면 축자비교방식을 변형하여 입력된 아날로그 신호를 기존의 축차비교방식보다 약 2배의 고속으로 16비트 디지탈 신호로 콘버젼할수 있으며 가격이저렴하고 D/A를 공용할 수 있는 콘버터를 제공할수 있는 잇점이 있다.
Claims (1)
- 입력된 아날로그 신호를 표본화하여 8비트용 A/D 콘버터(2)에 입력하는 샘플링부(1)와, 상기 샘플링부(1)에서 입력된 아날로그 신호를 표본화된 신호를 8비트 디지탈 신호로 콘버터하는 8비트용 A/D 콘버터(2)와, 샘플링된 아날로그 값을 추적하여 이 값의 하위 8비트값을 8클럭동안 결정하는 8비트용 축차비교 레지스터(7)와, 상기한 8비트용 A/D 콘버터(2)에서 출력된 디지탈 값을 래취하는 래취부(3)와, 상기의 래취부(3)와 출력된 상위 8비트 디지탈 신호와 8비트용 축차비교 레지스터(7)에서 출력된 하위 8비트 디지탈 신호를 입력으로 하여 아날로그 신호를 출력하는 16비트용 D/A 콘버터(4)와, 샘플링부(1)에서 출력된 아날로그 값과 16비트용 D/A 콘버터(4)에서 출력된 아날로그 값을 비교판단하여 8비트용 축차비교 레지스터(7)의 데이터 입력단자(DA)에 인가하는 비교기(6)와, 8비트용 축차비교 레지스터(7)의 스타트단자와, 비교단자 (Qcc)에서 출력된 신호를 반전시켜 샘플링부(1)의 콘트롤단자C4)에 콘트롤신호를 인가하는 인버터 (8)와, 8비트용 측차비교 레지스터(7)에서 출력된 디지탈 값을 래취하는 래취부(5)등을 포함하여 이루어지는 것을 특징으로 하는 16비트용 고속 A/D콘버터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860000979A KR880002500B1 (ko) | 1986-02-12 | 1986-02-12 | 16비트용 고속 a/d 콘버터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860000979A KR880002500B1 (ko) | 1986-02-12 | 1986-02-12 | 16비트용 고속 a/d 콘버터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870008442A KR870008442A (ko) | 1987-09-26 |
KR880002500B1 true KR880002500B1 (ko) | 1988-11-19 |
Family
ID=19248416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860000979A KR880002500B1 (ko) | 1986-02-12 | 1986-02-12 | 16비트용 고속 a/d 콘버터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR880002500B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100884166B1 (ko) * | 2006-06-21 | 2009-02-17 | 산요덴키가부시키가이샤 | Ad/da 변환 겸용 장치 |
-
1986
- 1986-02-12 KR KR1019860000979A patent/KR880002500B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100884166B1 (ko) * | 2006-06-21 | 2009-02-17 | 산요덴키가부시키가이샤 | Ad/da 변환 겸용 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR870008442A (ko) | 1987-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333006B1 (ko) | 서브-레인징아날로그-디지탈변환기 | |
US4994806A (en) | Flash-successive approximation analog-to-digital converter | |
JPS63215223A (ja) | アナログ−デイジタル変換器 | |
US4553128A (en) | Analog-to-digital converter | |
US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
KR100235465B1 (ko) | 플래시형 아날로그-디지탈 변환기 | |
KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
US5084701A (en) | Digital-to-analog converter using cyclical current source switching | |
JP4540829B2 (ja) | アナログデジタルコンバータ | |
KR100339542B1 (ko) | 고속 아날로그/디지털 변환기 | |
KR0146068B1 (ko) | 논리 문턱전압을 이용한 아날로그/디지탈 변환기 | |
KR900008036Y1 (ko) | 다 채널 데이터 취득회로 | |
JPS6097727A (ja) | A/d変換器 | |
JPH0446016B2 (ko) | ||
KR910001936Y1 (ko) | A/d변환기의 비교기 회로 | |
JPS6212213A (ja) | アナログデジタル変換器 | |
JPS6079826A (ja) | シリアル出力形a/d変換器 | |
JP2604740B2 (ja) | アナログ−デジタル変換器 | |
RU2024193C1 (ru) | Аналого-цифровой преобразователь с коррекцией случайной погрешности | |
JPH01189230A (ja) | 縦続型アナログ・ディジタル変換器 | |
JPS58159023A (ja) | アナログ・デジタル変換回路 | |
KR900008271Y1 (ko) | A/d변환기의 에러 조정회로 | |
JP2832947B2 (ja) | 直並列型a/d変換器 | |
JP2904239B2 (ja) | A/d変換回路 | |
SU1480128A1 (ru) | Параллельно-последовательный аналого-цифровой преобразователь |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |