KR900008036Y1 - 다 채널 데이터 취득회로 - Google Patents
다 채널 데이터 취득회로 Download PDFInfo
- Publication number
- KR900008036Y1 KR900008036Y1 KR2019860004101U KR860004101U KR900008036Y1 KR 900008036 Y1 KR900008036 Y1 KR 900008036Y1 KR 2019860004101 U KR2019860004101 U KR 2019860004101U KR 860004101 U KR860004101 U KR 860004101U KR 900008036 Y1 KR900008036 Y1 KR 900008036Y1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- register
- input
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 고안에 따른 회로도.
제 2 도는 제 1 도의 각부분 입출력 파형을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 비교부 2 : 멀티플렉서
3 : 연차근사용 레지스터 4 : D/A콘버터
5 : 래치부 I : 인버터
AN : 앤드게이트
본 고안은 다채널 데이터 취득회로에 관한 것으로서, 특히 아날로그 멀티플렉서를 사용하지 않고 디지탈 멀티플렉서 및 레지스터 등을 사용하여 데이터를 취득할 수 있는 회로에 관한 것이다.
종래에 사용되던 다 채널 데이터 취득회로는 입력되는 아날로그 신호를 디지탈 신호로 콘버터하기 위해서 A/D 콘버터를 사용하여 데이터를 취득하였다.
그런데 아날로그 신호를 샘플링 및 홀드하므로 잡음이 혼합된 신호가 비교기를 통하여 디지탈화되는 과정을 거쳐 A/D 콘버터 되기 때문에 출력된 데이터가 정확도가 떨어지며, 또한 시간이 많이 걸리는 점과 A/D 콘버터차체의 단가가 무척 고가이기 때문에 이를 이용하여 제조된 시스템의 제조단가가 고가인 단점이 있었다.
따라서 본 고안은 상기와 같은 종래의 다 채널 데이터 취득회로의 단잠을 해소코져 안출한 것으로 다 채널에서 사용되는 데이터가 출력되는 시간을 단축할 수 있고 또 정확도가 좋은 데이터를 출력할 수 있는 데이터 취득 회로를 제공하는데 그 목적이 있다.
이하 첨부된 도면에 의거하여 본 고안의 목적을 달성할 수 있는 실시예를 상세히 기술하면 다음과 같다.
제 1 도는 본 고안에 따른 회로도이며, 제 2 도는 제 1 도의 각부분 입출력 파형을 도시한 도면이다.
제 1 도는 본 고안의 회로도로서, 아날로그 신호를 비교부(1)의 비교기(CP1-CP8)이 비반전단자(+)에 각각 인가되도록 연결하며, 상기 비교기(CP1-CP8)의 반전단자(-)에는 후술하는 D/A 콘버터의 출력단자(OUT)에서 출력된 기준전압이 인가되도록 한다.
그리고 상기한 비교부(1)의 비교기(CP1-CP8) 출력이 멀티플렉서(2)의 입력단자(D0-D7)에 각각 인가되도록 하여, 이때 멀티플렉서(2)의 셀렉터단자(S1,S2,S3)에 인가된 데이터에 따라서 출력단자(Y)에서 출력된 데이터가 연차근사용 레지스터(3)의 데이터 입력단자(D)에 인가되도록 하며, 연차근사용 레지스터(3)의 스토로브단자(S) 및 클럭단자(CK)에는 주변 시스템에서 이용되는 스트로브신호(S)와 클럭펄스(CK)가 인가되도록 한다.
한편 상기한 연차근사용 레지스터(3)의 출력단자(D0-D11)에서 출력된 데이터가 D/A 콘버터(4)의 데이터 입력단자(D0-D11)에 인가되도록 하며, 또 래치부(5)의 데이터 입력단자에 연결하여 구성된 본 고안의 회로는 연차근사법으로써 최대 기준전압의 1/2씩 나누어서 입력되는 아날로그 신호와 비교하여 트래킹(tracking)해나가는 방법으로 구성된다.
상기한 바와 같은 구성을 가진 본 고안의 회로동작을 첨부된 도면 제 2 도의 입출력 파형도를 인용하여 전체적으로 설명한다.
먼저 외부에서 아날로그 신호가 본 고안 회로의 비교부(1)의 비교기(CP1-CP8)의 비반전단자(+)에 인가되면 D/A 콘버터(4)의 출력단자(OUT)에서 출력된 기준전압과 비교하여 디지탈 신호로 되어 멀티플렉서(2)의 입력단자(D0-D7)에 각각 입력된다. 그런데 상기 멀티플렉서(2)의 입력단자(D0-D7)에 입력된 데이터는 셀렉터단자(S1,S2,S3)에 인가된 데이터 즉, A,B,C에 따라서 아래 표 1과 같이 출력단자(Y)에 출력되어 연차근사용 레지스터(3)의 입력단자(D)에 입력된다.
[표 1]
따라서 연차근사용 레지스터(3)는 스트로브단자및 클럭단자(CK)에 제 2 도의 S와 CK1와 같은 펄스가 입력되면 입력단자(D)에 입력된 직렬데이터를 쉬프트(Shift)해 가면서 출력단자(D0-D11)에 출력한다. 이때 상기 연차근사용 레지스터(3)의 입력단자(D)에 인가된 데이터가 시간에 따라서 출력단자(D0-D11)에 출력하는 데이터는 아래 표 2와 같다.
[표 2]
상기 표 2와 같이 출력을 한 연차근사용 레지스터(3)의 출력이 D/A 콘버터(4)의 입력단자(D0-D11)에 각각 인가되는 한편 래치부(5)의 각 입력단자에 인가되어 래치된 후 디지탈 신호로 출력되어 채널을 선택한다.
그런데 상기 래치부(5)의 클럭단자(CK)에는 제 2 도의 CK2와같이 연차근사용 레지스터(3)의 스트로브(((스캔처리))단자에 인가된 제 2 도의 S와 같은 파형과 데이터 래치 출력단자(Q)에 인가된 제 2 도의 Q의 같은 펄스를 반전한 펄스를 논리곱한 파형이 인가된다.
상술한 바와 같이 본 고안에 의하면 D/A콘버터(4)와 연차근사용 레지스터(2) 등을 사용하여 나 채널에서 사용되는 데이터가 출력되는 시간을 단축할 수 있으며 정확도가 좋은 데이터를 출력할 수 있는 이점이 있다.
Claims (1)
- 입력단자에 인가된 아날로그 신호와 기준전압을 비교하여 디지탈 데이터를 출력하는 비교부(1)와, 상기한 비교부(1)에서 출력된 디지탈 데이터를 받아 멀티플렉서한 후 직렬데이터를 출력하는 멀티플렉서부(2)와, 상기의 멀티플렉서부(2)에서 출력된 직렬데이터를 입력으로 하여 입력된 데이터를 쉬프트시켜 출력하는 연차근사용 레지스터(3)와, 연차근사용 레지스터(3)에서 출력된 디지탈 데이터를 받아 아날로그 신호를 콘버터하여 상기한 비교부(1)의 기준전압으로 사용하도록 하는 D/A 콘버터(4)와, 연차근사용 레지스터(3)에서 출력된 디지탈 데이터를 받아서 연차근사용 레지스터(3)의 스트로브신호(S)와 반전되는 연차근사용 레지스터의 데이터래치 출력단자(Q)와 같은 펄스를 논리곱하는 앤드게이트의 출력을 클럭펄스로 하여 래치하는 래치부(5)등을 포함하여 이루어진 것을 특징으로 하는 다 채널 데이터 취득회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860004101U KR900008036Y1 (ko) | 1986-04-01 | 1986-04-01 | 다 채널 데이터 취득회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860004101U KR900008036Y1 (ko) | 1986-04-01 | 1986-04-01 | 다 채널 데이터 취득회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870017092U KR870017092U (ko) | 1987-11-30 |
KR900008036Y1 true KR900008036Y1 (ko) | 1990-09-03 |
Family
ID=19250123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860004101U KR900008036Y1 (ko) | 1986-04-01 | 1986-04-01 | 다 채널 데이터 취득회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900008036Y1 (ko) |
-
1986
- 1986-04-01 KR KR2019860004101U patent/KR900008036Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR870017092U (ko) | 1987-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950013873B1 (ko) | 부범위(subranging) 아나로그 대 디지탈 변환기 장치 | |
ATE75895T1 (de) | Verfahren und system zum verarbeiten von digitalen signalen mit phasenkorrekturmerkmalen. | |
AU622552B2 (en) | A method and an arrangement for accurated digital determination of the time or phase position of a signal pulse train | |
US6169504B1 (en) | Device and method for converting analog signal to digital signal using interleaving sampling | |
US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
US5210538A (en) | Glitch detection circuit and method | |
KR900008036Y1 (ko) | 다 채널 데이터 취득회로 | |
US5061926A (en) | AD converter using successive comparison | |
KR100272119B1 (ko) | 펄스폭 변조 회로 | |
JPH0645936A (ja) | アナログ・デジタル変換方式 | |
KR100252478B1 (ko) | 아날로그디지털컨버터의앰프오프셋평가방법 | |
JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
JP3112792B2 (ja) | アナログ・ディジタル変換器 | |
JPS58159023A (ja) | アナログ・デジタル変換回路 | |
SU1406792A1 (ru) | Устройство дл измерени аналоговых величин с автоматическим масштабированием | |
KR970008909A (ko) | 아나로그/디지탈 변환기 | |
SU1478330A1 (ru) | Аналого-цифровой преобразователь | |
US20040130333A1 (en) | Rf power measurement | |
JPH07273652A (ja) | A/d変換回路 | |
JPH0927750A (ja) | アナログデジタル変換器 | |
KR900001445Y1 (ko) | Tv 신호용 a/d 변환기 | |
KR900008271Y1 (ko) | A/d변환기의 에러 조정회로 | |
JPS63185123A (ja) | アナログ・デイジタル変換装置 | |
KR20000061472A (ko) | 고속 아날로그/디지털 변환기 | |
JPH06252759A (ja) | アナログ−デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20000830 Year of fee payment: 11 |
|
EXPY | Expiration of term |