SU1478330A1

SU1478330A1 - Аналого-цифровой преобразователь

Info

Publication number: SU1478330A1
Application number: SU864136550A
Authority: SU
Inventors: Николай Михайлович Шагиев
Original assignee: Научно-производственное объединение "Рудгеофизика"
Priority date: 1986-10-20
Filing date: 1986-10-20
Publication date: 1989-05-07

Abstract

ИЗОБРЕТЕНИЕ ОТНОСИТСЯ К ИЗМЕРИТЕЛЬНОЙ ТЕХНИКЕ И МОЖЕТ БЫТЬ ИСПОЛЬЗОВАНО ПРИ АНАЛИЗЕ И РЕГИСТРАЦИИ ХАРАКТЕРИСТИК ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ В ЦВМ. ИЗОБРЕТЕНИЕ ПОЗВОЛЯЕТ УМЕНЬШАТЬ ДИНАМИЧЕСКУЮ ПОГРЕШНОСТЬ И ВРЕМЯ ПРЕОБРАЗОВАНИЯ АНАЛОГОВЫХ СИГНАЛОВ В ЦИФРОВУЮ ФОРМУ ПУТЕМ ВВЕДЕНИЯ В АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ УСТРОЙСТВ ВЫБОРКИ И ХРАНЕНИЯ И ВЫБОРА КАНАЛА ВО ВРЕМЯ ФОРМИРОВАНИЯ КОМПЕНСИРУЮЩЕГО НАПРЯЖЕНИЯ UK_МАКС/2. СИГНАЛ С ЗНАКОВОГО РАЗРЯДА АНАЛИЗАТОРА ПОСТУПАЕТ НА УПРАВЛЯЮЩИЙ ВХОД ВВЕДЕННОГО ИСТОЧНИКА ОПОРНОГО НАПРЯЖЕНИЯ, КОТОРЫЙ В ЗАВИСИМОСТИ ОТ ЗНАКА ВХОДНОГО НАПРЯЖЕНИЯ ВЫРАБАТЫВАЕТ ОПОРНОЕ НАПРЯЖЕНИЕ +UK_МАКС/4 ИЛИ - UK_МАКС/4. ЭТО НАПРЯЖЕНИЕ ПОДАЕТСЯ НА ПЕРВЫЙ ВХОД ДОПОЛНИТЕЛЬНО ВВЕДЕННОГО БЛОКА СРАВНЕНИЯ, НА ВТОРОЙ ВХОД КОТОРОГО ПОСТУПАЕТ КОМПЕНСИРУЮЩЕЕ НАПРЯЖЕНИЕ С ПРЕОБРАЗОВАТЕЛЯ КОД-АНАЛОГ ИЗВЕСТНОГО АЦП. ПРИ ПРЕВЫШЕНИИ КОМПЕНСИРУЮЩИМ НАПРЯЖЕНИЕМ ОПОРНОГО НАПРЯЖЕНИЯ /UK_МАКС/4/ НА ВЫХОДЕ БЛОКА СРАВНЕНИЯ ПОЯВЛЯЕТСЯ СИГНАЛ ПРЕВЫШЕНИЯ, КОТОРЫЙ ПОСТУПАЕТ НА ВВЕДЕННЫЙ ФОРМИРОВАТЕЛЬ ИМПУЛЬСА, ГДЕ ВЫРАБАТЫВАЕТСЯ СТРОБ-ИМПУЛЬС ДЛИТЕЛЬНОСТЬЮ ОТ МОМЕНТА ПРЕВЫШЕНИЯ ДО КОНЦА ВТОРОГО ТАКТА. СФОРМИРОВАННЫЙ СТРОБ-ИМПУЛЬС ПОДАЕТСЯ НА БЛОК ВЫБОРА И ФИКСАЦИИ НОМЕРА ПОСЛЕДОВАТЕЛЬНОСТИ, РАЗРЕШАЯ ЗАПИСЬ НОМЕРА КАНАЛА, В КОТОРОМ ПОЯВИЛСЯ СИГНАЛ ПРЕВЫШЕНИЯ. ТАКИМ ОБРАЗОМ, ВЫБОР КАНАЛА И СРАВНЕНИЕ АНАЛОГОВОГО СИГНАЛА С КОМПЕНСИРУЮЩИМ НАПРЯЖЕНИЕМ UK_МАКС/2 ПРОИЗВОДЯТСЯ ОДНОВРЕМЕННО И НА ВЫБОР КАНАЛА НЕ ЗАТРАЧИВАЕТСЯ ДОПОЛНИТЕЛЬНОГО ВРЕМЕНИ. 2 З.П. Ф-ЛЫ, 6 ИЛ.

Description

1

i

Изобретение относитс к измерительной технике и может быть использовано при анализе и регистрации характеристик электрических сигналов в специализированных цифровых вычислительных устройствах.

Цель изобретени - уменьшение динамической погрешности и времени преобразовани .

На фиг. 1 приведена структурна схема аналого-цифрового преобразовател ( на фиг. 2 и 3 - временные диаграммы, по сн ющие его работу; на фиг. 4 - электрическа принципиальна схема блока выбора и фиксации номера последовательности; на фиг. 5- электрическа принципиальна схема анализатора импульсной последователъности ( на фиг. 6 - электрическа принципиальна схема формировател кода, дл визуального контрол .

Аналого-цифровой преобразователь содержит М усилителей 1, М устройств 2 выборки-хранени , М компараторов 3, блок 4 выбора и фиксации номера последовательности, коммутатор 5, генератор 6, распределитель 7 импульсов, анализатор 8 импульсной последовательности, регистр 9, формирователь 10 кода дл визуального контрол , преобразователь 11 код - аналог, источник 12 опорного напр жени , блок 13 сравнени и формирователь 14 импульсов.

Блок выбора и фиксации номера импульсной последовательности (фиг. 4) содержит триггеры 15, коммутатор 16 на элементах 2И-ИЛИ-НЕ и инверторе, приоритетный шифратор 17 на элементах И-НЕ, триггеры 18, шифратор 19.

Анализатор импульсной последова- тельности(фиг. 5) содержит триггер 20, коммутатор 21 на элементах И-НЕ, группу элементов И 22.

Формирователь кода дл визуального контрол (фиг. 5) содержит мультиплексор 23 и коммутатор на элементах 2И-ИЛИ-НЕ 24 и инверторе 25.

Аналого-цифровой преобразователь работает следующим образом.

Входное напр жение Ux подаетс одновременно на входы всех М усилителей 1 с коэффициентами передачи, представл ющими степен ми обосновани системы счислени , по которой работает аналого-цифровой преобразователь . С выхода усилителей 1 усиленное входное напр жение поступает на сигнальные входы соответствующих устройств 2 выборки-хранени , на управл ющие входы которых подаетс n-ый тактовый импульс с распределител 7, представл ющий импульс готовности кода аналого-цифрового преобразовател . Во врем действи импульса готовности устройства 2 выборки-хранени повтор ют входные напр жени , поступающие с выходов соответствующих усилителей 1 , а по окончании импульса готовности запоминает их мгновенные значени и переход т в режим хранени на цикл преобразовани .

Запомненные мгновенные значени напр жений поступают на первые вхо

5

0

5

0

5

0

5

0

5

ды соответствующих компараторов 3, на вторые входы которых подаетс компенсирующее напр жение с преобразовател 11 код - аналог, а на третьи входы - импульсы с генератора 6 дл стробировани результатов сравнени в каждом такте цикла преобразовани . За врем действи строб-импульса на выходах тех компараторов, на которых компенсирующее напр жение превысило уровень входного напр жени , по вл ютс импульсы превышени , поступающие одновременно на коммутатор 5 и блок 4 выбора и фиксации номера последовательности, на управл ющие входы последнего подаютс также ИМПУЛЬСЫ с генератора 6 , импульс первого такта с распределител 7 и знаковый разр д с анализатора 8.

В блоке выбора и фиксации номера последовательности 4 перва группа триггеров 15 служит дл запоминани состо ни выходов компараторов 3 в каждом такте преобразовани . Передним фронтом каждого импульса, поступающего с генератора 6, все триггеры первой группы устанавливаютс в нулевое состо ние. Затем проход щими импульсами с компараторов, на которых компенсирующее напр жение превысило уровень входного напр жени , соответствующие триггеры первой группы устанавливаютс в единичное состо ние. Одновременно с одним из импульсов генератора 6 на блок 4 выбора и фиксации номера последовательности поступает импульс первого такта с распределител 7, передним фронтом которого все триггеры 18 второй группы устанавливаютс в едииничное состо ние, и сигналы с их выходов подаютс на шифратор 19, где вырабатываетс код номера компаратора Зт. В первом такте преобразовани всегда выбираетс га-й компаратор , что необходимо дл определени знака входного напр жени . Сигналы первой группы триггеров 15 с единичных или нулевых выходов, в зависимости от знака входного напр жени , через коммутатор 16 подаютс на приоритетный шифратор 17, где производитс выбор триггера (начина с нижнего по схеме), на котором окажетс высокий потенциал. Этот процесс повтор етс каздый такт преобразовани , но в триггеры 18 второй группы эта информаци записываетс только по строб-импульсу,

проход щему с формировател 14 импульсов .

Таким образом, блок 4 набора и фиксации номера последовательности 4 m-го компаратора, а во втором такте, при приходе строб-импульса, выбирает тот компаратор, начина с m-го, на выходе которого присутствует импульс превышени компенсирующего напр жени над уровнем входного напр жени , и запоминает код этого номера до конца цикла преобразовани .

Код номера выбранного компаратора который вл етс также кодом пор дка выходного кода аналого-цифрового преобразовател , подаетс на коммутатор 5, который подключает выход выбранного компаратора к входу анализатора 8, на управл ющие входы которого подаютс импульсы всех п тактов распределител 7. Дл по снени принципа работы анализатора 8 на фиг. 5 приведена его электрическа принципиальна схема. Импульс первого такта своим передним фронтом по R-входу устанавливает в нулевое состо ние триггер 20, S-вход которого через коммутатор 5 в данный момент подключен к компаратору 3„. На первый вход последнего в этом такте подаетс нулевой уровень компенсирующего напр жени (Uk 0), а на второй вход - усиленное входное напр жение (с выхода усилител 1 с наибольшим коэффициентом усилени ) Если усиленное входное напр жение превышает уровень компенсирующего напр жени , т.е. входное напр жение положительно, то на выходе компаратора Зт по вл етс импульс, который через коммутатор 5 поступает на S-вход триггера 20 и устанавливает его в единичное состо ние. При отрицательном входном сигнале компаратор 3 m не вырабатывает импульса и триггер 20 сохран ет нулевое состо ние . В зависимости от знака входного сигнала выход коммутатора 5 подключаетс к группе элементов И 22 через коммутатор 21, Так как импульсы тактов, поступающие с распределител 7, сдвинуты во времени друг относительно друга на период частоты следовани импульсов генератора 6, то в каждом также пишь на один из группы элементов И 22 подаетс импульс такта U, если на выбранном в этом цикле преобразовани компараторе 3 произойдет превыше

0

83306

ние компенсирующим напр жением урон- н входного сигнапс-i, то импульс1, превышени с указанного компаратора через коммутатор 5 и элемент И, и группы элементов 22, на который в данном такте подан тактовый импульс, проходит на вход соответствующего триггера регистра 9 и устанавливает

Q его в нулевое состо ние, так как в каждом такте передним фронтом тактового импульса соответствующий триггер устанавливаетс в единичное состо ние . Если же импульс превышени

с с компкратора 3; отсутствует в данном такте, то соответствующий триггер регистра 9 остаетс в единичном состо нии до конца цикла преобразовани . По переднему фронту первого тактового импульса следующего цикла преобразовани все триггеры регистра 9 устанавливаютс в нулевое состо ние . Выходной код с регистра 9, который представл ет выходной ток

5 мантиссы аналого-цифрового преобразовател через формирователь 10 кода поступает на преобразователь 11 код - аналог, где из этого кода вырабатываетс компенсирующее напр жение. Дл по снени принципа работы формировател 10 кода на фиг. 6 приведена его электрическа принципиальна схема.

На вход инвертора 25 подаетс

5 импульс п-го такта (импульс готовности кода АЦП) с распределител 7, который, проход через инвертор на первый управл ющий вход коммутатора на элементах 24, разрешает прохожде- ние через него кода с мультиплексора 23, в котором код, поступивший с регистра 9, преобразуетс из кода с плавающей зап той в код с фиксированной зап той путем выбора канала,

5 соответствующего коду,- поданному на управл ющие входы мультиплексора с блока 4 выбора и фиксации номера последовательности . Во всех других тактах цикла преобразовани на вто0 рой управл ющий вход коммутатора

подаетс потенциал, разрешающий прохождение кода с регистра 9 через коммутатор на вход преобразовател код - аналог 11. Во врем действи

5 импульса готовности кода АИД на выходе преобразовател 11 код - аналог можно наблюдать натуральную величину мгновенного ттченич амплитуды входного сигнала, что дает

0

возможность проследить неискаженную форму преобразуемого сигнала.

С знакового разр да анализатора 8 сигнал поступает на управл ющий вход источника 12 опорного напр жени , который в зависимости от знака входного напр жени вырабатывает опорное напр жение +UKwqkr/4 или

-U

К макс

/4. Это напр жение подаетс

на первый вход блока 13 сравнени , на второй вход которого поступает компенсирующее напр жение с преобразовател 11 код - аналог. При превышении компенсирующим напр жением

опорного напр жени U

К ДЛЯ КС

/4

на выходе блока сравнени по вл етс сигнал превышени , который поступает на формирователь 14 импульсов, где во втором такте, по импульсу второго такта, поступающего с распределител 7, вырабатываетс строб-импульс длительностью от момента превышени до конца второго такта (фиг. 2). Сформированный строб-импульс с выхода формировател 14 импульсов подаетс на третий управл ющий вход блока 4 выбора и фиксации номера последовательности где по этому импульсу производитс запись информации во вторую группу триггеров 18 (фиг. 4).

Таким образом, введение устройства выборки-хранени в АЦП снижает динамическую погрешность преобразовани , а выбор канала дл преобразовани входного напр жени до достижени компенсирующим напр жением значени UkMCIKC/2, позвол ет уменьшить врем преобразовани .

Claims

1. Аналого-цифровой преобразователь , содержащий М усилителей, входы которых объединены и вл ютс входной шиной, М компараторов, входы стробировани которых, вход распределител импульсов и первый управл ющий вх-од блока выбора и фиксации номера последовательности объединены и подключены к выходу генератора, а выходы блока выбора и фиксации номера последовательности вл ютс первой выходной шиной, соединены с соответствующими управл ющими входами коммутатора и первыми управл ющими входами формировател кода дл визуального контрол , выходы

5

0

5

0

5

0

5

0

5

которого через преобразователь код - аналог соединены с первыми информационными входами компараторов, выходы которых соединены с соответствующими информационными входами блока выбора и фиксации номера последовательности и коммутатора, выход которого соединен с информационным входом анализатора импульсной последовательности, управл ющие входы с первого по М-ый которого подключены к соответствующим выходам распределител импульсов и объединены с первыми входами регистра, второй вход которого подключен к первому выходу анализатора импульсной последовательности, а выходы соединены с информационными входами формировател кода дл визуального контрол и вл ютс второй выходной ши- рной, второй управл ющий вход блока выбора и фиксации номера последовательности соединен с первым выходом распределител импульсов, М-й выход которого соединен с дополнительным входом формировател кода дл визуального контрол , отличающийс тем, что, с целью уменьшени динамической погрешности и времени преобразовани , в него дополнительно введены М устройств выборки-хранени , соединенные последовательно , источник опорного напр жени , ( блок сравнени и формирователь импульсов, причем выход формировател импульсов соединен с третьим управл ющим входом блока выбора и фиксации номера последовательности, знаковый вход которого объединен с управл ющим входом источника опорного напр жени и подключен к первому выходу анализатора импульсной последовательности, вторые выходы которого соединены соответственно с третьими входами регистра, информационные входы устройств выборки-хранени подключены к выходам соответствующих усилителей, управл ющие входы объединены с дополнительным входом формировател кода дл визуального контрол , входы объединены, а выходы подключены к вторым информационным входам соответствующих компараторов , второй выход распределител импульсов соединен с управл ющим входом формировател импульсов, а второй вход блока сравнени подключен к выходу преобразовател код - аналог.

2. Преобразователь по п. 1, отличающийс тем, что.блок выбора и фиксации номера последовательности выполнен на первой и второй группах триггеров, коммутаторе, приоритетном шифраторе, шифраторе, причем R-входы трип еров первой группы объединены и вл ютс первым управл ющим входом блока, S-входы - информационным входами блока, выходы каждого триггера соединены с соответствующими информационными входами коммутатора, управл ющий вход которого вл етс знаковым входом блока, а выходы коммутатора через приоритетный шифратор соединены с D-входами триггеров второй группы, S-входы которых объединены и вл ютс вторым управл ющим входом блока, С-входы объединены и вл ютс третьи управл ющим входом блока, а выходы соединены с соответствующими входа0

0

ми шифратора, выходы которого вл ютс выходами блока.

3. Преобразователь по п. 1, отличающий с тем, что анализатор импульсной последовательности выполнен на триггере, коммутаторе и элементах И по количеству информационных разр дов преобразовател , первые входы которых вл ютс управл ющими с второго по М-й входами блока, вторые входы объединены и подключены к выходу коммутатора, первый и второй управл ющие входы которого подключены соответственно к пр мому и инверсному выходам триггера, R-вход которого вл етс первым управл ющим входом блока, S-вход - информационным входом блока и подключен к информационному входу коммутатора , инверсный выход вл етс первым выходом блока, а выходы элементов И - вторыми выходами блока.

фиг.1

I

Oj

Q p: r rs

§.

I

%

Щ.

a

ss

Й

Распределитель 7

Сконпаро- тороВ

С блока 6

С блока 8

CS/IOKO ft

ноУмк5 uffMKrt

фиг1

&je.S

На регистр