JPH0927750A - アナログデジタル変換器 - Google Patents
アナログデジタル変換器Info
- Publication number
- JPH0927750A JPH0927750A JP17576195A JP17576195A JPH0927750A JP H0927750 A JPH0927750 A JP H0927750A JP 17576195 A JP17576195 A JP 17576195A JP 17576195 A JP17576195 A JP 17576195A JP H0927750 A JPH0927750 A JP H0927750A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- multiplexer
- sample hold
- signal
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄスキャンタイミングを任意に制御でき
ること。 【構成】 スキャン周期をスキャン周期タイマ２６で設
定し、サンプリング時間をサンプリングタイマ２４で設
定すると、スキャン周期に応じたタイミング信号がタイ
ミング発生２０からマルチプレクサ１０に出力され、サ
ンプリング時間に応じたタイミング信号がタイミング発
生回路２０からサンプラー１２へ出力される。そしてマ
ルチプレクサ１０はタイミング信号に従って、各チャン
ネルから入力されたアナログ信号を順次選択し、サンプ
ラー１２はタイミング信号に従ってマルチプレクサ１０
からの信号を順次サンプリングする。
ること。 【構成】 スキャン周期をスキャン周期タイマ２６で設
定し、サンプリング時間をサンプリングタイマ２４で設
定すると、スキャン周期に応じたタイミング信号がタイ
ミング発生２０からマルチプレクサ１０に出力され、サ
ンプリング時間に応じたタイミング信号がタイミング発
生回路２０からサンプラー１２へ出力される。そしてマ
ルチプレクサ１０はタイミング信号に従って、各チャン
ネルから入力されたアナログ信号を順次選択し、サンプ
ラー１２はタイミング信号に従ってマルチプレクサ１０
からの信号を順次サンプリングする。
Description
【０００１】
【産業上の利用分野】本発明はアナログデジタル変換器
に係わり、特に、複数のチャンネル間を自動的に連続ス
キャンしてアナログ信号を順次デジタル信号に変換する
に好適な逐次アナログデジタル変換器に関する。
に係わり、特に、複数のチャンネル間を自動的に連続ス
キャンしてアナログ信号を順次デジタル信号に変換する
に好適な逐次アナログデジタル変換器に関する。
【０００２】
【従来の技術】従来、Ａ／Ｄ変換として、複数のチャン
ネルのうち指定のチャンネル間を自動的にスキャンでき
る機能を備えたものが知られている。この種の従来のＡ
／Ｄ変換器としては、図２に示すものがある。図２にお
いて、Ａ／Ｄ変換器は、フィルタ回路５０，５２、マル
チプレクサ５４、サンプラー５６、コンデン５８、コン
パレータ６０を備えて構成されている。図２に示すＡ／
Ｄ変換器においては、指定のチャンネル間を自動的にス
キャンすることはできるが、Ａ／Ｄ変換をスキャンモー
ドで使用する場合、次のような問題点がある。
ネルのうち指定のチャンネル間を自動的にスキャンでき
る機能を備えたものが知られている。この種の従来のＡ
／Ｄ変換器としては、図２に示すものがある。図２にお
いて、Ａ／Ｄ変換器は、フィルタ回路５０，５２、マル
チプレクサ５４、サンプラー５６、コンデン５８、コン
パレータ６０を備えて構成されている。図２に示すＡ／
Ｄ変換器においては、指定のチャンネル間を自動的にス
キャンすることはできるが、Ａ／Ｄ変換をスキャンモー
ドで使用する場合、次のような問題点がある。
【０００３】すなわち、マルチプレクサ５４の前段にフ
ィルタ回路５０，５２を設けた場合、回路上に発生する
Ｃ，Ｌ成分により取り込まれるべき状態値がオーバーシ
ュート及びリンギングを起こし、取り込み値に誤差を生
じる恐れがある。このため、多くの場合は、スキャンモ
ードは利用せず、周辺ハードウエアに依存し、且つ安定
化に必要な時間をおいてからＡ／Ｄ変換できる機能を利
用する場合が多い。すなわち、図３に示すように、Ａ／
Ｄ変換待ち時間が設定可能な単独Ａ／Ｄ変換機能を利用
する場合が多い。
ィルタ回路５０，５２を設けた場合、回路上に発生する
Ｃ，Ｌ成分により取り込まれるべき状態値がオーバーシ
ュート及びリンギングを起こし、取り込み値に誤差を生
じる恐れがある。このため、多くの場合は、スキャンモ
ードは利用せず、周辺ハードウエアに依存し、且つ安定
化に必要な時間をおいてからＡ／Ｄ変換できる機能を利
用する場合が多い。すなわち、図３に示すように、Ａ／
Ｄ変換待ち時間が設定可能な単独Ａ／Ｄ変換機能を利用
する場合が多い。
【０００４】一方、スキャン機能を積極的に利用して、
特定の信号を一定間隔で連続的にサンプリングする場
合、図４に示すように、ＣＰＵ６２に内蔵されたタイマ
を用いて、一定期間ごとに割込みをかけてＡ／Ｄ変換部
６４によってＡ／Ｄ変換を実行するようにしたものが提
案されている。しかし、ＣＰＵ６２に内蔵されたタイマ
を用いたものでも、図５に示すように、タイマ割込みよ
りも上位の割込みが発生すると、スキャンタイミングに
ずれが生じ、正確なスキャンができないことがある。ま
た、ＣＰＵ６２の制御クロックに制約があるため、スキ
ャン周期をある程度以上短くすることができないという
問題点があり、実際の応用には利用しにくかった。
特定の信号を一定間隔で連続的にサンプリングする場
合、図４に示すように、ＣＰＵ６２に内蔵されたタイマ
を用いて、一定期間ごとに割込みをかけてＡ／Ｄ変換部
６４によってＡ／Ｄ変換を実行するようにしたものが提
案されている。しかし、ＣＰＵ６２に内蔵されたタイマ
を用いたものでも、図５に示すように、タイマ割込みよ
りも上位の割込みが発生すると、スキャンタイミングに
ずれが生じ、正確なスキャンができないことがある。ま
た、ＣＰＵ６２の制御クロックに制約があるため、スキ
ャン周期をある程度以上短くすることができないという
問題点があり、実際の応用には利用しにくかった。
【０００５】
【発明が解決しようとする課題】上述したように従来技
術では、個々のチャンネルのＡ／Ｄ変換間隔は、そのＡ
／Ｄ変換器もしくはＡ／Ｄ変換器を組み込んだＣＰＵ処
理周期及び周辺ハードウエアの回路動作の遅延等によっ
て決まるものであった。
術では、個々のチャンネルのＡ／Ｄ変換間隔は、そのＡ
／Ｄ変換器もしくはＡ／Ｄ変換器を組み込んだＣＰＵ処
理周期及び周辺ハードウエアの回路動作の遅延等によっ
て決まるものであった。
【０００６】すなわち、Ａ／Ｄをスキャン機能で使用す
る場合の優位性としては、以下に速くスキャンできるか
という観点からのアプローチが主であり、スキャン間隔
を制御することには着目されていなかった。
る場合の優位性としては、以下に速くスキャンできるか
という観点からのアプローチが主であり、スキャン間隔
を制御することには着目されていなかった。
【０００７】本発明は、上記従来の課題を解決するもの
であり、スキャン周期とサンプルホールド時間のうち少
なくとも一方を任意に制御することができるアナログデ
ジタル変換器を提供することを目的とするものである。
であり、スキャン周期とサンプルホールド時間のうち少
なくとも一方を任意に制御することができるアナログデ
ジタル変換器を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数のチャンネルから入力されたアナロ
グ信号を指定のスキャン周期で順次選択するマルチプレ
クサと、マルチプレクサにより選択されたアナログ信号
を指定のサンプルホールド時間に従って順次サンプルホ
ールドするサンプルホールド回路と、サンプルホールド
回路によりサンプルホールドされた信号をデジタル信号
に変換するアナログデジタル変換部と、マルチプレクサ
のスキャン周期を設定するスキャン周期設定部と、サン
プルホールド回路のサンプルホールド時間設定するサン
プルホールド時間設定部とを備えているアナログデジタ
ル変換器を構成したものである。
に、本発明は、複数のチャンネルから入力されたアナロ
グ信号を指定のスキャン周期で順次選択するマルチプレ
クサと、マルチプレクサにより選択されたアナログ信号
を指定のサンプルホールド時間に従って順次サンプルホ
ールドするサンプルホールド回路と、サンプルホールド
回路によりサンプルホールドされた信号をデジタル信号
に変換するアナログデジタル変換部と、マルチプレクサ
のスキャン周期を設定するスキャン周期設定部と、サン
プルホールド回路のサンプルホールド時間設定するサン
プルホールド時間設定部とを備えているアナログデジタ
ル変換器を構成したものである。
【０００９】アナログデジタル変換器を構成するに際し
ては、前記アナログデジタル変換器のうちスキャン周期
設定部とサンプルホールド時間設定部のうち少なくとも
一方を備えたもので構成することもできる。
ては、前記アナログデジタル変換器のうちスキャン周期
設定部とサンプルホールド時間設定部のうち少なくとも
一方を備えたもので構成することもできる。
【００１０】
【作用】従って、本発明によれば、スキャン周期設定部
の設定によりマルチプレクサのスキャン周期を任意の周
期に設定したり、サンプルホールド時間設定部の設定に
よりサンプルホールド回路のサンプルホールド時間を任
意の時間に設定したりすることでアナログデジタル変換
器をスキャンモードで使用した場合の個別チャンネルの
Ａ／Ｄ変換誤差が発生したり、チャンネル間のスキャン
タイミングにずれが生じたりするのを抑止することがで
きる。
の設定によりマルチプレクサのスキャン周期を任意の周
期に設定したり、サンプルホールド時間設定部の設定に
よりサンプルホールド回路のサンプルホールド時間を任
意の時間に設定したりすることでアナログデジタル変換
器をスキャンモードで使用した場合の個別チャンネルの
Ａ／Ｄ変換誤差が発生したり、チャンネル間のスキャン
タイミングにずれが生じたりするのを抑止することがで
きる。
【００１１】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１２】図１は本発明の一実施例を示す全体構成図
である。図１において、アナログデジタル変換器はマル
チプレクサ１０、サンプラー１２、コンデンサ１４、コ
ンパレータ１６、ＣＰＵ１８、タイミング発生回路２０
を備えて構成されており、ＣＰＵ１８にはＡ／Ｄ変換制
御部２２、サンプリングタイマ２４、スキャン周期タイ
マ２６が内蔵されている。
である。図１において、アナログデジタル変換器はマル
チプレクサ１０、サンプラー１２、コンデンサ１４、コ
ンパレータ１６、ＣＰＵ１８、タイミング発生回路２０
を備えて構成されており、ＣＰＵ１８にはＡ／Ｄ変換制
御部２２、サンプリングタイマ２４、スキャン周期タイ
マ２６が内蔵されている。
【００１３】マルチプレクサ１０は、複数のチャンネル
ＣＨ１〜ＣＨｎから入力されたアナログ信号をタイミン
グ発生回路２０から出力されるタイミングに従って指定
のスキャン周期で順次選択し、選択した信号をサンプラ
ー１２へ出力するようになっている。サンプラー１２は
タイミング発生回路２０から発生するタイミングパルス
に従ってアナログ信号を順次サンプリングし、サンプリ
ングした信号をコンデンサ１４とコンパレータ１６へ出
力するようになっている。コンデンサ１４はサンプルホ
ールドとして、サンプラー１２と共にサンプルホールド
回路を構成し、サンプラー１２によってサンプリングさ
れた信号をホールドするようになっている。コンパレー
タ１６はコンデンサ１４によってホールドされた信号と
Ｄ／Ａから出力される信号とを比較し、比較結果をＡ／
Ｄ変換制御部２２へ出力されるようになっている。Ａ／
Ｄ変換制御部２２はコンパレータ１６の比較結果を順次
デジタル値に変換するようになっている。すなわちコン
パレータ１６とＡ／Ｄ変換制御部２２はアナログデジタ
ル変換部として構成されている。サンプリングタイマ２
４はサンプラー１２によってサンプリングされる時間を
規定するタイマとして構成されており、スキャン周期タ
イマ２６はマルチプレクサ１０をスキャンモードで使用
する場合に、そのスキャン周期を任意の周期に設定する
タイマとして設けられている。そしてタイミング発生回
路２０はサンプリングタイマ２４によって設定されたサ
ンプルホールド時間に従ったタイミング信号をサンプラ
ー１２へ出力し、スキャン周期タイマ２６によって設定
されたスキャン周期に従ったタイミング信号をマルチプ
レクサ１０へ出力するようになっている。すなわちサン
プリングタイマ２４はサンプルホールド回路のサンプル
ホールド時間を設定するサンプルホールド時間設定部と
して構成され、スキャン周期タイマ２６はマルチプレク
サ１０のスキャン周期を設定するスキャン周期設定部と
して構成されている。
ＣＨ１〜ＣＨｎから入力されたアナログ信号をタイミン
グ発生回路２０から出力されるタイミングに従って指定
のスキャン周期で順次選択し、選択した信号をサンプラ
ー１２へ出力するようになっている。サンプラー１２は
タイミング発生回路２０から発生するタイミングパルス
に従ってアナログ信号を順次サンプリングし、サンプリ
ングした信号をコンデンサ１４とコンパレータ１６へ出
力するようになっている。コンデンサ１４はサンプルホ
ールドとして、サンプラー１２と共にサンプルホールド
回路を構成し、サンプラー１２によってサンプリングさ
れた信号をホールドするようになっている。コンパレー
タ１６はコンデンサ１４によってホールドされた信号と
Ｄ／Ａから出力される信号とを比較し、比較結果をＡ／
Ｄ変換制御部２２へ出力されるようになっている。Ａ／
Ｄ変換制御部２２はコンパレータ１６の比較結果を順次
デジタル値に変換するようになっている。すなわちコン
パレータ１６とＡ／Ｄ変換制御部２２はアナログデジタ
ル変換部として構成されている。サンプリングタイマ２
４はサンプラー１２によってサンプリングされる時間を
規定するタイマとして構成されており、スキャン周期タ
イマ２６はマルチプレクサ１０をスキャンモードで使用
する場合に、そのスキャン周期を任意の周期に設定する
タイマとして設けられている。そしてタイミング発生回
路２０はサンプリングタイマ２４によって設定されたサ
ンプルホールド時間に従ったタイミング信号をサンプラ
ー１２へ出力し、スキャン周期タイマ２６によって設定
されたスキャン周期に従ったタイミング信号をマルチプ
レクサ１０へ出力するようになっている。すなわちサン
プリングタイマ２４はサンプルホールド回路のサンプル
ホールド時間を設定するサンプルホールド時間設定部と
して構成され、スキャン周期タイマ２６はマルチプレク
サ１０のスキャン周期を設定するスキャン周期設定部と
して構成されている。
【００１４】次に、図１に示すアナログデジタル変換器
をスキャンモードで使用する場合の動作について説明す
る。
をスキャンモードで使用する場合の動作について説明す
る。
【００１５】まず、アナログ信号をデジタル信号に変換
するに先立って、マルチプレクサ１０のチャネルＣＨ１
〜ＣＨｎに入力される複数のアナログ信号の特性、各ア
ナログ信号を処理するためのハードウエアの回路及びプ
リント配線等で決まる信号特性に合ったサンプリング時
間を決定し、決定されたサンプリング時間をサンプリン
グタイマ２４にセットする。次に、各アナログ信号をス
キャンモードでＡ／Ｄ変換するためのスキャン周期をス
キャン周期タイマ２６にセットする。各タイマ２４，２
６に時間がセットされると、セットされた時間に従っ
て、タイミング発生回路２０からマルチプレクサ１０と
サンプラー１２にタイミング信号が順次出力される。こ
の状態でマルチプレクサ１０の各チャンネルにアナログ
信号が入力されると、チャンネルＣＨ１〜ＣＨｎに入力
されたアナログ信号が指定のスキャン周期で順次選択さ
れ、選択された信号がサンプラー１２によってサンプリ
ングされ、サンプリングされた信号がコンデンサ１４に
よってホールドされる。そしてこのホールドされた信号
がコンパレータ１６でＤ／Ａからの信号と比較され、比
較結果に応じたデジタル信号がＡ／Ｄ変換制御部２２で
生成される。
するに先立って、マルチプレクサ１０のチャネルＣＨ１
〜ＣＨｎに入力される複数のアナログ信号の特性、各ア
ナログ信号を処理するためのハードウエアの回路及びプ
リント配線等で決まる信号特性に合ったサンプリング時
間を決定し、決定されたサンプリング時間をサンプリン
グタイマ２４にセットする。次に、各アナログ信号をス
キャンモードでＡ／Ｄ変換するためのスキャン周期をス
キャン周期タイマ２６にセットする。各タイマ２４，２
６に時間がセットされると、セットされた時間に従っ
て、タイミング発生回路２０からマルチプレクサ１０と
サンプラー１２にタイミング信号が順次出力される。こ
の状態でマルチプレクサ１０の各チャンネルにアナログ
信号が入力されると、チャンネルＣＨ１〜ＣＨｎに入力
されたアナログ信号が指定のスキャン周期で順次選択さ
れ、選択された信号がサンプラー１２によってサンプリ
ングされ、サンプリングされた信号がコンデンサ１４に
よってホールドされる。そしてこのホールドされた信号
がコンパレータ１６でＤ／Ａからの信号と比較され、比
較結果に応じたデジタル信号がＡ／Ｄ変換制御部２２で
生成される。
【００１６】このように、本実施例によれば、Ａ／Ｄ変
換時のチャンネルごとに必要な制定待ち時間を設定した
り、チャンネル間のスキャン時間を設定したりしたた
め、Ａ／Ｄをスキャンモードで使用した場合の個別チャ
ンネルのＡ／Ｄ変換誤差が発生したり、チャンネル間の
スキャンタイミングにずれが生じたりするのを抑制する
ことができる。
換時のチャンネルごとに必要な制定待ち時間を設定した
り、チャンネル間のスキャン時間を設定したりしたた
め、Ａ／Ｄをスキャンモードで使用した場合の個別チャ
ンネルのＡ／Ｄ変換誤差が発生したり、チャンネル間の
スキャンタイミングにずれが生じたりするのを抑制する
ことができる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
アナログ信号をデジタル信号に変換する時間としてサン
プルホールド時間を任意の時間に制御したり、スキャン
周期を任意の周期に制御したりするようにしたため、ス
キャンモードでアナログ信号をデジタル信号に変換する
場合でも、個別チャンネルにアナログデジタル変換誤差
が発生したり、チャンネル間にスキャンタイミングずれ
が発生したりするのを抑制することができる。
アナログ信号をデジタル信号に変換する時間としてサン
プルホールド時間を任意の時間に制御したり、スキャン
周期を任意の周期に制御したりするようにしたため、ス
キャンモードでアナログ信号をデジタル信号に変換する
場合でも、個別チャンネルにアナログデジタル変換誤差
が発生したり、チャンネル間にスキャンタイミングずれ
が発生したりするのを抑制することができる。
【図１】本発明の一実施例におけるアナログデジタル変
換器のブロック図
換器のブロック図
【図２】従来のアナログデジタル変換器の回路図
【図３】図２に示す回路の動作を説明するための波形図
【図４】従来のアナログデジタル変換器のＣＰＵのブロ
ック図
ック図
【図５】従来のアナログデジタル変換器の動作を示すタ
イミング図
イミング図
１０ マルチプレクサ １２ サンプラー １４ コンデンサ １６ コンパレータ １８ ＣＰＵ ２０ タイミング発生回路 ２２ Ａ／Ｄ変換制御部 ２４ サンプリングタイマ ２６ スキャン周期タイマ
Claims (3)
- 【請求項１】 複数のチャンネルから入力されたアナロ
グ信号を指定のスキャン周期で順次選択するマルチプレ
クサと、マルチプレクサにより選択されたアナログ信号
を順次サンプルホールドするサンプルホールド回路と、
サンプルホールド回路によりサンプルホールドされた信
号をデジタル信号に変換するアナログデジタル変換部
と、マルチプレクサのスキャン周期を設定するスキャン
周期設定部とを備えているアナログデジタル変換器。 - 【請求項２】 複数のチャンネルから入力されたアナロ
グ信号を順次選択するマルチプレクサと、マルチプレク
サにより選択されたアナログ信号を指定のサンプルホー
ルド時間に従って順次サンプルホールドするサンプルホ
ールド回路と、サンプルホールド回路によりサンプルホ
ールドされた信号をデジタル信号に変換するアナログデ
ジタル変換部と、サンプルホールド回路のサンプルホー
ルド時間を設定するサンプルホールド時間設定部とを備
えているアナログデジタル変換器。 - 【請求項３】 複数のチャンネルから入力されたアナロ
グ信号を指定のスキャン周期で順次選択するマルチプレ
クサと、マルチプレクサにより選択されたアナログ信号
を指定のサンプルホールド時間に従って順次サンプルホ
ールドするサンプルホールド回路と、サンプルホールド
回路によりサンプルホールドされた信号をデジタル信号
に変換するアナログデジタル変換部と、マルチプレクサ
のスキャン周期を設定するスキャン周期設定部と、サン
プルホールド回路のサンプルホールド時間設定するサン
プルホールド時間設定部とを備えているアナログデジタ
ル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17576195A JPH0927750A (ja) | 1995-07-12 | 1995-07-12 | アナログデジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17576195A JPH0927750A (ja) | 1995-07-12 | 1995-07-12 | アナログデジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927750A true JPH0927750A (ja) | 1997-01-28 |
Family
ID=16001800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17576195A Pending JPH0927750A (ja) | 1995-07-12 | 1995-07-12 | アナログデジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927750A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10250143A (ja) * | 1997-03-11 | 1998-09-22 | Canon Inc | 画像形成装置 |
| JP2000134096A (ja) * | 1998-10-27 | 2000-05-12 | Nec Corp | 逐次比較型アナログ／デジタル変換器 |
-
1995
- 1995-07-12 JP JP17576195A patent/JPH0927750A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10250143A (ja) * | 1997-03-11 | 1998-09-22 | Canon Inc | 画像形成装置 |
| JP2000134096A (ja) * | 1998-10-27 | 2000-05-12 | Nec Corp | 逐次比較型アナログ／デジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7126515B1 (en) | Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter | |
| KR20020013934A (ko) | 병렬 아날로그-디지털 변환기 | |
| US5696510A (en) | Double-input analog-to-digital converter using a single converter module | |
| JPH0927750A (ja) | アナログデジタル変換器 | |
| JPS6125392A (ja) | カラ−ビデオ信号処理装置 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| KR0170709B1 (ko) | 아날로그 입력 신호의 인터페이스 회로 | |
| JP2018137705A (ja) | Ａｄ変換装置 | |
| US5680133A (en) | Analog-to-digital converter | |
| EP0923196A2 (en) | Analog-to digital converter test system and method | |
| SE454311B (sv) | Analog-digitalomvandlaranordning innefattande ett flertal separata analog-digitalomvandlare | |
| JPS59105714A (ja) | アナログ−デジタル変換装置 | |
| KR20010098063A (ko) | 아날로그-디지털 변환기 | |
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| JPH0656392B2 (ja) | Ａ／ｄ変換装置 | |
| JPH10173526A (ja) | 逐次比較型ａ／ｄ変換回路 | |
| JP2644682B2 (ja) | 相関処理回路 | |
| JP3105988B2 (ja) | デジタルアベレージャ装置 | |
| SU1608792A1 (ru) | Каскадный коммутатор | |
| JPH03238923A (ja) | Ａ／ｄ変換装置 | |
| JPH06112821A (ja) | Ａ／ｄ変換器の制御装置 | |
| JPS5812423A (ja) | 多入力デジタル・アナログ変換方式 | |
| JPH06326608A (ja) | ホールド回路 | |
| JPS6354020A (ja) | Ａ／ｄ変換装置 | |
| JP2002232237A (ja) | 周波数変換回路 |