JP2000134096A - 逐次比較型アナログ／デジタル変換器 - Google Patents
逐次比較型アナログ／デジタル変換器Info
- Publication number
- JP2000134096A JP2000134096A JP10306149A JP30614998A JP2000134096A JP 2000134096 A JP2000134096 A JP 2000134096A JP 10306149 A JP10306149 A JP 10306149A JP 30614998 A JP30614998 A JP 30614998A JP 2000134096 A JP2000134096 A JP 2000134096A
- Authority
- JP
- Japan
- Prior art keywords
- successive approximation
- input
- analog
- signal
- test mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 入力リーク特性の測定時間を短縮することが
できる逐次比較型Ａ／Ｄ変換器を提供する。 【解決手段】 スイッチＴ０乃至Ｔ７にチャネルセレク
タ３が接続されており、このチャネルセレクタ３からス
イッチＴ０乃至Ｔ７の夫々にアナログ入力端子選択信号
ＳＬ０乃至ＳＬ７が出力される。また、各入力信号線は
共通接続され、サンプルホールド回路２に接続されてい
る。サンプルホールド回路２には、一方の電極が接地さ
れたコンデンサＣＴ、このコンデンサＣＴと入力信号線
との導通／非導通を切替えるスイッチＴＴ及びこのスイ
ッチＴＴに接続されたモード切替回路ＭＯが設けられて
いる。モード切替回路ＭＯにより、スイッチＴＴのオン
状態とオフ状態とが切替えられる。また、モード切替回
路ＭＯには、サンプリング信号ＳＭＰ及びテストモード
信号ＳＬＴが入力される。
できる逐次比較型Ａ／Ｄ変換器を提供する。 【解決手段】 スイッチＴ０乃至Ｔ７にチャネルセレク
タ３が接続されており、このチャネルセレクタ３からス
イッチＴ０乃至Ｔ７の夫々にアナログ入力端子選択信号
ＳＬ０乃至ＳＬ７が出力される。また、各入力信号線は
共通接続され、サンプルホールド回路２に接続されてい
る。サンプルホールド回路２には、一方の電極が接地さ
れたコンデンサＣＴ、このコンデンサＣＴと入力信号線
との導通／非導通を切替えるスイッチＴＴ及びこのスイ
ッチＴＴに接続されたモード切替回路ＭＯが設けられて
いる。モード切替回路ＭＯにより、スイッチＴＴのオン
状態とオフ状態とが切替えられる。また、モード切替回
路ＭＯには、サンプリング信号ＳＭＰ及びテストモード
信号ＳＬＴが入力される。
Description
【０００１】
【発明の属する技術分野】本発明は入力リーク特性等を
測定するテストモードを備えた逐次比較型Ａ／Ｄ変換器
に関し、特に、測定時間が短縮された逐次比較型Ａ／Ｄ
変換器に関する。
測定するテストモードを備えた逐次比較型Ａ／Ｄ変換器
に関し、特に、測定時間が短縮された逐次比較型Ａ／Ｄ
変換器に関する。
【０００２】
【従来の技術】従来、アナログ／デジタル（Ａ／Ｄ）変
換器として、逐次比較型Ａ／Ｄ変換器等が使用されてい
る。図７は従来の逐次比較型Ａ／Ｄ変換器を示すブロッ
ク図である。
換器として、逐次比較型Ａ／Ｄ変換器等が使用されてい
る。図７は従来の逐次比較型Ａ／Ｄ変換器を示すブロッ
ク図である。
【０００３】従来の逐次比較型Ａ／Ｄ変換器において
は、アナログ入力信号ＡＮ１０乃至ＡＮ１７が伝達され
る入力信号線に夫々スイッチＴ１０乃至Ｔ１７が設けら
れている。スイッチＴ１０乃至Ｔ１７にはチャネルセレ
クタ１３が接続されており、このチャネルセレクタ１３
から各スイッチＴ１０乃至Ｔ１７にアナログ入力端子選
択信号ＳＬ１０乃至ＳＬ１７が出力される。なお、この
チャネルセレクタ１３には、チャネル指定信号ＳＬＮ１
が入力される。
は、アナログ入力信号ＡＮ１０乃至ＡＮ１７が伝達され
る入力信号線に夫々スイッチＴ１０乃至Ｔ１７が設けら
れている。スイッチＴ１０乃至Ｔ１７にはチャネルセレ
クタ１３が接続されており、このチャネルセレクタ１３
から各スイッチＴ１０乃至Ｔ１７にアナログ入力端子選
択信号ＳＬ１０乃至ＳＬ１７が出力される。なお、この
チャネルセレクタ１３には、チャネル指定信号ＳＬＮ１
が入力される。
【０００４】また、各入力信号線は共通接続され、サン
プルホールド回路１２に接続されている。サンプルホー
ルド回路１２には、一方の電極が接地されたコンデンサ
ＣＴ１及びこのコンデンサＣＴ１と入力信号線との導通
／非導通を切替えるスイッチＴＴ１が設けられている。
なお、サンプルホールド回路１２には、入力信号ＡＮＩ
Ｎ１が入力される。アナログ入力端子選択信号ＳＬ１０
乃至ＳＬ１７のいずれかが有効のとき、それに対応する
アナログ入力信号ＡＮ１０乃至ＡＮ１７のいずれかが入
力信号ＡＮＩＮ１となる。また、スイッチＴＴ１には、
サンプリング信号ＳＭＰ１が入力される。
プルホールド回路１２に接続されている。サンプルホー
ルド回路１２には、一方の電極が接地されたコンデンサ
ＣＴ１及びこのコンデンサＣＴ１と入力信号線との導通
／非導通を切替えるスイッチＴＴ１が設けられている。
なお、サンプルホールド回路１２には、入力信号ＡＮＩ
Ｎ１が入力される。アナログ入力端子選択信号ＳＬ１０
乃至ＳＬ１７のいずれかが有効のとき、それに対応する
アナログ入力信号ＡＮ１０乃至ＡＮ１７のいずれかが入
力信号ＡＮＩＮ１となる。また、スイッチＴＴ１には、
サンプリング信号ＳＭＰ１が入力される。
【０００５】更に、従来の逐次比較型Ａ／Ｄ変換器に
は、サンプルホールド回路１２内のコンデンサＣＴ１に
接続された比較器１１が接続されている。比較器１１
は、サンプルホールド回路１２の出力及び基準電圧を入
力としており、スイッチＴＴ１が有効であるとき、入力
信号ＡＮＩＮ１がコンデンサＣＴ１及び比較器１１に伝
達される。
は、サンプルホールド回路１２内のコンデンサＣＴ１に
接続された比較器１１が接続されている。比較器１１
は、サンプルホールド回路１２の出力及び基準電圧を入
力としており、スイッチＴＴ１が有効であるとき、入力
信号ＡＮＩＮ１がコンデンサＣＴ１及び比較器１１に伝
達される。
【０００６】このように構成された従来の逐次比較型Ａ
／Ｄ変換器の動作について説明する。図８は従来の逐次
比較型Ａ／Ｄ変換器の動作を示すフローチャートであ
る。
／Ｄ変換器の動作について説明する。図８は従来の逐次
比較型Ａ／Ｄ変換器の動作を示すフローチャートであ
る。
【０００７】従来の逐次比較型Ａ／Ｄ変換器において
は、先ず、チャネル指定信号ＳＬＮ１をチャネルセレク
タ１３に入力し、アナログ入力端子選択信号ＳＬ１０乃
至ＳＬ１７のいずれか一つを選択して有効とする（ステ
ップＳ２１）。アナログ入力端子選択信号ＳＬ１０乃至
ＳＬ１７のいずれか一つが有効となると、それに対応す
るスイッチＴ１０乃至Ｔ１７のいずれか一つが有効とな
り、それに対応するアナログ入力信号ＡＮ１０乃至ＡＮ
１７のいずれか一つが入力信号ＡＮＩＮ１となる。
は、先ず、チャネル指定信号ＳＬＮ１をチャネルセレク
タ１３に入力し、アナログ入力端子選択信号ＳＬ１０乃
至ＳＬ１７のいずれか一つを選択して有効とする（ステ
ップＳ２１）。アナログ入力端子選択信号ＳＬ１０乃至
ＳＬ１７のいずれか一つが有効となると、それに対応す
るスイッチＴ１０乃至Ｔ１７のいずれか一つが有効とな
り、それに対応するアナログ入力信号ＡＮ１０乃至ＡＮ
１７のいずれか一つが入力信号ＡＮＩＮ１となる。
【０００８】その後、Ａ／Ｄ変換を開始する（ステップ
Ｓ２２）。
Ｓ２２）。
【０００９】次に、サンプリング信号ＳＭＰ１が有効に
なるタイミングを待つ（ステップＳ２３）。
なるタイミングを待つ（ステップＳ２３）。
【００１０】サンプリング信号ＳＭＰ１が有効になる
と、スイッチＴＴ１が有効になる。そして、サンプルホ
ールド回路１２等における入力リーク特性を測定する
（ステップＳ２４）。
と、スイッチＴＴ１が有効になる。そして、サンプルホ
ールド回路１２等における入力リーク特性を測定する
（ステップＳ２４）。
【００１１】その後、測定対象を変更するか否かを判断
し（ステップＳ２５）、変更する場合には、ステップＳ
２１に戻り、チャネルの選択を行う。
し（ステップＳ２５）、変更する場合には、ステップＳ
２１に戻り、チャネルの選択を行う。
【００１２】
【発明が解決しようとする課題】しかしながら、上述の
ように構成された従来の逐次比較型Ａ／Ｄ変換器におけ
るアナログ入力端子のサンプルホールド回路１２等にお
ける入力リーク特性の測定には、チャネルを選択しサン
プリングのタイミングに合わせてクロックを止める工程
が必要とされるため、入力リーク特性の測定に長い時間
がかかるという問題点がある。
ように構成された従来の逐次比較型Ａ／Ｄ変換器におけ
るアナログ入力端子のサンプルホールド回路１２等にお
ける入力リーク特性の測定には、チャネルを選択しサン
プリングのタイミングに合わせてクロックを止める工程
が必要とされるため、入力リーク特性の測定に長い時間
がかかるという問題点がある。
【００１３】本発明はかかる問題点に鑑みてなされたも
のであって、入力リーク特性の測定時間を短縮すること
ができる逐次比較型Ａ／Ｄ変換器を提供することを目的
とする。
のであって、入力リーク特性の測定時間を短縮すること
ができる逐次比較型Ａ／Ｄ変換器を提供することを目的
とする。
【００１４】
【課題を解決するための手段】本発明に係る逐次比較型
アナログ／デジタル変換器は、 テストモードを備えた
逐次比較型アナログ／デジタル変換器において、複数個
のアナログ入力端子と、テストモード中に常時複数個の
前記アナログ端子の中から少なくとも１個をテストの対
象として選択する選択手段と、を有することを特徴とす
る。
アナログ／デジタル変換器は、 テストモードを備えた
逐次比較型アナログ／デジタル変換器において、複数個
のアナログ入力端子と、テストモード中に常時複数個の
前記アナログ端子の中から少なくとも１個をテストの対
象として選択する選択手段と、を有することを特徴とす
る。
【００１５】本発明においては、選択手段によりテスト
モード中にテストの対象として常時複数個のアナログ端
子の中から少なくとも１個が選択されるので、従来のよ
うなチャネルを選択しサンプリングのタイミングに合わ
せてクロックを止めるという工程が不要となる。従っ
て、リーク電流等の入力リーク特性測定の時間が短縮さ
れる。
モード中にテストの対象として常時複数個のアナログ端
子の中から少なくとも１個が選択されるので、従来のよ
うなチャネルを選択しサンプリングのタイミングに合わ
せてクロックを止めるという工程が不要となる。従っ
て、リーク電流等の入力リーク特性測定の時間が短縮さ
れる。
【００１６】前記選択手段は、複数個の前記アナログ入
力端子に接続されたサンプルホールド回路を有し、この
サンプルホールド回路は、サンプリング信号及び前記テ
ストモードに切替える際に有効とされるテストモード信
号が入力され前記サンプリング信号と前記テストモード
信号との論理和をとるモード切替回路を有することがで
きる。
力端子に接続されたサンプルホールド回路を有し、この
サンプルホールド回路は、サンプリング信号及び前記テ
ストモードに切替える際に有効とされるテストモード信
号が入力され前記サンプリング信号と前記テストモード
信号との論理和をとるモード切替回路を有することがで
きる。
【００１７】また、前記サンプルホールド回路は、複数
個の前記アナログ入力端子に接続され前記モード切替回
路にオン状態とオフ状態とを切替えられるモード切替用
スイッチと、このモード切替用スイッチに一方の電極が
接続され接地に他方の電極が接続されたコンデンサと、
を有することができる。
個の前記アナログ入力端子に接続され前記モード切替回
路にオン状態とオフ状態とを切替えられるモード切替用
スイッチと、このモード切替用スイッチに一方の電極が
接続され接地に他方の電極が接続されたコンデンサと、
を有することができる。
【００１８】更に、前記選択手段は、前記各アナログ入
力端子と前記モード切替用スイッチとの間に接続された
複数個の入力端子用スイッチと、複数個の前記入力端子
用スイッチのオン状態とオフ状態とを切替えるチャネル
セレクタと、を有していてもよい。
力端子と前記モード切替用スイッチとの間に接続された
複数個の入力端子用スイッチと、複数個の前記入力端子
用スイッチのオン状態とオフ状態とを切替えるチャネル
セレクタと、を有していてもよい。
【００１９】更にまた、前記テストモード信号は、前記
チャネルセレクタにも入力されることができる。
チャネルセレクタにも入力されることができる。
【００２０】前記モード切替用スイッチの前記コンデン
サ側に接続された比較器を有していてもよい。
サ側に接続された比較器を有していてもよい。
【００２１】
【発明の実施の形態】以下、本発明の実施例に係る逐次
比較型Ａ／Ｄ変換器について、添付の図面を参照して具
体的に説明する。図１は本発明の第１の実施例に係る逐
次比較型Ａ／Ｄ変換器を示すブロック図である。
比較型Ａ／Ｄ変換器について、添付の図面を参照して具
体的に説明する。図１は本発明の第１の実施例に係る逐
次比較型Ａ／Ｄ変換器を示すブロック図である。
【００２２】第１の実施例に係る逐次比較型Ａ／Ｄ変換
器においては、アナログ入力信号ＡＮ０乃至ＡＮ７が入
力される入力端子に接続された入力信号線に夫々スイッ
チＴ０乃至Ｔ７が設けられている。スイッチＴ０乃至Ｔ
７にはチャネルセレクタ３が接続されており、このチャ
ネルセレクタ３からスイッチＴ０乃至Ｔ７の夫々にアナ
ログ入力端子選択信号ＳＬ０乃至ＳＬ７が出力される。
なお、このチャネルセレクタ３には、チャネル指定信号
ＳＬＮ及びテストモード信号ＳＬＴが入力される。
器においては、アナログ入力信号ＡＮ０乃至ＡＮ７が入
力される入力端子に接続された入力信号線に夫々スイッ
チＴ０乃至Ｔ７が設けられている。スイッチＴ０乃至Ｔ
７にはチャネルセレクタ３が接続されており、このチャ
ネルセレクタ３からスイッチＴ０乃至Ｔ７の夫々にアナ
ログ入力端子選択信号ＳＬ０乃至ＳＬ７が出力される。
なお、このチャネルセレクタ３には、チャネル指定信号
ＳＬＮ及びテストモード信号ＳＬＴが入力される。
【００２３】また、各入力信号線は共通接続され、サン
プルホールド回路２に接続されている。サンプルホール
ド回路２には、一方の電極が接地されたコンデンサＣ
Ｔ、このコンデンサＣＴと入力信号線との導通／非導通
を切替えるスイッチＴＴ及びこのスイッチＴＴに接続さ
れたオア（ＯＲ）回路であるモード切替回路ＭＯが設け
られている。モード切替回路ＭＯにより、スイッチＴＴ
のオン状態とオフ状態とが切替えられる。なお、サンプ
ルホールド回路３には、入力信号ＡＮＩＮが入力され
る。アナログ入力端子選択信号ＳＬ０乃至ＳＬ７のいず
れかが有効の時、それに対応するアナログ入力信号ＡＮ
０乃至ＡＮ７のいずれかが入力信号ＡＮＩＮとなる。ま
た、モード切替回路ＭＯには、サンプリング信号ＳＭＰ
及びテストモード信号ＳＬＴが入力される。
プルホールド回路２に接続されている。サンプルホール
ド回路２には、一方の電極が接地されたコンデンサＣ
Ｔ、このコンデンサＣＴと入力信号線との導通／非導通
を切替えるスイッチＴＴ及びこのスイッチＴＴに接続さ
れたオア（ＯＲ）回路であるモード切替回路ＭＯが設け
られている。モード切替回路ＭＯにより、スイッチＴＴ
のオン状態とオフ状態とが切替えられる。なお、サンプ
ルホールド回路３には、入力信号ＡＮＩＮが入力され
る。アナログ入力端子選択信号ＳＬ０乃至ＳＬ７のいず
れかが有効の時、それに対応するアナログ入力信号ＡＮ
０乃至ＡＮ７のいずれかが入力信号ＡＮＩＮとなる。ま
た、モード切替回路ＭＯには、サンプリング信号ＳＭＰ
及びテストモード信号ＳＬＴが入力される。
【００２４】更に、本実施例に係る逐次比較型Ａ／Ｄ変
換器には、サンプルホールド回路２内のスイッチＴＴの
コンデンサＣＴ側に接続された比較器１が接続されてい
る。比較器１は、サンプルホールド回路２の出力及び基
準電圧を入力としており、モード切替回路ＭＯ及びスイ
ッチＴＴが有効であるとき、入力信号ＡＮＩＮがコンデ
ンサＣＴ及び比較器１に伝達される。
換器には、サンプルホールド回路２内のスイッチＴＴの
コンデンサＣＴ側に接続された比較器１が接続されてい
る。比較器１は、サンプルホールド回路２の出力及び基
準電圧を入力としており、モード切替回路ＭＯ及びスイ
ッチＴＴが有効であるとき、入力信号ＡＮＩＮがコンデ
ンサＣＴ及び比較器１に伝達される。
【００２５】次に、上述のように構成された第１の実施
例の逐次比較型Ａ／Ｄ変換器の動作について説明する。
図２は本発明の第１の実施例に係る逐次比較型Ａ／Ｄ変
換器の動作を示すフローチャートである。また、図３は
テストモード信号ＳＬＴが有効になったときの第１の実
施例に係る逐次比較型Ａ／Ｄ変換器を示すブロック図で
ある。
例の逐次比較型Ａ／Ｄ変換器の動作について説明する。
図２は本発明の第１の実施例に係る逐次比較型Ａ／Ｄ変
換器の動作を示すフローチャートである。また、図３は
テストモード信号ＳＬＴが有効になったときの第１の実
施例に係る逐次比較型Ａ／Ｄ変換器を示すブロック図で
ある。
【００２６】本実施例においては、サンプリング信号Ｓ
ＭＰが有効でチャネル指定信号ＳＬＮがチャネルセレク
タ３に入力されている状態で、テストモード信号ＳＬＴ
を有効にする（ステップＳ１）。テストモード信号ＳＬ
Ｔが有効になると、図３に示すように、チャネルセレク
タ３から出力されるアナログ入力端子選択信号ＳＬ０乃
至ＳＬ７の全てが同時に有効となると共に、スイッチＴ
Ｔも有効となる。
ＭＰが有効でチャネル指定信号ＳＬＮがチャネルセレク
タ３に入力されている状態で、テストモード信号ＳＬＴ
を有効にする（ステップＳ１）。テストモード信号ＳＬ
Ｔが有効になると、図３に示すように、チャネルセレク
タ３から出力されるアナログ入力端子選択信号ＳＬ０乃
至ＳＬ７の全てが同時に有効となると共に、スイッチＴ
Ｔも有効となる。
【００２７】そして、入力リーク特性の測定対象となる
入力端子のみにアナログ信号を入力し、それ以外の７個
の入力端子を全てハイインピーダンス（ＨｉＺ）状態に
し、リーク電流等の入力リーク特性を測定する（ステッ
プＳ２）。
入力端子のみにアナログ信号を入力し、それ以外の７個
の入力端子を全てハイインピーダンス（ＨｉＺ）状態に
し、リーク電流等の入力リーク特性を測定する（ステッ
プＳ２）。
【００２８】その後、測定対象を変更するか否かを判断
し（ステップＳ３）、変更する場合には、ステップＳ１
に戻ってチャネルの選択を行う。
し（ステップＳ３）、変更する場合には、ステップＳ１
に戻ってチャネルの選択を行う。
【００２９】このように、本実施例においては、テスト
モード信号ＳＬＴを有効としたときに、アナログ入力信
号ＡＮ０乃至ＡＮ７の全てが同時にコンデンサＣＴに伝
達されるため、チャネルを選択しサンプリングのタイミ
ングに合わせてクロックを止める工程が不要となる。従
って、アナログ入力端子のサンプルホールド回路２等に
おけるリーク電流等の入力リーク特性測定の時間が短縮
される。
モード信号ＳＬＴを有効としたときに、アナログ入力信
号ＡＮ０乃至ＡＮ７の全てが同時にコンデンサＣＴに伝
達されるため、チャネルを選択しサンプリングのタイミ
ングに合わせてクロックを止める工程が不要となる。従
って、アナログ入力端子のサンプルホールド回路２等に
おけるリーク電流等の入力リーク特性測定の時間が短縮
される。
【００３０】次に、本発明の第２の実施例について説明
する。第２の実施例においては、チャネルセレクタにテ
ストモード信号が入力されない。図４は本発明の第２の
実施例に係る逐次比較型Ａ／Ｄ変換器を示すブロック図
である。なお、図４に示す第２の実施例において、図１
に示す第１の実施例と同一の構成要素には、同一の符号
を付してその詳細な説明は省略する。
する。第２の実施例においては、チャネルセレクタにテ
ストモード信号が入力されない。図４は本発明の第２の
実施例に係る逐次比較型Ａ／Ｄ変換器を示すブロック図
である。なお、図４に示す第２の実施例において、図１
に示す第１の実施例と同一の構成要素には、同一の符号
を付してその詳細な説明は省略する。
【００３１】第２の実施例においては、スイッチＴ０乃
至Ｔ７に接続されたチャネルセレクタ４が設けられてい
るが、前述のように、このチャネルセレクタ４には、テ
ストモード信号ＳＬＴは入力されない。第２の実施例に
おける他の構成は、第１の実施例と同様である。
至Ｔ７に接続されたチャネルセレクタ４が設けられてい
るが、前述のように、このチャネルセレクタ４には、テ
ストモード信号ＳＬＴは入力されない。第２の実施例に
おける他の構成は、第１の実施例と同様である。
【００３２】次に、このように構成された第２の実施例
の逐次比較型Ａ／Ｄ変換器の動作について説明する。図
５は本発明の第２の実施例に係る逐次比較型Ａ／Ｄ変換
器の動作を示すフローチャートである。また、図６はア
ナログ入力端子選択信号ＳＬ０及びテストモード信号Ｓ
ＬＴが有効になったときの第２の実施例に係る逐次比較
型Ａ／Ｄ変換器を示すブロック図である。
の逐次比較型Ａ／Ｄ変換器の動作について説明する。図
５は本発明の第２の実施例に係る逐次比較型Ａ／Ｄ変換
器の動作を示すフローチャートである。また、図６はア
ナログ入力端子選択信号ＳＬ０及びテストモード信号Ｓ
ＬＴが有効になったときの第２の実施例に係る逐次比較
型Ａ／Ｄ変換器を示すブロック図である。
【００３３】本実施例においては、先ず、チャネル指定
信号ＳＬＮをチャネルセレクタ４に入力し、アナログ入
力端子選択信号ＳＬ０乃至ＳＬ７のいずれか一つを選択
して有効とする（ステップＳ１１）。アナログ入力端子
選択信号ＳＬ０乃至ＳＬ７のいずれか一つが有効となる
と、それに対応するスイッチＴ０乃至Ｔ７のいずれか一
つが有効となり、それに対応するアナログ入力端子選択
信号ＡＮ０乃至ＡＮ７のいずれか一つが入力信号ＡＮＩ
Ｎとなる。
信号ＳＬＮをチャネルセレクタ４に入力し、アナログ入
力端子選択信号ＳＬ０乃至ＳＬ７のいずれか一つを選択
して有効とする（ステップＳ１１）。アナログ入力端子
選択信号ＳＬ０乃至ＳＬ７のいずれか一つが有効となる
と、それに対応するスイッチＴ０乃至Ｔ７のいずれか一
つが有効となり、それに対応するアナログ入力端子選択
信号ＡＮ０乃至ＡＮ７のいずれか一つが入力信号ＡＮＩ
Ｎとなる。
【００３４】次に、テストモード信号ＳＬＴを有効にす
る（ステップＳ１２）。テストモード信号ＳＬＴが有効
になると、スイッチＴＴが有効となる。例えば、アナロ
グ入力端子選択信号ＳＬ０及びアナログ入力端子選択信
号ＳＬＴが有効となった場合、図６に示すように、アナ
ログ入力信号ＡＮ０がサンプルホールド回路２の入力信
号ＡＮＩＮとなってコンデンサＣＴに伝達される。即
ち、アナログ入力信号ＡＮ０が入力された入力端子が入
力リーク特性の測定対象として選択される。
る（ステップＳ１２）。テストモード信号ＳＬＴが有効
になると、スイッチＴＴが有効となる。例えば、アナロ
グ入力端子選択信号ＳＬ０及びアナログ入力端子選択信
号ＳＬＴが有効となった場合、図６に示すように、アナ
ログ入力信号ＡＮ０がサンプルホールド回路２の入力信
号ＡＮＩＮとなってコンデンサＣＴに伝達される。即
ち、アナログ入力信号ＡＮ０が入力された入力端子が入
力リーク特性の測定対象として選択される。
【００３５】そして、サンプルホールド回路２等におけ
るリーク電流等の入力リーク特性を測定する（ステップ
Ｓ１３）。
るリーク電流等の入力リーク特性を測定する（ステップ
Ｓ１３）。
【００３６】その後、測定対象を変更するか否かを判断
し（ステップＳ１４）、変更する場合には、ステップＳ
１１に戻ってチャネルの選択を行う。
し（ステップＳ１４）、変更する場合には、ステップＳ
１１に戻ってチャネルの選択を行う。
【００３７】本実施例においては、アナログ入力端子の
サンプルホールド回路２等におけるリーク特性の測定を
チャネル指定信号ＳＬＮで指定した端子のみについて行
うことが可能である。この結果、チャネルを指定する工
程が必要となるが、指定されていない端子のオフリーク
特性を測定できるという点で有効である。
サンプルホールド回路２等におけるリーク特性の測定を
チャネル指定信号ＳＬＮで指定した端子のみについて行
うことが可能である。この結果、チャネルを指定する工
程が必要となるが、指定されていない端子のオフリーク
特性を測定できるという点で有効である。
【００３８】
【発明の効果】以上詳述したように、本発明によれば、
テストモード中にテストの対象として常時複数個のアナ
ログ端子の中から少なくとも１個を選択する選択手段を
もうけているので、従来のようなチャネルを選択しサン
プリングのタイミングに合わせてクロックを止めるとい
う工程が不要を不要とし、リーク電流等の入力リーク特
性測定の時間を短縮することができる。
テストモード中にテストの対象として常時複数個のアナ
ログ端子の中から少なくとも１個を選択する選択手段を
もうけているので、従来のようなチャネルを選択しサン
プリングのタイミングに合わせてクロックを止めるとい
う工程が不要を不要とし、リーク電流等の入力リーク特
性測定の時間を短縮することができる。
【図１】本発明の第１の実施例に係る逐次比較型Ａ／Ｄ
変換器を示すブロック図である。
変換器を示すブロック図である。
【図２】本発明の第１の実施例に係る逐次比較型Ａ／Ｄ
変換器の動作を示すフローチャートである。
変換器の動作を示すフローチャートである。
【図３】テストモード信号ＳＬＴが有効になったときの
第１の実施例に係る逐次比較型Ａ／Ｄ変換器を示すブロ
ック図である。
第１の実施例に係る逐次比較型Ａ／Ｄ変換器を示すブロ
ック図である。
【図４】本発明の第２の実施例に係る逐次比較型Ａ／Ｄ
変換器を示すブロック図である。
変換器を示すブロック図である。
【図５】本発明の第２の実施例に係る逐次比較型Ａ／Ｄ
変換器の動作を示すフローチャートである。
変換器の動作を示すフローチャートである。
【図６】アナログ入力端子選択信号ＳＬ０及びテストモ
ード信号ＳＬＴが有効になったときの第２の実施例に係
る逐次比較型Ａ／Ｄ変換器を示すブロック図である。
ード信号ＳＬＴが有効になったときの第２の実施例に係
る逐次比較型Ａ／Ｄ変換器を示すブロック図である。
【図７】従来の逐次比較型Ａ／Ｄ変換器を示すブロック
図である。
図である。
【図８】従来の逐次比較型Ａ／Ｄ変換器の動作を示すフ
ローチャートである。
ローチャートである。
１、１１；比較器 ２、１２；サンプルホールド回路 ３、４、１３；チャネルセレクタ ＭＯ；モード切替回路 Ｔ０、Ｔ１、Ｔ７、Ｔ１０、Ｔ１１、Ｔ１７、ＴＴ、Ｔ
Ｔ１；スイッチ ＡＮ０、ＡＮ１、ＡＮ７、ＡＮ１０、ＡＮ１１、ＡＮ１
７；アナログ入力信号 ＳＬ０、ＳＬ１、ＳＬ７、ＳＬ１０、ＳＬ１１、ＳＬ１
７；アナログ入力端子選択信号 ＳＬＮ、ＳＬＮ１；チャネル指定信号 ＳＭＰ、ＳＭＰ１；サンプリング信号 ＳＬＴ；テストモード信号 ＡＮＩＮ、ＡＮＩＮ１；入力信号 ＣＴ、ＣＴ１；コンデンサ
Ｔ１；スイッチ ＡＮ０、ＡＮ１、ＡＮ７、ＡＮ１０、ＡＮ１１、ＡＮ１
７；アナログ入力信号 ＳＬ０、ＳＬ１、ＳＬ７、ＳＬ１０、ＳＬ１１、ＳＬ１
７；アナログ入力端子選択信号 ＳＬＮ、ＳＬＮ１；チャネル指定信号 ＳＭＰ、ＳＭＰ１；サンプリング信号 ＳＬＴ；テストモード信号 ＡＮＩＮ、ＡＮＩＮ１；入力信号 ＣＴ、ＣＴ１；コンデンサ
Claims (6)
- 【請求項１】 テストモードを備えた逐次比較型アナロ
グ／デジタル変換器において、複数個のアナログ入力端
子と、テストモード中に常時複数個の前記アナログ端子
の中から少なくとも１個をテストの対象として選択する
選択手段と、を有することを特徴とする逐次比較型アナ
ログ／デジタル変換器。 - 【請求項２】 前記選択手段は、複数個の前記アナログ
入力端子に接続されたサンプルホールド回路を有し、こ
のサンプルホールド回路は、サンプリング信号及び前記
テストモードに切替える際に有効とされるテストモード
信号が入力され前記サンプリング信号と前記テストモー
ド信号との論理和をとるモード切替回路を有することを
特徴とする請求項１に記載の逐次比較型アナログ／デジ
タル変換器。 - 【請求項３】 前記サンプルホールド回路は、複数個の
前記アナログ入力端子に接続され前記モード切替回路に
オン状態とオフ状態とを切替えられるモード切替用スイ
ッチと、このモード切替用スイッチに一方の電極が接続
され接地に他方の電極が接続されたコンデンサと、を有
することを特徴とする請求項２に記載の逐次比較型アナ
ログ／デジタル変換器。 - 【請求項４】 前記選択手段は、前記各アナログ入力端
子と前記モード切替用スイッチとの間に接続された複数
個の入力端子用スイッチと、複数個の前記入力端子用ス
イッチのオン状態とオフ状態とを切替えるチャネルセレ
クタと、を有することを特徴とする請求項３に記載の逐
次比較型アナログ／デジタル変換器。 - 【請求項５】 前記テストモード信号は、前記チャネル
セレクタにも入力されることを特徴とする請求項４に記
載の逐次比較型アナログ／デジタル変換器。 - 【請求項６】 前記モード切替用スイッチの前記コンデ
ンサ側に接続された比較器を有することを特徴とする請
求項３乃至５のいずれか１項に記載の逐次比較型アナロ
グ／デジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30614998A JP3447584B2 (ja) | 1998-10-27 | 1998-10-27 | 逐次比較型アナログ／デジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30614998A JP3447584B2 (ja) | 1998-10-27 | 1998-10-27 | 逐次比較型アナログ／デジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134096A true JP2000134096A (ja) | 2000-05-12 |
| JP3447584B2 JP3447584B2 (ja) | 2003-09-16 |
Family
ID=17953653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30614998A Expired - Fee Related JP3447584B2 (ja) | 1998-10-27 | 1998-10-27 | 逐次比較型アナログ／デジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447584B2 (ja) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582540A (en) * | 1978-12-19 | 1980-06-21 | Teac Co | Analog digital conversion unit |
| JPS61149491U (ja) * | 1985-03-08 | 1986-09-16 | ||
| JPH01135321A (ja) * | 1987-11-20 | 1989-05-29 | Aichi Electric Co Ltd | シートペーパー供給装置付便座 |
| JPH03198428A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | Ａ／ｄ変換器 |
| JPH04129332A (ja) * | 1990-09-20 | 1992-04-30 | Nec Ic Microcomput Syst Ltd | 逐次比較型ａ／ｄ変換装置 |
| JPH06120826A (ja) * | 1992-10-08 | 1994-04-28 | Mitsubishi Electric Corp | ディジタル制御装置 |
| JPH07264071A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Ａ／ｄ変換器 |
| JPH0877789A (ja) * | 1994-08-31 | 1996-03-22 | Rohm Co Ltd | サンプルホールド回路 |
| JPH0927750A (ja) * | 1995-07-12 | 1997-01-28 | Matsushita Electric Ind Co Ltd | アナログデジタル変換器 |
| JPH10135832A (ja) * | 1996-10-28 | 1998-05-22 | Advantest Corp | サンプル・ホールド回路 |
-
1998
- 1998-10-27 JP JP30614998A patent/JP3447584B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582540A (en) * | 1978-12-19 | 1980-06-21 | Teac Co | Analog digital conversion unit |
| JPS61149491U (ja) * | 1985-03-08 | 1986-09-16 | ||
| JPH01135321A (ja) * | 1987-11-20 | 1989-05-29 | Aichi Electric Co Ltd | シートペーパー供給装置付便座 |
| JPH03198428A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | Ａ／ｄ変換器 |
| JPH04129332A (ja) * | 1990-09-20 | 1992-04-30 | Nec Ic Microcomput Syst Ltd | 逐次比較型ａ／ｄ変換装置 |
| JPH06120826A (ja) * | 1992-10-08 | 1994-04-28 | Mitsubishi Electric Corp | ディジタル制御装置 |
| JPH07264071A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Ａ／ｄ変換器 |
| JPH0877789A (ja) * | 1994-08-31 | 1996-03-22 | Rohm Co Ltd | サンプルホールド回路 |
| JPH0927750A (ja) * | 1995-07-12 | 1997-01-28 | Matsushita Electric Ind Co Ltd | アナログデジタル変換器 |
| JPH10135832A (ja) * | 1996-10-28 | 1998-05-22 | Advantest Corp | サンプル・ホールド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3447584B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| JPH0792235A (ja) | 半導体装置及びその遅延時間測定方法 | |
| JP2000134096A (ja) | 逐次比較型アナログ／デジタル変換器 | |
| JP3091138B2 (ja) | マルチプレクサを備えた回路装置 | |
| US7285974B2 (en) | Large scale integrated circuit | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP2000209090A (ja) | Ａ／ｄコンバ―タ | |
| JP2004239754A (ja) | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 | |
| JPH0694761A (ja) | スペクトラムアナライザのピークホールド回路 | |
| JP2977592B2 (ja) | デバイス測定回路 | |
| JP3167541B2 (ja) | サンプリング・ゲート回路 | |
| JP2000131385A (ja) | 特性測定装置の補正装置 | |
| JP3532314B2 (ja) | Ｄ／ａ変換器及びその試験方法 | |
| JP2002100987A (ja) | ディジタルフィルタ装置における入力チャンネル間の位相補正装置 | |
| JPH03200081A (ja) | ジッタを含んだ波形のスキュー調整回路 | |
| JPH10221302A (ja) | 溶存酸素またはｐＨを測定する装置 | |
| JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
| JPH10221402A (ja) | Ｉｃテスタ用電源電流測定回路 | |
| JPS6320799A (ja) | サンプルホ−ルド回路 | |
| JPH06231385A (ja) | 信号入力装置 | |
| JP2012117983A (ja) | 電子デバイスおよび測定装置 | |
| JP2003163595A (ja) | アナログ−ディジタル信号変換器の入力抵抗測定装置及び入力容量測定装置 | |
| JP2002064349A (ja) | アナログ信号入力装置 | |
| JPH1183922A (ja) | 減衰器テスト回路および減衰器テスト方法 | |
| JP2000137056A (ja) | デスキュー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |