JPH06231385A - 信号入力装置 - Google Patents
信号入力装置Info
- Publication number
- JPH06231385A JPH06231385A JP4204093A JP4204093A JPH06231385A JP H06231385 A JPH06231385 A JP H06231385A JP 4204093 A JP4204093 A JP 4204093A JP 4204093 A JP4204093 A JP 4204093A JP H06231385 A JPH06231385 A JP H06231385A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- charging
- high voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 238000010586 diagram Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】
【目的】 フライングキャパシタを使用した信号入力装
置において、フライングキャパシタに対する充電時間を
短縮させ高速入力動作を達成する。 【構成】 フライングキャパシタに対する電流バイパス
用コンデンサを設けた。
置において、フライングキャパシタに対する充電時間を
短縮させ高速入力動作を達成する。 【構成】 フライングキャパシタに対する電流バイパス
用コンデンサを設けた。
Description
【０００１】
【産業上の利用分野】この発明は信号入力装置に関する
もので、特にフライングキャパシタを用いて入力部と増
幅部とを電気的に絶縁するようにした信号入力装置に関
する。さらに、詳しく言えば、入力信号に対して高速に
フライングキャパシタを充電できる信号入力装置を提供
するものである。
もので、特にフライングキャパシタを用いて入力部と増
幅部とを電気的に絶縁するようにした信号入力装置に関
する。さらに、詳しく言えば、入力信号に対して高速に
フライングキャパシタを充電できる信号入力装置を提供
するものである。
【０００２】
【従来の技術】フライングキャパシタを用いた従来の一
般的な信号入力装置を図５に示す。図５の信号入力装置
は、特に高電圧信号入力装置に好適に使用される。図に
おいて、Ｒｉは入力源抵抗、Ｒ１は充電用抵抗、Ｒ２は
分圧抵抗、Ｃｆはフライングキャパシタ、ＳＷ１〜ＳＷ
６はそれぞれスイッチである。なお、ここで、各抵抗の
符号は、当該抵抗の抵抗値をも表しているものとする。
第１の動作すなわちスイッチＳＷ１〜ＳＷ４をオン、Ｓ
Ｗ５、ＳＷ６をオフとした場合には、フライングキャパ
シタＣｆには、この回路に入力される高電圧信号を抵抗
Ｒ１、Ｒ２により所定分圧した電圧信号が充電される。
第２の動作すなわちスイッチＳＷ１〜ＳＷ４をオフ、Ｓ
Ｗ５、ＳＷ６をオンとすれば、フライングキャパシタＣ
ｆに蓄えられた電圧信号が次段の増幅部に入力される。
次に、ＳＷ５、ＳＷ６をオフ、ＳＷ３、ＳＷ４をオンす
ることでフライングキャパシタＣｆの電荷を分圧抵抗Ｒ
２で放電し、初期状態に戻す。このように、図５に示し
た信号入力装置は、フライングキャパシタＣｆを使用す
ることで、入力部と増幅部との電気的絶縁を達成してい
る。これは、フローティング電源等を使用する必要がな
いとともに電源ノイズ等を防止するために極めて有効で
ある。
般的な信号入力装置を図５に示す。図５の信号入力装置
は、特に高電圧信号入力装置に好適に使用される。図に
おいて、Ｒｉは入力源抵抗、Ｒ１は充電用抵抗、Ｒ２は
分圧抵抗、Ｃｆはフライングキャパシタ、ＳＷ１〜ＳＷ
６はそれぞれスイッチである。なお、ここで、各抵抗の
符号は、当該抵抗の抵抗値をも表しているものとする。
第１の動作すなわちスイッチＳＷ１〜ＳＷ４をオン、Ｓ
Ｗ５、ＳＷ６をオフとした場合には、フライングキャパ
シタＣｆには、この回路に入力される高電圧信号を抵抗
Ｒ１、Ｒ２により所定分圧した電圧信号が充電される。
第２の動作すなわちスイッチＳＷ１〜ＳＷ４をオフ、Ｓ
Ｗ５、ＳＷ６をオンとすれば、フライングキャパシタＣ
ｆに蓄えられた電圧信号が次段の増幅部に入力される。
次に、ＳＷ５、ＳＷ６をオフ、ＳＷ３、ＳＷ４をオンす
ることでフライングキャパシタＣｆの電荷を分圧抵抗Ｒ
２で放電し、初期状態に戻す。このように、図５に示し
た信号入力装置は、フライングキャパシタＣｆを使用す
ることで、入力部と増幅部との電気的絶縁を達成してい
る。これは、フローティング電源等を使用する必要がな
いとともに電源ノイズ等を防止するために極めて有効で
ある。
【０００３】
【発明が解決しようとする課題】以上のような従来の信
号入力装置では、フライングキャパシタＣｆに対する充
電時間が長くなってしまうという問題点があった。すな
わち、図５の回路におけるフライングキャパシタＣｆへ
の充電は、次の数１式で与えられる。
号入力装置では、フライングキャパシタＣｆに対する充
電時間が長くなってしまうという問題点があった。すな
わち、図５の回路におけるフライングキャパシタＣｆへ
の充電は、次の数１式で与えられる。
【数１】 ここで、Ｒ１＞＞Ｒｉ、Ｒ１＞＞Ｒ２とすれば、数１式
は次の数２式のように書き換えることができる。
は次の数２式のように書き換えることができる。
【数２】 従って、この回路の充電時定数は分圧抵抗Ｒ２とフライ
ングキャパシタＣｆとによって決定される。この種の回
路では、一般に、実際に必要な充電時間は充電時定数の
１０倍程度である。例えば、この回路において、分圧比
を１００：１として充電用抵抗Ｒ１の抵抗値を９９０Ｋ
オーム、分圧抵抗Ｒ２の抵抗値を１０Ｋオーム、フライ
ングキャパシタＣｆの容量値を１μＦとすると、充電時
定数は１０ｍｓとなり、実際の充電時間は１００ｍｓ程
度必要となる。このため、多数の電圧信号の入力を行う
場合などそれぞれの信号処理として入力切替時間、ＡＤ
変換時間等が必要となり、高速スキャンニングが不可能
になってしまう欠点があった。また、入力信号が高電圧
入力信号である場合には、必要な各種部品を高電圧用の
ものとする必要があり部品選定に制約を受けるという欠
点があった。なお、分圧抵抗Ｒ２の抵抗値を小さくすれ
ば高速スキャンニングを行うことが可能ではあるが、こ
こで分圧比をそのままとした場合には、入力源抵抗Ｒｉ
の影響を受けたり入力インピーダンスを大きくとれない
等の欠点がある。従って、この発明は、高電圧入力信号
であっても高速充電が可能なフライングキャパシタを用
いた信号入力装置を提供することを目的としたものであ
る。
ングキャパシタＣｆとによって決定される。この種の回
路では、一般に、実際に必要な充電時間は充電時定数の
１０倍程度である。例えば、この回路において、分圧比
を１００：１として充電用抵抗Ｒ１の抵抗値を９９０Ｋ
オーム、分圧抵抗Ｒ２の抵抗値を１０Ｋオーム、フライ
ングキャパシタＣｆの容量値を１μＦとすると、充電時
定数は１０ｍｓとなり、実際の充電時間は１００ｍｓ程
度必要となる。このため、多数の電圧信号の入力を行う
場合などそれぞれの信号処理として入力切替時間、ＡＤ
変換時間等が必要となり、高速スキャンニングが不可能
になってしまう欠点があった。また、入力信号が高電圧
入力信号である場合には、必要な各種部品を高電圧用の
ものとする必要があり部品選定に制約を受けるという欠
点があった。なお、分圧抵抗Ｒ２の抵抗値を小さくすれ
ば高速スキャンニングを行うことが可能ではあるが、こ
こで分圧比をそのままとした場合には、入力源抵抗Ｒｉ
の影響を受けたり入力インピーダンスを大きくとれない
等の欠点がある。従って、この発明は、高電圧入力信号
であっても高速充電が可能なフライングキャパシタを用
いた信号入力装置を提供することを目的としたものであ
る。
【０００４】
【課題を解決するための手段】このため、この発明にお
いては、入力信号を充電用抵抗Ｒ１と分圧抵抗Ｒ２との
抵抗分割により分圧し、該分圧に関わる電圧信号を上記
分圧抵抗と並列に接続されるフライングキャパシタＣｆ
に充電し、該充電された信号を放電させることにより上
記入力信号を所定の分圧信号に変換して入力するように
なした信号入力装置において、上記充電用抵抗Ｒ１に並
列に接続される電流バイパス用コンデンサＣ１を設け、
かつ上記分圧抵抗Ｒ２、充電用抵抗Ｒ１、フライングキ
ャパシタＣｆ及び電流バイパス用コンデンサＣ１の関係
が、 Ｒ１・Ｃ１＝Ｒ２・Ｃｆ となるよう構成した。
いては、入力信号を充電用抵抗Ｒ１と分圧抵抗Ｒ２との
抵抗分割により分圧し、該分圧に関わる電圧信号を上記
分圧抵抗と並列に接続されるフライングキャパシタＣｆ
に充電し、該充電された信号を放電させることにより上
記入力信号を所定の分圧信号に変換して入力するように
なした信号入力装置において、上記充電用抵抗Ｒ１に並
列に接続される電流バイパス用コンデンサＣ１を設け、
かつ上記分圧抵抗Ｒ２、充電用抵抗Ｒ１、フライングキ
ャパシタＣｆ及び電流バイパス用コンデンサＣ１の関係
が、 Ｒ１・Ｃ１＝Ｒ２・Ｃｆ となるよう構成した。
【０００５】
【作用】電流バイパス用コンデンサを設けることで、フ
ライングキャパシタに関する充電時定数を小さくするこ
とができ、従って充電時間を短縮することができる。
ライングキャパシタに関する充電時定数を小さくするこ
とができ、従って充電時間を短縮することができる。
【０００６】
【実施例】以下、図面の１実施例に基づき本発明を説明
する。図１〜図４は本発明に関わる信号入力装置であ
り、高電圧及び低電圧双方の入力に好適なものである。
図１は全体の回路構成図、図２は、図１の回路中、低電
圧入力信号の際に形成される信号入力装置の等価回路
図、図３は、図１の回路中、高電圧入力信号の際に形成
される信号入力装置の等価回路図、図４は図１の信号入
力装置を多数の入力信号に使用したいわゆる多点信号入
力装置である。図１〜図４中、図５と同一または相当部
分には同一の符号を付している。ｒは１／１の分圧電圧
時の充電抵抗、Ｃ１は電流バイパス用コンデンサ、ＳＷ
７は低電圧及び高電圧入力切替スイッチである。なお、
ここにおいて、ＳＷ３、ＳＷ４の前段までの回路を信号
入力回路、ＳＷ３、ＳＷ４以降の回路をフライングキャ
パシタ回路と呼ぶことにする。
する。図１〜図４は本発明に関わる信号入力装置であ
り、高電圧及び低電圧双方の入力に好適なものである。
図１は全体の回路構成図、図２は、図１の回路中、低電
圧入力信号の際に形成される信号入力装置の等価回路
図、図３は、図１の回路中、高電圧入力信号の際に形成
される信号入力装置の等価回路図、図４は図１の信号入
力装置を多数の入力信号に使用したいわゆる多点信号入
力装置である。図１〜図４中、図５と同一または相当部
分には同一の符号を付している。ｒは１／１の分圧電圧
時の充電抵抗、Ｃ１は電流バイパス用コンデンサ、ＳＷ
７は低電圧及び高電圧入力切替スイッチである。なお、
ここにおいて、ＳＷ３、ＳＷ４の前段までの回路を信号
入力回路、ＳＷ３、ＳＷ４以降の回路をフライングキャ
パシタ回路と呼ぶことにする。
【０００７】図１を参照する。図１の入力切替スイッチ
ＳＷ７は、図示しない装置の制御回路により入力信号が
低電圧信号である場合には端子Ａに、入力信号が高電圧
信号である場合には端子Ｂにそれぞれ切り換えられる。
そして、まずＳＷ３、ＳＷ４がオン、ＳＷ５、ＳＷ６が
オフのフライングキャパシタＣｆに対する充電動作が行
われる。次いで、この充電が完了した時点で、ＳＷ３、
ＳＷ４がオフ、ＳＷ５、ＳＷ６がオンに切り換えられ、
増幅器への信号の送信が行われる。これらの各スイッチ
動作もまた、図示しない制御回路により行われる。
ＳＷ７は、図示しない装置の制御回路により入力信号が
低電圧信号である場合には端子Ａに、入力信号が高電圧
信号である場合には端子Ｂにそれぞれ切り換えられる。
そして、まずＳＷ３、ＳＷ４がオン、ＳＷ５、ＳＷ６が
オフのフライングキャパシタＣｆに対する充電動作が行
われる。次いで、この充電が完了した時点で、ＳＷ３、
ＳＷ４がオフ、ＳＷ５、ＳＷ６がオンに切り換えられ、
増幅器への信号の送信が行われる。これらの各スイッチ
動作もまた、図示しない制御回路により行われる。
【０００８】今、図１に示すように、入力切替スイッチ
ＳＷ７が端子Ａに接続し低電圧信号の入力を行う場合を
考える。この場合のフライングキャパシタＣｆに対する
充電動作は、図２に示した回路図と等価なものとなる。
この充電状態は、次の数３式の通りである。
ＳＷ７が端子Ａに接続し低電圧信号の入力を行う場合を
考える。この場合のフライングキャパシタＣｆに対する
充電動作は、図２に示した回路図と等価なものとなる。
この充電状態は、次の数３式の通りである。
【数３】 充電時定数は、Ｒｉとｒ及びＣｆで決まる。
【０００９】次に、入力信号が高電圧信号である場合に
は、図１に示す入力切替スイッチＳＷ７が端子Ｂに接続
する。この時には、図３に示す回路図と等価な回路が構
成される。ここで、Ｒ１・Ｃ１＝Ｒ２・Ｃｆが成立する
とすれば、次の数４式により表すことができる。
は、図１に示す入力切替スイッチＳＷ７が端子Ｂに接続
する。この時には、図３に示す回路図と等価な回路が構
成される。ここで、Ｒ１・Ｃ１＝Ｒ２・Ｃｆが成立する
とすれば、次の数４式により表すことができる。
【数４】
【００１０】ここで、従来の装置に関わる数２式、本願
低電圧入力に関わる数３式及び本願高電圧に関わる数４
式について比較する。それぞれの充電時定数をこの順で
τ２、τ３及びτ４とすると、各時定数は次の通りであ
る。 τ２＝Ｒ２・Ｃｆ τ３＝（Ｒｉ＋ｒ）・ＣＦ τ４＝Ｒｉ・Ｃ１＝Ｒｉ・Ｃｆ／Ｒ１・Ｒ２ ここで、これらの時定数の比をとると、 τ２：τ３：τ４ ＝Ｒ２・Ｃｆ：（Ｒｉ＋ｒ）・ＣＦ：Ｒｉ・Ｃｆ／Ｒ１
・Ｒ２ ＝Ｒ２：Ｒｉ＋ｒ：Ｒｉ・Ｒ２／Ｒ１ ここで、一般的にｒ＝Ｒ１、Ｒｉ＜＜Ｒ１であるので、 ＝Ｒ２：Ｒ１：Ｒｉ・Ｒ２／Ｒ１ Ｒ１：Ｒ２＝９９：１、Ｒ２：Ｒｉ＝１０：１程度であ
るので、 ＝１Ｋ：１００Ｋ：１ となる。すなわち、一般的な抵抗を選択することで、数
４式のものは数３式のものの１００Ｋ倍、数２式のもの
の１０００倍早く所定の充電を可能にすると言うことが
できる。
低電圧入力に関わる数３式及び本願高電圧に関わる数４
式について比較する。それぞれの充電時定数をこの順で
τ２、τ３及びτ４とすると、各時定数は次の通りであ
る。 τ２＝Ｒ２・Ｃｆ τ３＝（Ｒｉ＋ｒ）・ＣＦ τ４＝Ｒｉ・Ｃ１＝Ｒｉ・Ｃｆ／Ｒ１・Ｒ２ ここで、これらの時定数の比をとると、 τ２：τ３：τ４ ＝Ｒ２・Ｃｆ：（Ｒｉ＋ｒ）・ＣＦ：Ｒｉ・Ｃｆ／Ｒ１
・Ｒ２ ＝Ｒ２：Ｒｉ＋ｒ：Ｒｉ・Ｒ２／Ｒ１ ここで、一般的にｒ＝Ｒ１、Ｒｉ＜＜Ｒ１であるので、 ＝Ｒ２：Ｒ１：Ｒｉ・Ｒ２／Ｒ１ Ｒ１：Ｒ２＝９９：１、Ｒ２：Ｒｉ＝１０：１程度であ
るので、 ＝１Ｋ：１００Ｋ：１ となる。すなわち、一般的な抵抗を選択することで、数
４式のものは数３式のものの１００Ｋ倍、数２式のもの
の１０００倍早く所定の充電を可能にすると言うことが
できる。
【００１１】図４は、図１に示した信号入力装置を複数
設け、それぞれ異なる入力信号に対応させたものであ
る。それぞれの信号入力回路１１〜ｎ１には、それぞれ
高電圧あるいは低電圧のいずれかの入力信号が与えられ
る。図示しない制御回路の制御信号に応じてそれぞれの
入力切替スイッチＳＷ７が切り換えられる。次いで、フ
ライングキャパシタ回路１２〜ｎ２のスイッチＳＷ３、
ＳＷ４がオンされ充電が行われる。この充電が完了した
時点でＳＷ３、ＳＷ４をオフにするとともにＳＷ５、Ｓ
Ｗ６をオンにして増幅器への入力が行われる。これらの
各スイッチ群は、制御回路からの制御信号により各入力
信号が競合することがないようにそれぞれタイミングを
ずらせて次々と切り換えられて多数の入力信号が順次装
置に取り込まれる。
設け、それぞれ異なる入力信号に対応させたものであ
る。それぞれの信号入力回路１１〜ｎ１には、それぞれ
高電圧あるいは低電圧のいずれかの入力信号が与えられ
る。図示しない制御回路の制御信号に応じてそれぞれの
入力切替スイッチＳＷ７が切り換えられる。次いで、フ
ライングキャパシタ回路１２〜ｎ２のスイッチＳＷ３、
ＳＷ４がオンされ充電が行われる。この充電が完了した
時点でＳＷ３、ＳＷ４をオフにするとともにＳＷ５、Ｓ
Ｗ６をオンにして増幅器への入力が行われる。これらの
各スイッチ群は、制御回路からの制御信号により各入力
信号が競合することがないようにそれぞれタイミングを
ずらせて次々と切り換えられて多数の入力信号が順次装
置に取り込まれる。
【００１２】
【発明の効果】以上、本発明によれば、フライングキャ
パシタ回路を用いた信号入力装置であって、高電圧入力
信号を扱う場合であっても、高速に充電することが可能
となる利点がある。従って、高電圧用コンデンサ等の従
来必須であった高電圧入力信号に対する処置も極めて簡
単になり、安価に実施する事ができるとともに、このよ
うな信号入力装置を複数設けた場合でも、高速のスキャ
ンニング動作が可能となる利点がある。
パシタ回路を用いた信号入力装置であって、高電圧入力
信号を扱う場合であっても、高速に充電することが可能
となる利点がある。従って、高電圧用コンデンサ等の従
来必須であった高電圧入力信号に対する処置も極めて簡
単になり、安価に実施する事ができるとともに、このよ
うな信号入力装置を複数設けた場合でも、高速のスキャ
ンニング動作が可能となる利点がある。
【図１】図１は、本発明の１実施例に関わる信号入力装
置を示す説明図である。
置を示す説明図である。
【図２】図２は、図１の信号入力装置における低電圧信
号入力状態を示す説明図である。
号入力状態を示す説明図である。
【図３】図３は、図１の信号入力装置における高電圧信
号入力状態を示す説明図である。
号入力状態を示す説明図である。
【図４】図４は、図１の信号入力装置を複数設けた多点
信号入力装置である。
信号入力装置である。
【図５】図５は、従来の信号入力装置の１例を示す説明
図である。
図である。
ＳＷ１〜ＳＷ７：スイッチ Ｒ１〜Ｒ２、ｒ：抵抗 Ｃｆ：フライングキャパシタ
Claims (1)
- 【請求項１】入力信号を充電用抵抗Ｒ１と分圧抵抗Ｒ２
との抵抗分割により分圧し、該分圧に関わる電圧信号を
上記分圧抵抗と並列に接続されるフライングキャパシタ
Ｃｆに充電し、該充電された信号を放電させることによ
り上記入力信号を所定の分圧信号に変換して入力するよ
うになした信号入力装置において、 上記充電用抵抗Ｒ１に並列に接続される電流バイパス用
コンデンサＣ１を設け、かつ上記分圧抵抗Ｒ２、充電用
抵抗Ｒ１、フライングキャパシタＣｆ及び電流バイパス
用コンデンサＣ１の関係が、 Ｒ１・Ｃ１＝Ｒ２・Ｃｆ となるよう構成したことを特徴とする信号入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204093A JPH06231385A (ja) | 1993-02-05 | 1993-02-05 | 信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204093A JPH06231385A (ja) | 1993-02-05 | 1993-02-05 | 信号入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06231385A true JPH06231385A (ja) | 1994-08-19 |
Family
ID=12625030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4204093A Pending JPH06231385A (ja) | 1993-02-05 | 1993-02-05 | 信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06231385A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016001114A (ja) * | 2014-06-11 | 2016-01-07 | 株式会社デンソー | 電圧検出装置 |
| JP2021141664A (ja) * | 2020-03-03 | 2021-09-16 | 株式会社デンソー | 電池監視装置 |
-
1993
- 1993-02-05 JP JP4204093A patent/JPH06231385A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016001114A (ja) * | 2014-06-11 | 2016-01-07 | 株式会社デンソー | 電圧検出装置 |
| JP2021141664A (ja) * | 2020-03-03 | 2021-09-16 | 株式会社デンソー | 電池監視装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611135A (en) | Analog switch circuit and signal attenuator employing an analog switch circuit | |
| GB1595394A (en) | Power supply control arrangements | |
| KR930015372A (ko) | 디지탈-아날로그 신호 변환장치 | |
| JPH056688A (ja) | サンプル・アンド・ホールド回路 | |
| JPH11308082A (ja) | チョッパ型コンパレータ | |
| JPH06231385A (ja) | 信号入力装置 | |
| US4460953A (en) | Signal voltage dividing circuit | |
| JP4083504B2 (ja) | 電圧モニタ装置 | |
| JPS6382124A (ja) | アナログスイツチ回路 | |
| JP2698225B2 (ja) | サンプルホールド回路 | |
| JP2001111424A (ja) | Ａ／ｄ変換方法 | |
| JP3098327B2 (ja) | １チップマイクロコンピュータ | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| JPH07147541A (ja) | 半導体集積回路 | |
| SU1437798A1 (ru) | Магазин сопротивлени | |
| JPS592415A (ja) | 増幅器 | |
| TWI797928B (zh) | 取樣維持電路以及類比數位轉換電路 | |
| JPS55165026A (en) | Digital-analog converter | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JPH02288724A (ja) | 遅延回路 | |
| JPH0895652A (ja) | 電源回路 | |
| JPH06224715A (ja) | 多点信号選択装置 | |
| JPS63246927A (ja) | 基準電圧発生回路 | |
| JPH05259916A (ja) | 電流加算型ｄ／ａ変換器 | |
| JPH0730427A (ja) | Ｄ／ａ変換回路 |