JPH056688A - サンプル・アンド・ホールド回路 - Google Patents
サンプル・アンド・ホールド回路Info
- Publication number
- JPH056688A JPH056688A JP3148977A JP14897791A JPH056688A JP H056688 A JPH056688 A JP H056688A JP 3148977 A JP3148977 A JP 3148977A JP 14897791 A JP14897791 A JP 14897791A JP H056688 A JPH056688 A JP H056688A
- Authority
- JP
- Japan
- Prior art keywords
- input
- capacitors
- sample
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明はサンプル・アンド・ホールド回路に
関し、高速性を損なわずに入力信号の入力振幅に応じて
適当な増幅度で保持した出力電位を得ることを目的とす
る。 【構成】 ホールド・コンデンサは、複数のコンデンサ
を直列に接続して形成したものであり、そのホールド・
コンデンサの一方の電極は、制御スイッチ(106)を介し
て信号の入力端子に接続されていると共に、分圧スイッ
チの一つ(104) を介して前記オペアンプの非反転入力に
接続され、ホールド・コンデンサの他方の電極は入力信
号の基準電位に接続され、ホールド・コンデンサを形成
する各コンデンサ間の全ての接続点が、それぞれ独立に
前記分圧スイッチの一つ(105) を介してオペアンプの非
反転入力に接続されて構成する。
関し、高速性を損なわずに入力信号の入力振幅に応じて
適当な増幅度で保持した出力電位を得ることを目的とす
る。 【構成】 ホールド・コンデンサは、複数のコンデンサ
を直列に接続して形成したものであり、そのホールド・
コンデンサの一方の電極は、制御スイッチ(106)を介し
て信号の入力端子に接続されていると共に、分圧スイッ
チの一つ(104) を介して前記オペアンプの非反転入力に
接続され、ホールド・コンデンサの他方の電極は入力信
号の基準電位に接続され、ホールド・コンデンサを形成
する各コンデンサ間の全ての接続点が、それぞれ独立に
前記分圧スイッチの一つ(105) を介してオペアンプの非
反転入力に接続されて構成する。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をデジタ
ル信号に変換するＡ／Ｄ変換器の前段に設置されるサン
プル・アンド・ホールド回路に関する。詳しくは、複数
のコンデンサを直列に接続してホールド・コンデンサを
形成することにより、アナログ信号の入力振幅に応じて
適当な増幅度でホールド（保持）した出力電位を得るサ
ンプル・アンド・ホールド回路に関する。
ル信号に変換するＡ／Ｄ変換器の前段に設置されるサン
プル・アンド・ホールド回路に関する。詳しくは、複数
のコンデンサを直列に接続してホールド・コンデンサを
形成することにより、アナログ信号の入力振幅に応じて
適当な増幅度でホールド（保持）した出力電位を得るサ
ンプル・アンド・ホールド回路に関する。
【０００２】
【従来の技術】図５、図６は従来のサンプル・アンド・
ホールド回路の構成図である。図５は前段の抵抗により
入力アナログ信号を分圧するもので、オペアンプ５０１
からなる非反転増幅器５０、ホールド・コンデンサ５０
２、入力アナログ信号のサンプリングおよびホールド
（保持）を制御する制御スイッチ５０３からなる構成の
前段に、抵抗５０４、５０５と分圧スイッチ５０６、５
０７を配設して、分圧スイッチ５０６、５０７の切り換
えにより入力アナログ信号の分圧を行うものである。ま
た、図６は非反転増幅器６０の後段に、同様に抵抗６０
４、６０５と分圧スイッチ６０６、６０７を配設して、
分圧スイッチ６０６、６０７の切り換えにより出力信号
の分圧を行うようにしていたものである。
ホールド回路の構成図である。図５は前段の抵抗により
入力アナログ信号を分圧するもので、オペアンプ５０１
からなる非反転増幅器５０、ホールド・コンデンサ５０
２、入力アナログ信号のサンプリングおよびホールド
（保持）を制御する制御スイッチ５０３からなる構成の
前段に、抵抗５０４、５０５と分圧スイッチ５０６、５
０７を配設して、分圧スイッチ５０６、５０７の切り換
えにより入力アナログ信号の分圧を行うものである。ま
た、図６は非反転増幅器６０の後段に、同様に抵抗６０
４、６０５と分圧スイッチ６０６、６０７を配設して、
分圧スイッチ６０６、６０７の切り換えにより出力信号
の分圧を行うようにしていたものである。
【０００３】このように、従来のサンプル・アンド・ホ
ールド回路では、アナログ信号の入力振幅に応じて適当
な出力振幅を得る際に、入力信号が大振幅の場合には、
オペアンプによる非反転増幅器の増幅度が１倍未満にで
きないため、前段の抵抗によりアナログ入力信号を分圧
するか、増幅後に出力を抵抗により分圧して、Ａ／Ｄ変
換器のフルスケールに合わせて出力振幅を調整するよう
にしていた。
ールド回路では、アナログ信号の入力振幅に応じて適当
な出力振幅を得る際に、入力信号が大振幅の場合には、
オペアンプによる非反転増幅器の増幅度が１倍未満にで
きないため、前段の抵抗によりアナログ入力信号を分圧
するか、増幅後に出力を抵抗により分圧して、Ａ／Ｄ変
換器のフルスケールに合わせて出力振幅を調整するよう
にしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、図５に
示すような前段の抵抗により入力信号を分圧する場合に
は、サンプル・アンド・ホールド回路の入力時定数が増
加するため、高速処理に向かないといった欠点があり、
また、図６に示すような増幅後の出力を分圧する場合に
は、オペアンプの出力範囲の制限を受けるといった欠点
があった。
示すような前段の抵抗により入力信号を分圧する場合に
は、サンプル・アンド・ホールド回路の入力時定数が増
加するため、高速処理に向かないといった欠点があり、
また、図６に示すような増幅後の出力を分圧する場合に
は、オペアンプの出力範囲の制限を受けるといった欠点
があった。
【０００５】本発明は、このような課題にかんがみて創
案されたもので、高速性を損なわずに入力信号の入力振
幅に応じて適当な増幅度で、保持した出力電位を得るこ
とのできるサンプル・アンド・ホールド回路を提供する
ことを目的とする。
案されたもので、高速性を損なわずに入力信号の入力振
幅に応じて適当な増幅度で、保持した出力電位を得るこ
とのできるサンプル・アンド・ホールド回路を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】請求項１に係わる本発明
のサンプル・アンド・ホールド回路は、オペアンプから
なる非反転増幅器、ホールド・コンデンサ、入力信号の
サンプリング・ホールドを制御する制御スイッチ、およ
び複数の分圧スイッチを有するサンプル・アンド・ホー
ルド回路であって、前記ホールド・コンデンサは、複数
のコンデンサを直列に接続して形成したものであり、そ
のホールド・コンデンサの一方の電極は、前記制御スイ
ッチを介して信号の入力端子に接続されていると共に、
前記分圧スイッチの一つを介して前記オペアンプの非反
転入力に接続され、前記ホールド・コンデンサの他方の
電極は入力信号の基準電位に接続され、前記ホールド・
コンデンサを形成する各コンデンサ間の全ての接続点
が、それぞれ独立に前記分圧スイッチの一つを介して前
記オペアンプの非反転入力に接続されて構成される。
のサンプル・アンド・ホールド回路は、オペアンプから
なる非反転増幅器、ホールド・コンデンサ、入力信号の
サンプリング・ホールドを制御する制御スイッチ、およ
び複数の分圧スイッチを有するサンプル・アンド・ホー
ルド回路であって、前記ホールド・コンデンサは、複数
のコンデンサを直列に接続して形成したものであり、そ
のホールド・コンデンサの一方の電極は、前記制御スイ
ッチを介して信号の入力端子に接続されていると共に、
前記分圧スイッチの一つを介して前記オペアンプの非反
転入力に接続され、前記ホールド・コンデンサの他方の
電極は入力信号の基準電位に接続され、前記ホールド・
コンデンサを形成する各コンデンサ間の全ての接続点
が、それぞれ独立に前記分圧スイッチの一つを介して前
記オペアンプの非反転入力に接続されて構成される。
【０００７】請求項２に係わる本発明は、前記請求項１
のサンプル・アンド・ホールド回路において、前記ホー
ルド・コンデンサを形成する各コンデンサ間の全ての接
続点が、それぞれ独立に一つのディスチャージスイッチ
を介して、入力信号の基準電位に接続されて構成されて
いる。
のサンプル・アンド・ホールド回路において、前記ホー
ルド・コンデンサを形成する各コンデンサ間の全ての接
続点が、それぞれ独立に一つのディスチャージスイッチ
を介して、入力信号の基準電位に接続されて構成されて
いる。
【０００８】請求項３に係わる本発明は、前記請求項１
のサンプル・アンド・ホールド回路において、前記ホー
ルド・コンデンサを形成する各コンデンサ間の全ての接
続点が、それぞれ独立に一つのディスチャージスイッチ
を介して、信号の入力端子に接続されて構成される。
のサンプル・アンド・ホールド回路において、前記ホー
ルド・コンデンサを形成する各コンデンサ間の全ての接
続点が、それぞれ独立に一つのディスチャージスイッチ
を介して、信号の入力端子に接続されて構成される。
【０００９】請求項４に係わる本発明は、前記請求項１
のサンプル・アンド・ホールド回路において、前記ホー
ルド・コンデンサを形成する各コンデンサに対応して、
ディスチャージスイッチが並列に各コンデンサ毎に接続
されて構成される。
のサンプル・アンド・ホールド回路において、前記ホー
ルド・コンデンサを形成する各コンデンサに対応して、
ディスチャージスイッチが並列に各コンデンサ毎に接続
されて構成される。
【００１０】
【作用】本発明では、上記のように構成することによ
り、制御スイッチをオンにして入力信号をサンプリング
すると、直列に接続されたコンデンサ間の電位が、各々
のコンデンサの容量比により分圧された電位となり、オ
ペアンプの非反転入力に接続された各分圧スイッチのう
ちのどれかをオンにすることにより、入力信号の振幅に
応じた適当な増幅度を得る。
り、制御スイッチをオンにして入力信号をサンプリング
すると、直列に接続されたコンデンサ間の電位が、各々
のコンデンサの容量比により分圧された電位となり、オ
ペアンプの非反転入力に接続された各分圧スイッチのう
ちのどれかをオンにすることにより、入力信号の振幅に
応じた適当な増幅度を得る。
【００１１】
【実施例】以下、図面を参照して、本発明の実施例を説
明する。第１の実施例 図１は、本発明の第１の実施例を示すサンプル・アンド
・ホールド回路の回路図である。同図において、１０は
非反転増幅器であって、オペアンプ１０１、そのオペア
ンプ１０１の出力端子Ｏと反転入力の間に接続された抵
抗１０２、およびオペアンプ１０１の反転入力（＋）と
入力アナログ信号の基準電位ＶR の間に接続された抵抗
１０３により構成されている。１０４、１０５はコンデ
ンサであり直列に接続されてホールド・コンデンサを形
成するものである。１０６は入力するアナログ信号をサ
ンプリング／ホールド制御に係わる制御スイッチ、１０
７、１０８は分圧スイッチである。コンデンサ１０４の
一方の電極は制御スイッチ１０６を介して信号の入力端
子Ｉに接続され、他方の電極はコンデンサ１０５の一方
の電極に接続され、コンデンサ１０５の他方の電極は入
力アナログ信号の基準電位ＶＲに接続されている。分圧
スイッチ１０７はコンデンサ１０４と制御スイッチ１０
６の接続点とオペアンプ１０１の非反転入力（＋）の間
に接続され、分圧スイッチ１０８はコンデンサ１０４と
コンデンサ１０５の接続点とオペアンプ１０１の非反転
入力（＋）の間に接続されている。
明する。第１の実施例 図１は、本発明の第１の実施例を示すサンプル・アンド
・ホールド回路の回路図である。同図において、１０は
非反転増幅器であって、オペアンプ１０１、そのオペア
ンプ１０１の出力端子Ｏと反転入力の間に接続された抵
抗１０２、およびオペアンプ１０１の反転入力（＋）と
入力アナログ信号の基準電位ＶR の間に接続された抵抗
１０３により構成されている。１０４、１０５はコンデ
ンサであり直列に接続されてホールド・コンデンサを形
成するものである。１０６は入力するアナログ信号をサ
ンプリング／ホールド制御に係わる制御スイッチ、１０
７、１０８は分圧スイッチである。コンデンサ１０４の
一方の電極は制御スイッチ１０６を介して信号の入力端
子Ｉに接続され、他方の電極はコンデンサ１０５の一方
の電極に接続され、コンデンサ１０５の他方の電極は入
力アナログ信号の基準電位ＶＲに接続されている。分圧
スイッチ１０７はコンデンサ１０４と制御スイッチ１０
６の接続点とオペアンプ１０１の非反転入力（＋）の間
に接続され、分圧スイッチ１０８はコンデンサ１０４と
コンデンサ１０５の接続点とオペアンプ１０１の非反転
入力（＋）の間に接続されている。
【００１２】上記構成において、制御スイッチ１０６が
オンになると入力信号の電位がチャージされ、制御スイ
ッチ１０６がオフになってもチャージされた電位はホー
ルドされる。このとき、分圧スイッチ１０７をオンに分
圧スイッチ１０８をオフにした場合には、コンデンサ１
０４とコンデンサ１０５を合わせた容量のチャージがな
される。一方、分圧スイッチ１０７をオフに分圧スイッ
チ１０８をオンにした場合には、コンデンサ１０４とコ
ンデンサ１０５の容量比で決定される電位に分圧されて
オペアンプ１０１に入力がなされる。したがって、大振
幅の信号が入力される時には、入力信号の電位が分圧さ
れるように分圧スイッチ１０７、１０８を切り換えるこ
とにより、適当な振幅の信号をオペアンプ１０１に入力
させることができる。また、本発明では分圧をコンデン
サにより行うため、抵抗による分圧の場合のように回路
入力の時定数の増加がなく、高速処理にも対応できるも
のとなっている。
オンになると入力信号の電位がチャージされ、制御スイ
ッチ１０６がオフになってもチャージされた電位はホー
ルドされる。このとき、分圧スイッチ１０７をオンに分
圧スイッチ１０８をオフにした場合には、コンデンサ１
０４とコンデンサ１０５を合わせた容量のチャージがな
される。一方、分圧スイッチ１０７をオフに分圧スイッ
チ１０８をオンにした場合には、コンデンサ１０４とコ
ンデンサ１０５の容量比で決定される電位に分圧されて
オペアンプ１０１に入力がなされる。したがって、大振
幅の信号が入力される時には、入力信号の電位が分圧さ
れるように分圧スイッチ１０７、１０８を切り換えるこ
とにより、適当な振幅の信号をオペアンプ１０１に入力
させることができる。また、本発明では分圧をコンデン
サにより行うため、抵抗による分圧の場合のように回路
入力の時定数の増加がなく、高速処理にも対応できるも
のとなっている。
【００１３】なお、本実施例では、直列に２つのコンデ
ンサを接続した構成としているが、本発明はこれに限る
ものではなく、例えば、さらに第３、第４のコンデンサ
を直列に接続して、それに対応して第３、第４の分圧ス
イッチも追加すれば、入力信号の電位に対応して４段階
の分圧が可能になる。したがって、必要に応じてコンデ
ンサおよび分圧スイッチの数を構成することにより多段
階の分圧を可能とするものである。
ンサを接続した構成としているが、本発明はこれに限る
ものではなく、例えば、さらに第３、第４のコンデンサ
を直列に接続して、それに対応して第３、第４の分圧ス
イッチも追加すれば、入力信号の電位に対応して４段階
の分圧が可能になる。したがって、必要に応じてコンデ
ンサおよび分圧スイッチの数を構成することにより多段
階の分圧を可能とするものである。
【００１４】第２の実施例
図２は、本発明の第２の実施例を示すサンプル・アンド
・ホールド回路の回路図である。図２に示す実施例は、
図１のサンプル・アンド・ホールド回路にディスチャー
ジスイッチ２０９を構成したものである。したがって、
図１と同一のものは同一の符号を付して説明を省略す
る。図２に示すように本実施例では、コンデンサ１０４
とコンデンサ１０５の接続点と、基準電圧ＶR との間に
ディスチャージスイッチ２０９を接続したものである。
本実施例では、入力信号のサンプリング毎にディスチャ
ージスイッチ２０９をオンにして、コンデンサ１０５に
蓄積された電荷をディスチャージした後、ディスチャー
ジスイッチ２０９をオフにする。これにより、コンデン
サ１０４とコンデンサ１０５の接続点の電位を確実にコ
ンデンサの容量比で分圧できるようにしたものである。
・ホールド回路の回路図である。図２に示す実施例は、
図１のサンプル・アンド・ホールド回路にディスチャー
ジスイッチ２０９を構成したものである。したがって、
図１と同一のものは同一の符号を付して説明を省略す
る。図２に示すように本実施例では、コンデンサ１０４
とコンデンサ１０５の接続点と、基準電圧ＶR との間に
ディスチャージスイッチ２０９を接続したものである。
本実施例では、入力信号のサンプリング毎にディスチャ
ージスイッチ２０９をオンにして、コンデンサ１０５に
蓄積された電荷をディスチャージした後、ディスチャー
ジスイッチ２０９をオフにする。これにより、コンデン
サ１０４とコンデンサ１０５の接続点の電位を確実にコ
ンデンサの容量比で分圧できるようにしたものである。
【００１５】第３の実施例
図３は、本発明の第３の実施例を示すサンプル・アンド
・ホールド回路の回路図である。図３に示す実施例は、
図１のサンプル・アンド・ホールド回路にディスチャー
ジスイッチ３０９を構成したものである。したがって、
図１と同一のものは同一の符号を付して説明を省略す
る。図３に示すように本実施例では、コンデンサ１０４
とコンデンサ１０５の接続点と、アナログ信号の入力端
子Ｉとの間にディスチャージスイッチ３０９を接続した
ものである。本実施例では、入力信号のサンプリング毎
にディスチャージスイッチ３０９をオンにして、コンデ
ンサ１０４に蓄積された電荷をディスチャージした後、
ディスチャージスイッチ３０９をオフにする。これによ
り、コンデンサ１０４とコンデンサ１０５の接続点の電
位を確実にコンデンサの容量比で分圧できるようにした
ものである。
・ホールド回路の回路図である。図３に示す実施例は、
図１のサンプル・アンド・ホールド回路にディスチャー
ジスイッチ３０９を構成したものである。したがって、
図１と同一のものは同一の符号を付して説明を省略す
る。図３に示すように本実施例では、コンデンサ１０４
とコンデンサ１０５の接続点と、アナログ信号の入力端
子Ｉとの間にディスチャージスイッチ３０９を接続した
ものである。本実施例では、入力信号のサンプリング毎
にディスチャージスイッチ３０９をオンにして、コンデ
ンサ１０４に蓄積された電荷をディスチャージした後、
ディスチャージスイッチ３０９をオフにする。これによ
り、コンデンサ１０４とコンデンサ１０５の接続点の電
位を確実にコンデンサの容量比で分圧できるようにした
ものである。
【００１６】第４の実施例
図４は、本発明の第４の実施例を示すサンプル・アンド
・ホールド回路の回路図である。図４に示す実施例は、
図１のサンプル・アンド・ホールド回路にディスチャー
ジスイッチ４０９、４１０を構成したものである。した
がって、図１と同一のものは同一の符号を付して説明を
省略する。図４に示すように本実施例では、コンデンサ
１０４と並列にディスチャージスイッチ４０９を、コン
デンサ１０５と並列にディスチャージスイッチ４１０を
接続したものである。本実施例では、入力信号のサンプ
リング前にディスチャージスイッチ４０９、４１０をオ
ンにして、コンデンサ１０４およびコンデンサ１０５に
蓄積された電荷を一旦ディスチャージした後、入力信号
をサンプリングする。これにより、コンデンサ１０４と
コンデンサ１０５の接続点の電位を確実にコンデンサの
容量比で分圧できるようにしたものである。
・ホールド回路の回路図である。図４に示す実施例は、
図１のサンプル・アンド・ホールド回路にディスチャー
ジスイッチ４０９、４１０を構成したものである。した
がって、図１と同一のものは同一の符号を付して説明を
省略する。図４に示すように本実施例では、コンデンサ
１０４と並列にディスチャージスイッチ４０９を、コン
デンサ１０５と並列にディスチャージスイッチ４１０を
接続したものである。本実施例では、入力信号のサンプ
リング前にディスチャージスイッチ４０９、４１０をオ
ンにして、コンデンサ１０４およびコンデンサ１０５に
蓄積された電荷を一旦ディスチャージした後、入力信号
をサンプリングする。これにより、コンデンサ１０４と
コンデンサ１０５の接続点の電位を確実にコンデンサの
容量比で分圧できるようにしたものである。
【００１７】なお、第２、第３および第４の実施例で
は、コンデンサが２つ直列に接続されている場合に対応
してディスチャージスイッチを構成しているが、本発明
は、これに限られるものではなく、構成するコンデンサ
の数に対応してディスチャージスイッチは構成される。
は、コンデンサが２つ直列に接続されている場合に対応
してディスチャージスイッチを構成しているが、本発明
は、これに限られるものではなく、構成するコンデンサ
の数に対応してディスチャージスイッチは構成される。
【００１８】
【発明の効果】以上説明したように、本発明のサンプル
・アンド・ホールド回路では、コンデンサにより入力信
号の分圧がなされるため、高速性を損なわずに入力信号
の入力振幅に応じて信号振幅を小さくでき、しかも、コ
ンデンサの容量や構成数によりオペアンプの出力電圧範
囲の制限を受けずに、入力信号振幅に応じて適当な増幅
度を選択できる。
・アンド・ホールド回路では、コンデンサにより入力信
号の分圧がなされるため、高速性を損なわずに入力信号
の入力振幅に応じて信号振幅を小さくでき、しかも、コ
ンデンサの容量や構成数によりオペアンプの出力電圧範
囲の制限を受けずに、入力信号振幅に応じて適当な増幅
度を選択できる。
【００１９】また、コンデンサをディスチャージするデ
ィスチャージスイッチを構成することにより、コンデン
サの接続点の電位を確実にコンデンサの容量比で分圧で
き、より確実な入力信号の分圧を可能にすることができ
る。
ィスチャージスイッチを構成することにより、コンデン
サの接続点の電位を確実にコンデンサの容量比で分圧で
き、より確実な入力信号の分圧を可能にすることができ
る。
【図１】本発明の第１の実施例を表すサンプル・アンド
・ホールド回路の回路図である。
・ホールド回路の回路図である。
【図２】本発明の第２の実施例を表すサンプル・アンド
・ホールド回路の回路図である。
・ホールド回路の回路図である。
【図３】本発明の第３の実施例を表すサンプル・アンド
・ホールド回路の回路図である。
・ホールド回路の回路図である。
【図４】本発明の第４の実施例を表すサンプル・アンド
・ホールド回路の回路図である。
・ホールド回路の回路図である。
【図５】従来のサンプル・アンド・ホールド回路の回路
図である。
図である。
【図６】従来の他のサンプル・アンド・ホールド回路の
回路図である。
回路図である。
１０、５０、６０…非反転増幅器
１０１、５０１、６０１…オペアンプ
１０２、１０３、５０４、５０５、６０４、６０５…抵
抗 １０４、１０５、５０２、６０２…コンデンサ １０６、５０３、６０３…制御スイッチ １０７、１０８、５０６、５０７、６０６、６０７…分
圧スイッチ Ｉ…入力端子 Ｏ…出力端子 ２０９、３０９、４０９、４１０…ディスチャージスイ
ッチ
抗 １０４、１０５、５０２、６０２…コンデンサ １０６、５０３、６０３…制御スイッチ １０７、１０８、５０６、５０７、６０６、６０７…分
圧スイッチ Ｉ…入力端子 Ｏ…出力端子 ２０９、３０９、４０９、４１０…ディスチャージスイ
ッチ
Claims (4)
- 【請求項１】 オペアンプ（１０１）からなる非反転増
幅器（１０）、ホールド・コンデンサ、入力信号のサン
プリング・ホールドを制御する制御スイッチ（１０
６）、および複数の分圧スイッチ（１０７、１０８）を
有するサンプル・アンド・ホールド回路であって、前記
ホールド・コンデンサは、複数のコンデンサ（１０４、
１０５）を直列に接続して形成したものであり、そのホ
ールド・コンデンサの一方の電極は、前記制御スイッチ
（１０６）を介して信号の入力端子（Ｉ）に接続されて
いると共に、前記分圧スイッチの一つ（１０７）を介し
て前記オペアンプ（１０１）の非反転入力に接続され、
前記ホールド・コンデンサの他方の電極は入力信号の基
準電位に接続され、前記ホールド・コンデンサを形成す
る各コンデンサ（１０４、１０５）間の全ての接続点
が、それぞれ独立に前記分圧スイッチの一つ（１０８）
を介して前記オペアンプ（１０１）の非反転入力に接続
されていることを特徴とするサンプル・アンド・ホール
ド回路。 - 【請求項２】 請求項１のサンプル・アンド・ホールド
回路において、前記ホールド・コンデンサを形成する各
コンデンサ（１０４、１０５）間の全ての接続点が、そ
れぞれ独立に一つのディスチャージスイッチ（２０９）
を介して、入力信号の基準電位に接続されていることを
特徴とするサンプル・アンド・ホールド回路。 - 【請求項３】 請求項１のサンプル・アンド・ホールド
回路において、前記ホールド・コンデンサを形成する各
コンデンサ間の全ての接続点が、それぞれ独立に一つの
ディスチャージスイッチ（３０９）を介して、信号の入
力端子（Ｉ）に接続されていることを特徴とするサンプ
ル・アンド・ホールド回路。 - 【請求項４】 請求項１のサンプル・アンド・ホールド
回路において、前記ホールド・コンデンサを形成する各
コンデンサ（１０４、１０５）に対応して、ディスチャ
ージスイッチ（４０９、４１０）が各コンデンサ（１０
４、１０５）毎に並列に接続されていることを特徴とす
るサンプル・アンド・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148977A JPH056688A (ja) | 1991-06-20 | 1991-06-20 | サンプル・アンド・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148977A JPH056688A (ja) | 1991-06-20 | 1991-06-20 | サンプル・アンド・ホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056688A true JPH056688A (ja) | 1993-01-14 |
Family
ID=15464921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3148977A Withdrawn JPH056688A (ja) | 1991-06-20 | 1991-06-20 | サンプル・アンド・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056688A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007020712A1 (ja) * | 2005-08-17 | 2007-02-22 | Test Research Laboratories Inc. | 信号出力回路 |
| US7427880B2 (en) * | 2004-08-04 | 2008-09-23 | Nec Electronics Corporation | Sample/hold apparatus with small-sized capacitor and its driving method |
| US9458536B2 (en) | 2009-07-02 | 2016-10-04 | Sio2 Medical Products, Inc. | PECVD coating methods for capped syringes, cartridges and other articles |
| US9545360B2 (en) | 2009-05-13 | 2017-01-17 | Sio2 Medical Products, Inc. | Saccharide protective coating for pharmaceutical package |
| US9554968B2 (en) | 2013-03-11 | 2017-01-31 | Sio2 Medical Products, Inc. | Trilayer coated pharmaceutical packaging |
| US9572526B2 (en) | 2009-05-13 | 2017-02-21 | Sio2 Medical Products, Inc. | Apparatus and method for transporting a vessel to and from a PECVD processing station |
| US9664626B2 (en) | 2012-11-01 | 2017-05-30 | Sio2 Medical Products, Inc. | Coating inspection method |
| US9662450B2 (en) | 2013-03-01 | 2017-05-30 | Sio2 Medical Products, Inc. | Plasma or CVD pre-treatment for lubricated pharmaceutical package, coating process and apparatus |
| US9764093B2 (en) | 2012-11-30 | 2017-09-19 | Sio2 Medical Products, Inc. | Controlling the uniformity of PECVD deposition |
| US9863042B2 (en) | 2013-03-15 | 2018-01-09 | Sio2 Medical Products, Inc. | PECVD lubricity vessel coating, coating process and apparatus providing different power levels in two phases |
| US9878101B2 (en) | 2010-11-12 | 2018-01-30 | Sio2 Medical Products, Inc. | Cyclic olefin polymer vessels and vessel coating methods |
| US9903782B2 (en) | 2012-11-16 | 2018-02-27 | Sio2 Medical Products, Inc. | Method and apparatus for detecting rapid barrier coating integrity characteristics |
| US9937099B2 (en) | 2013-03-11 | 2018-04-10 | Sio2 Medical Products, Inc. | Trilayer coated pharmaceutical packaging with low oxygen transmission rate |
| US10189603B2 (en) | 2011-11-11 | 2019-01-29 | Sio2 Medical Products, Inc. | Passivation, pH protective or lubricity coating for pharmaceutical package, coating process and apparatus |
| US10201660B2 (en) | 2012-11-30 | 2019-02-12 | Sio2 Medical Products, Inc. | Controlling the uniformity of PECVD deposition on medical syringes, cartridges, and the like |
| US11066745B2 (en) | 2014-03-28 | 2021-07-20 | Sio2 Medical Products, Inc. | Antistatic coatings for plastic vessels |
| US11116695B2 (en) | 2011-11-11 | 2021-09-14 | Sio2 Medical Products, Inc. | Blood sample collection tube |
| US11624115B2 (en) | 2010-05-12 | 2023-04-11 | Sio2 Medical Products, Inc. | Syringe with PECVD lubrication |
-
1991
- 1991-06-20 JP JP3148977A patent/JPH056688A/ja not_active Withdrawn
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427880B2 (en) * | 2004-08-04 | 2008-09-23 | Nec Electronics Corporation | Sample/hold apparatus with small-sized capacitor and its driving method |
| WO2007020712A1 (ja) * | 2005-08-17 | 2007-02-22 | Test Research Laboratories Inc. | 信号出力回路 |
| US10390744B2 (en) | 2009-05-13 | 2019-08-27 | Sio2 Medical Products, Inc. | Syringe with PECVD lubricity layer, apparatus and method for transporting a vessel to and from a PECVD processing station, and double wall plastic vessel |
| US9545360B2 (en) | 2009-05-13 | 2017-01-17 | Sio2 Medical Products, Inc. | Saccharide protective coating for pharmaceutical package |
| US9572526B2 (en) | 2009-05-13 | 2017-02-21 | Sio2 Medical Products, Inc. | Apparatus and method for transporting a vessel to and from a PECVD processing station |
| US10537273B2 (en) | 2009-05-13 | 2020-01-21 | Sio2 Medical Products, Inc. | Syringe with PECVD lubricity layer |
| US9458536B2 (en) | 2009-07-02 | 2016-10-04 | Sio2 Medical Products, Inc. | PECVD coating methods for capped syringes, cartridges and other articles |
| US11624115B2 (en) | 2010-05-12 | 2023-04-11 | Sio2 Medical Products, Inc. | Syringe with PECVD lubrication |
| US11123491B2 (en) | 2010-11-12 | 2021-09-21 | Sio2 Medical Products, Inc. | Cyclic olefin polymer vessels and vessel coating methods |
| US9878101B2 (en) | 2010-11-12 | 2018-01-30 | Sio2 Medical Products, Inc. | Cyclic olefin polymer vessels and vessel coating methods |
| US10577154B2 (en) | 2011-11-11 | 2020-03-03 | Sio2 Medical Products, Inc. | Passivation, pH protective or lubricity coating for pharmaceutical package, coating process and apparatus |
| US11116695B2 (en) | 2011-11-11 | 2021-09-14 | Sio2 Medical Products, Inc. | Blood sample collection tube |
| US10189603B2 (en) | 2011-11-11 | 2019-01-29 | Sio2 Medical Products, Inc. | Passivation, pH protective or lubricity coating for pharmaceutical package, coating process and apparatus |
| US9664626B2 (en) | 2012-11-01 | 2017-05-30 | Sio2 Medical Products, Inc. | Coating inspection method |
| US9903782B2 (en) | 2012-11-16 | 2018-02-27 | Sio2 Medical Products, Inc. | Method and apparatus for detecting rapid barrier coating integrity characteristics |
| US11406765B2 (en) | 2012-11-30 | 2022-08-09 | Sio2 Medical Products, Inc. | Controlling the uniformity of PECVD deposition |
| US10201660B2 (en) | 2012-11-30 | 2019-02-12 | Sio2 Medical Products, Inc. | Controlling the uniformity of PECVD deposition on medical syringes, cartridges, and the like |
| US10363370B2 (en) | 2012-11-30 | 2019-07-30 | Sio2 Medical Products, Inc. | Controlling the uniformity of PECVD deposition |
| US9764093B2 (en) | 2012-11-30 | 2017-09-19 | Sio2 Medical Products, Inc. | Controlling the uniformity of PECVD deposition |
| US9662450B2 (en) | 2013-03-01 | 2017-05-30 | Sio2 Medical Products, Inc. | Plasma or CVD pre-treatment for lubricated pharmaceutical package, coating process and apparatus |
| US10537494B2 (en) | 2013-03-11 | 2020-01-21 | Sio2 Medical Products, Inc. | Trilayer coated blood collection tube with low oxygen transmission rate |
| US10912714B2 (en) | 2013-03-11 | 2021-02-09 | Sio2 Medical Products, Inc. | PECVD coated pharmaceutical packaging |
| US10016338B2 (en) | 2013-03-11 | 2018-07-10 | Sio2 Medical Products, Inc. | Trilayer coated pharmaceutical packaging |
| US9937099B2 (en) | 2013-03-11 | 2018-04-10 | Sio2 Medical Products, Inc. | Trilayer coated pharmaceutical packaging with low oxygen transmission rate |
| US11344473B2 (en) | 2013-03-11 | 2022-05-31 | SiO2Medical Products, Inc. | Coated packaging |
| US9554968B2 (en) | 2013-03-11 | 2017-01-31 | Sio2 Medical Products, Inc. | Trilayer coated pharmaceutical packaging |
| US9863042B2 (en) | 2013-03-15 | 2018-01-09 | Sio2 Medical Products, Inc. | PECVD lubricity vessel coating, coating process and apparatus providing different power levels in two phases |
| US11066745B2 (en) | 2014-03-28 | 2021-07-20 | Sio2 Medical Products, Inc. | Antistatic coatings for plastic vessels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056688A (ja) | サンプル・アンド・ホールド回路 | |
| US5258760A (en) | Digitally dual-programmable integrator circuit | |
| JP3216490B2 (ja) | スイッチドキャパシタフィルタ | |
| JP2003243949A (ja) | スイッチトキャパシタ増幅器、および、それを用いた電荷結合素子用アナログインターフェース回路 | |
| US5155386A (en) | Programmable hysteresis comparator | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| GB2217128B (en) | D/a converter for digital signals represented by a 2's complement | |
| US4366455A (en) | Switched-capacity amplifier, switched-capacity filter and charge-transfer filter comprising such an amplifier | |
| JPH06164323A (ja) | スイッチトキャパシタ回路 | |
| JPH06103807B2 (ja) | 集積回路用高精度増幅回路 | |
| US5144310A (en) | A/D converter utilizing successive approximation | |
| GB2038582A (en) | Charge transfer devices | |
| JPH0232814B2 (ja) | ||
| JPS6319096B2 (ja) | ||
| US4405908A (en) | Filter circuit having a charge transfer device | |
| JPS60154399A (ja) | サンプルホ−ルド回路 | |
| JP2919985B2 (ja) | ピークホールド回路 | |
| JPS6051901A (ja) | 高感度コンパレ−タ | |
| US11050432B2 (en) | Pseudo differential analog-to-digital converter | |
| JP2978527B6 (ja) | アナログ集積回路 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPS6196811A (ja) | 信号変換回路 | |
| JPH0537373A (ja) | チヨツパ型コンパレータおよびアナログ−デジタル変換器 | |
| JPH01255313A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JP2978527B2 (ja) | アナログ集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |