JPS6196811A - 信号変換回路 - Google Patents
信号変換回路Info
- Publication number
- JPS6196811A JPS6196811A JP21764284A JP21764284A JPS6196811A JP S6196811 A JPS6196811 A JP S6196811A JP 21764284 A JP21764284 A JP 21764284A JP 21764284 A JP21764284 A JP 21764284A JP S6196811 A JPS6196811 A JP S6196811A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- output
- voltage
- series
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、A/D(アナログ−ディジタル)変換回路や
D/A(ディジタル−アナログ)変換回路などの信号変
換回路に関するものであり、特に信号変換の基準となる
電位を得るために用いられる電圧分圧回路に関するもの
である。
D/A(ディジタル−アナログ)変換回路などの信号変
換回路に関するものであり、特に信号変換の基準となる
電位を得るために用いられる電圧分圧回路に関するもの
である。
従来例の構成とその問題点
電圧を基準として変換を行うモノリシ、りのA/D変換
回路やD/A変換回路では、各ステップの変換基準電圧
を得るために、直列に複数の抵抗を接続して、基準電源
の電圧を分圧する方法を多く用いる。第1図に電圧分圧
回路の回路図を示す。
回路やD/A変換回路では、各ステップの変換基準電圧
を得るために、直列に複数の抵抗を接続して、基準電源
の電圧を分圧する方法を多く用いる。第1図に電圧分圧
回路の回路図を示す。
第1図で端子1及び2は、基準電源電圧を与える入力端
子であり、端子3から10は分圧された各基準電圧を取
り出す出力端子である。第1図の電圧分圧回路について
、説明を簡単にするために各直列抵抗11から21の値
が等しいものとしてRで表わす。また抵抗の本数をNと
する。捷ず、基準電源電圧端子1及び2から見た入力イ
ンピーダンスZ、は Zi=NXR となる。
子であり、端子3から10は分圧された各基準電圧を取
り出す出力端子である。第1図の電圧分圧回路について
、説明を簡単にするために各直列抵抗11から21の値
が等しいものとしてRで表わす。また抵抗の本数をNと
する。捷ず、基準電源電圧端子1及び2から見た入力イ
ンピーダンスZ、は Zi=NXR となる。
また、n番目の出力端子より見た出力インピーダンスZ
。nは抵抗の並列接続となるのでとなり、nとZ。nと
の関係は上に凸の放物線て表される。従って基準電源電
圧を分圧させる電圧分圧回路の抵抗の出力インピーダン
スは、各出力端子ごとに違いがあることになる。このた
め、各々の出力端子より取り出すことのできる電流の値
に差ができ、才だ、A/D変換回路やD/A変換回路に
おいては、前記電圧分割回路の次段の比較回路や増幅回
路などの入力容量との積に依存した電荷充放電時間に差
ができる。このだめ特に高速で動作させた場合比較回路
の比較動作や増幅回路の出力電圧に、各々の出力端子ご
との別々の誤差の生じる原因となり、この結果A/D変
換回路やD/A変換回路の高速動作時の非直線性誤差と
なって現れる。
。nは抵抗の並列接続となるのでとなり、nとZ。nと
の関係は上に凸の放物線て表される。従って基準電源電
圧を分圧させる電圧分圧回路の抵抗の出力インピーダン
スは、各出力端子ごとに違いがあることになる。このた
め、各々の出力端子より取り出すことのできる電流の値
に差ができ、才だ、A/D変換回路やD/A変換回路に
おいては、前記電圧分割回路の次段の比較回路や増幅回
路などの入力容量との積に依存した電荷充放電時間に差
ができる。このだめ特に高速で動作させた場合比較回路
の比較動作や増幅回路の出力電圧に、各々の出力端子ご
との別々の誤差の生じる原因となり、この結果A/D変
換回路やD/A変換回路の高速動作時の非直線性誤差と
なって現れる。
発明の目的
本発明は主にモノリシックのA/D変換回路やD’/A
変換回路などの信号変換1回路の、特に高速動作時にお
ける非直線性誤差を低減させて、信号変換回路の高速化
あるいは高精度化を図ることを目的としてなされたもの
である。
変換回路などの信号変換1回路の、特に高速動作時にお
ける非直線性誤差を低減させて、信号変換回路の高速化
あるいは高精度化を図ることを目的としてなされたもの
である。
発明の構成
本発明は直列に接続された抵抗群で構成された電圧分圧
回路の各抵抗間接続点と各電圧出力端子との間に、それ
ぞれ値の異なる抵抗を挿入した構成の信号変換回路であ
る。
回路の各抵抗間接続点と各電圧出力端子との間に、それ
ぞれ値の異なる抵抗を挿入した構成の信号変換回路であ
る。
実施例の説明
本発明の実施例を第2図に基づいて説明する。
第2図において端子31及び32は、基準電源電圧を与
える入力端子であり、端子33から40は、分圧された
各基準電圧を取り出す出力端子である。
える入力端子であり、端子33から40は、分圧された
各基準電圧を取り出す出力端子である。
また、各直列抵抗41から51は抵抗値が等しいものと
してRとする。まだ、抵抗の本数をN本とする。そして
各直列抵抗41かも51までの各抵抗間接続点と出力端
子33から4Qとの間に、それぞれ、抵抗62から59
が挿入されている。抵抗52から59は各出力端子33
から40より見た出力インピーダンスをそろえるために
設けられたものであり、直列抵抗41から51までの各
抵抗間接続点から見た出力インピーダンスと抵抗52か
ら59の和がどの出力端子33から40についても等し
くなるように抵抗52から59の値を選ぶ。すなわち、
直列抵抗41から51の接続点のうち出力インピーダン
スが最大になる箇所(直列抵抗群の中点)と出力端子と
の間に挿入された抵抗の値をRCとすれば、n番目直列
抵抗と出力端子との間に挿入された抵抗の値Rtnは、
となり、nとRtnとの関係は下に凸の放物線で表され
る。
してRとする。まだ、抵抗の本数をN本とする。そして
各直列抵抗41かも51までの各抵抗間接続点と出力端
子33から4Qとの間に、それぞれ、抵抗62から59
が挿入されている。抵抗52から59は各出力端子33
から40より見た出力インピーダンスをそろえるために
設けられたものであり、直列抵抗41から51までの各
抵抗間接続点から見た出力インピーダンスと抵抗52か
ら59の和がどの出力端子33から40についても等し
くなるように抵抗52から59の値を選ぶ。すなわち、
直列抵抗41から51の接続点のうち出力インピーダン
スが最大になる箇所(直列抵抗群の中点)と出力端子と
の間に挿入された抵抗の値をRCとすれば、n番目直列
抵抗と出力端子との間に挿入された抵抗の値Rtnは、
となり、nとRtnとの関係は下に凸の放物線で表され
る。
以上のようにすること疋より各出力端子33から4oか
らみた出力インピーダンスは、どの出力端子についても
等しくなり、A/D変換回路やD/A変換回路において
は高速動作時の非直線性誤差は減少する。
らみた出力インピーダンスは、どの出力端子についても
等しくなり、A/D変換回路やD/A変換回路において
は高速動作時の非直線性誤差は減少する。
発明の詳細
な説明したように本発明はモノリシックのA/D変換回
路やD/A変換回路などの信号変換回路において容易に
電圧分圧回路の各出力端子の出力インピーダンスの違い
による、高速動作時の非直線性誤差を減少させることが
でき、信号変換回路の高速化あるいは高精度化を実現し
うるものであり、その工業的価値は大である。
路やD/A変換回路などの信号変換回路において容易に
電圧分圧回路の各出力端子の出力インピーダンスの違い
による、高速動作時の非直線性誤差を減少させることが
でき、信号変換回路の高速化あるいは高精度化を実現し
うるものであり、その工業的価値は大である。
第1図は従来における信号変換回路の電圧分圧回路の回
路図、第2図は本発明による信号変換回路の電圧分圧回
路の回路図である。 1.2及び31.32・・・・・・基準電源電圧入力端
子、3〜10及び33〜40・・・・・・出力端子、1
1〜21及び41〜59・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 2図
路図、第2図は本発明による信号変換回路の電圧分圧回
路の回路図である。 1.2及び31.32・・・・・・基準電源電圧入力端
子、3〜10及び33〜40・・・・・・出力端子、1
1〜21及び41〜59・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 2図
Claims (1)
- 直列に接続された抵抗群で構成された電圧分圧回路の各
抵抗間接続点と各電圧出力端子との間に、それぞれ値の
異なる抵抗を挿入したことを特徴とする信号変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21764284A JPS6196811A (ja) | 1984-10-17 | 1984-10-17 | 信号変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21764284A JPS6196811A (ja) | 1984-10-17 | 1984-10-17 | 信号変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6196811A true JPS6196811A (ja) | 1986-05-15 |
Family
ID=16707456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21764284A Pending JPS6196811A (ja) | 1984-10-17 | 1984-10-17 | 信号変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6196811A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154479U (ja) * | 1986-03-20 | 1987-09-30 | ||
JPH042220A (ja) * | 1990-04-18 | 1992-01-07 | Mitsubishi Electric Corp | 参照電圧発生回路 |
JPH04116425U (ja) * | 1991-03-28 | 1992-10-19 | 太陽誘電株式会社 | 信号減衰回路 |
-
1984
- 1984-10-17 JP JP21764284A patent/JPS6196811A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154479U (ja) * | 1986-03-20 | 1987-09-30 | ||
JPH0518779Y2 (ja) * | 1986-03-20 | 1993-05-18 | ||
JPH042220A (ja) * | 1990-04-18 | 1992-01-07 | Mitsubishi Electric Corp | 参照電圧発生回路 |
JPH04116425U (ja) * | 1991-03-28 | 1992-10-19 | 太陽誘電株式会社 | 信号減衰回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4077035A (en) | Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters | |
US4791406A (en) | Monolithic integrated digital-to-analog converter | |
US4831379A (en) | Complementary voltage interpolation circuit | |
JPH056688A (ja) | サンプル・アンド・ホールド回路 | |
US4034366A (en) | Analog-to-digital converter with controlled ladder network | |
JPS6196811A (ja) | 信号変換回路 | |
US4517551A (en) | Digital to analog converter circuit | |
US4633219A (en) | Integrable analog-to-digital converter | |
US4225816A (en) | Precision current source | |
US4266150A (en) | Circuit arrangement for operating electromechanical switching devices | |
US5144310A (en) | A/D converter utilizing successive approximation | |
JPH0578214B2 (ja) | ||
EP0121234B1 (en) | Decoder for a d/a converter | |
JPS6258571B2 (ja) | ||
JPS6051901A (ja) | 高感度コンパレ−タ | |
JPS5935530B2 (ja) | アナログ・デジタル変換器 | |
JPS62141820A (ja) | A/d変換装置の入力回路 | |
JP2841401B2 (ja) | 電流スイッチ回路 | |
JPH03216023A (ja) | A/d変換器 | |
SU718918A1 (ru) | След ща цифрова декада | |
JP3125116B2 (ja) | Adコンバータ | |
SU1437798A1 (ru) | Магазин сопротивлени | |
JPH0149055B2 (ja) | ||
JPH01220524A (ja) | D/aコンバータ | |
SU1368854A1 (ru) | Индикатор наибольшего напр жени |