JPS62141820A - Ａ／ｄ変換装置の入力回路 - Google Patents
Ａ／ｄ変換装置の入力回路Info
- Publication number
- JPS62141820A JPS62141820A JP28196285A JP28196285A JPS62141820A JP S62141820 A JPS62141820 A JP S62141820A JP 28196285 A JP28196285 A JP 28196285A JP 28196285 A JP28196285 A JP 28196285A JP S62141820 A JPS62141820 A JP S62141820A
- Authority
- JP
- Japan
- Prior art keywords
- input
- emitter follower
- circuit
- emitter
- follower circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は、並列比較形Ａ／Ｄ変換装置の入力回路に関
するもので、入力アナログ信号と１１信号とを比較する
入力回路に関する。
するもので、入力アナログ信号と１１信号とを比較する
入力回路に関する。
最近の高速処理を必要とするＡ ／ Ｉ）変換回路、例
えばビデオ等に用いられる画像信＠処理用△／Ｄ変換回
路においては、バイポーラＩＣによる並列変換方式が主
流を占めている（詳しくは「電気１１Ｂ 仏学会Ｊｆ
＋Ｈ１Ｖｏ１８５．Ｎｏ ６，５ＳＤ８５−２、Ｐ９〜
Ｐ１５を参照）。
えばビデオ等に用いられる画像信＠処理用△／Ｄ変換回
路においては、バイポーラＩＣによる並列変換方式が主
流を占めている（詳しくは「電気１１Ｂ 仏学会Ｊｆ
＋Ｈ１Ｖｏ１８５．Ｎｏ ６，５ＳＤ８５−２、Ｐ９〜
Ｐ１５を参照）。
第３図は並列比較形△／Ｄ変換回路の入力回路を示すら
のである。この並列比較形Ａ ／ Ｄ変換回路の入力回
路においては、通常入力回路を構成づる比較器の入力端
子に電流が流れ込むことにより、比較器に与えられて比
較される入力アナログ信号及び基準電圧の変動を防止す
るために、入力アナログ信号及び基準電圧は、エミッタ
ホロワ回路を介して比較器に入力されるようになってい
る。
のである。この並列比較形Ａ ／ Ｄ変換回路の入力回
路においては、通常入力回路を構成づる比較器の入力端
子に電流が流れ込むことにより、比較器に与えられて比
較される入力アナログ信号及び基準電圧の変動を防止す
るために、入力アナログ信号及び基準電圧は、エミッタ
ホロワ回路を介して比較器に入力されるようになってい
る。
第３図に示す入力回路１．ｔ、エミッタホロワ回路。
比較器、抵抗Ｒが直列に接続された抵抗群とから構成さ
れている。エミッタホロワ回路１はベース端子が入力端
子ＩＮに接続され、コレクタ端子が電圧源Ｖｃｃに接続
されており、エミッタ端子が電流源３を介してグランド
に接続されたＮＰＮ型バイポーラトランジスタ（以下ｒ
ＮＰＮＪと略記する）５で構成されており、入力端子Ｉ
Ｎに与えられる入力アナログ信号は、このＮＰＮ５のベ
ース端子に与えられて、この入力アナログ信号に応じた
ＮＰＮ５のエミッタ電位が比較器１３に供給されるよう
になっている。
れている。エミッタホロワ回路１はベース端子が入力端
子ＩＮに接続され、コレクタ端子が電圧源Ｖｃｃに接続
されており、エミッタ端子が電流源３を介してグランド
に接続されたＮＰＮ型バイポーラトランジスタ（以下ｒ
ＮＰＮＪと略記する）５で構成されており、入力端子Ｉ
Ｎに与えられる入力アナログ信号は、このＮＰＮ５のベ
ース端子に与えられて、この入力アナログ信号に応じた
ＮＰＮ５のエミッタ電位が比較器１３に供給されるよう
になっている。
一方、エミッタホロワ回路７はＮＰＮ９．電流源１１に
よりエミッタホロワ回路１と同様に構成されており、抵
抗Ｒが直列に接続された抵抗群により形成された所定の
基準電圧がＮＰＮ９のベース端子に与えられ、この基準
電圧に応じたＮＰＮ９のエミッタ電位が比較器１３に供
給されて、入力アナログ信号と基準電圧が比較されるよ
うになっている。このように、エミッタホロワ回路、比
較器、抵抗Ｒにより構成されたと同様のものが、例えば
８ビット用Ａ／Ｄ変換回路の入力回路においては、２５
５（２８−１）個必要となり、第３図に示１入力回路は
その一部を示すもである。
よりエミッタホロワ回路１と同様に構成されており、抵
抗Ｒが直列に接続された抵抗群により形成された所定の
基準電圧がＮＰＮ９のベース端子に与えられ、この基準
電圧に応じたＮＰＮ９のエミッタ電位が比較器１３に供
給されて、入力アナログ信号と基準電圧が比較されるよ
うになっている。このように、エミッタホロワ回路、比
較器、抵抗Ｒにより構成されたと同様のものが、例えば
８ビット用Ａ／Ｄ変換回路の入力回路においては、２５
５（２８−１）個必要となり、第３図に示１入力回路は
その一部を示すもである。
このように構成された入力回路において、抵抗群を流れ
る電流の一部は、抵抗群側に接続されているそれぞれの
ＮＰＮのベース電流としてＮＰＮのベース端子に流れ込
むため、このベース電流と抵抗Ｉ（とにより電圧降下が
生じて、基準電圧が変動することになる。このため、精
度の高い基準電圧を得るためには、抵抗群側のエミッタ
ホロワ回路の電流源の電流値を小さく押える必要がある
。
る電流の一部は、抵抗群側に接続されているそれぞれの
ＮＰＮのベース電流としてＮＰＮのベース端子に流れ込
むため、このベース電流と抵抗Ｉ（とにより電圧降下が
生じて、基準電圧が変動することになる。このため、精
度の高い基準電圧を得るためには、抵抗群側のエミッタ
ホロワ回路の電流源の電流値を小さく押える必要がある
。
さらに、入力端子ＩＮ側に接続されたエミッタホロワ回
路の電流源の電流値は、抵抗群側のダイナミックレンジ
と入力側のダイナミックレンジとを一致させるとともに
、入力端子ＩＮの寄生入力容量を低減するために、抵抗
群側に接続されたエミッタホロワ回路の電流源の電流値
と同一に設定される。
路の電流源の電流値は、抵抗群側のダイナミックレンジ
と入力側のダイナミックレンジとを一致させるとともに
、入力端子ＩＮの寄生入力容量を低減するために、抵抗
群側に接続されたエミッタホロワ回路の電流源の電流値
と同一に設定される。
このようにエミッタホロワ回路の電流源の電流値が設定
されると、入力側に接続されたエミッタホロワ回路の動
作電流が小さくなる。さらに、入力端子には並列にエミ
ッタホロワ回路が多数個接続されるために、ＮＰＮのベ
ース喘子容准による入力端子容重の増大を招くことにな
り、入力回路の周波数特性が悪化することになる。した
がって、このことは、Ａ／Ｄ変挽変格回路波数特性を悪
化させることになり、広帯域の人力アナログ信号を確実
にΔ／Ｄ変換することが困難となる。
されると、入力側に接続されたエミッタホロワ回路の動
作電流が小さくなる。さらに、入力端子には並列にエミ
ッタホロワ回路が多数個接続されるために、ＮＰＮのベ
ース喘子容准による入力端子容重の増大を招くことにな
り、入力回路の周波数特性が悪化することになる。した
がって、このことは、Ａ／Ｄ変挽変格回路波数特性を悪
化させることになり、広帯域の人力アナログ信号を確実
にΔ／Ｄ変換することが困難となる。
この発明は、上記に名みてなされたもので、その目的と
するところは、構成の簡略化を図るとともに入力端子容
重を低減して、広帯域の入力アナログ信号を確実に△／
Ｄ変換することができるＡ／Ｄ変１！Ｉ！装首の入力回
路を提供することにある。
するところは、構成の簡略化を図るとともに入力端子容
重を低減して、広帯域の入力アナログ信号を確実に△／
Ｄ変換することができるＡ／Ｄ変１！Ｉ！装首の入力回
路を提供することにある。
上記目的を達成するために、この発明は、ベース端子と
エミッタ端子との間に容性が接続され、ベース端子に与
えられる入力信号に応じたエミッタ電位を供給するバイ
ポーラトランジスタと、直列に接続された抵抗群により
所定の基準電圧を供給する抵抗分圧回路と、この基１１
！電圧がそれぞれのベース端子に与えられこのり準電圧
に応じたエミッタ電位を供給する複ａ個のバイポーラト
ランジスタと、このバイポーラトランジスタと同数個設
（）られ、それぞれのバイポーラトランジスタのエミッ
タ電位と前記ベース端子とエミッタ端子との間に容量が
接続されたバイポーラトランジスタのエミッタ電位とを
比較する比較器とを有することを要旨とする。
エミッタ端子との間に容性が接続され、ベース端子に与
えられる入力信号に応じたエミッタ電位を供給するバイ
ポーラトランジスタと、直列に接続された抵抗群により
所定の基準電圧を供給する抵抗分圧回路と、この基１１
！電圧がそれぞれのベース端子に与えられこのり準電圧
に応じたエミッタ電位を供給する複ａ個のバイポーラト
ランジスタと、このバイポーラトランジスタと同数個設
（）られ、それぞれのバイポーラトランジスタのエミッ
タ電位と前記ベース端子とエミッタ端子との間に容量が
接続されたバイポーラトランジスタのエミッタ電位とを
比較する比較器とを有することを要旨とする。
この発明によれば、入力端子ＩＮに与えられる入力アナ
ログ信号を１ｇｌのエミッタホロワ回路を介してそれぞ
れの比較器に供給する。ようにして、エミッタホロワ回
路の動作電流を増加させる。にうにしたので、入力回路
の周波数帯域を大幅に改善することができる。さらに、
入力回路が簡略化されて、入力端子容量を大幅に低減す
ることができる。
ログ信号を１ｇｌのエミッタホロワ回路を介してそれぞ
れの比較器に供給する。ようにして、エミッタホロワ回
路の動作電流を増加させる。にうにしたので、入力回路
の周波数帯域を大幅に改善することができる。さらに、
入力回路が簡略化されて、入力端子容量を大幅に低減す
ることができる。
以下、図面を用いてこの発明の一実施例を説明する。
第１図はこの発明の一実施例に係るＡ／Ｄ変換袋間の入
力回路の構成図であり、この入力回路は、第３図に示し
た入力回路における入力端子ＩＮ側に接続された複数個
のエミッタホロワ回路を、１個のエミッタホロワ回路２
１で構成したしのである。なお、抵抗Ｒが直列に接続さ
れた抵抗群、それぞれの抵抗Ｒの接続点に接続されたエ
ミッタホロワ回路及び、それぞれのエミッタホロワ回路
に接続された比較器は第３図に示したものと同一であり
同様の機能を有する。
力回路の構成図であり、この入力回路は、第３図に示し
た入力回路における入力端子ＩＮ側に接続された複数個
のエミッタホロワ回路を、１個のエミッタホロワ回路２
１で構成したしのである。なお、抵抗Ｒが直列に接続さ
れた抵抗群、それぞれの抵抗Ｒの接続点に接続されたエ
ミッタホロワ回路及び、それぞれのエミッタホロワ回路
に接続された比較器は第３図に示したものと同一であり
同様の機能を有する。
エミッタホロワ回路２１は、ＮＰＮ２３．電流源２５．
容量２７から構成されている。ＮＰＮ２３は、そのベー
ス端子が入力アナログ信号が与えられる入力端子ＩＮに
接続され、コレクタ端子が電圧源Ｖｃｃに接続されてお
り、エミッタ端子が電流源２５を介してグランドに接続
されているとともに、それぞれの比較器の一方の入力端
子に接続されている。そして、デジタル信号に変換しよ
うとするアナログ信号が入力端子ＩＮに与えられると、
このアナログ信号に応じてエミッタホロワ回路２１のエ
ミッタ電位がそれぞれの比較器に与えられて、このエミ
ッタ電位と、抵抗群により形成されそれぞれの抵抗Ｒの
接続点に接続されたエミッタホロワ回路を介してそれぞ
れの比較器に与えられるそれぞれの基準電圧との比較が
行なわれる。
容量２７から構成されている。ＮＰＮ２３は、そのベー
ス端子が入力アナログ信号が与えられる入力端子ＩＮに
接続され、コレクタ端子が電圧源Ｖｃｃに接続されてお
り、エミッタ端子が電流源２５を介してグランドに接続
されているとともに、それぞれの比較器の一方の入力端
子に接続されている。そして、デジタル信号に変換しよ
うとするアナログ信号が入力端子ＩＮに与えられると、
このアナログ信号に応じてエミッタホロワ回路２１のエ
ミッタ電位がそれぞれの比較器に与えられて、このエミ
ッタ電位と、抵抗群により形成されそれぞれの抵抗Ｒの
接続点に接続されたエミッタホロワ回路を介してそれぞ
れの比較器に与えられるそれぞれの基準電圧との比較が
行なわれる。
なお、ＮＰＮ２３のベース端子とエミッタ端子との間に
は容量２７が挿入されている。この容Ｂ２７は、ＮＰＮ
２３のエミッタ端子に複数の比較器の入力容量が並列に
接続されているために、第３図に示すように、入力アナ
ログ信号の高周波領域において生じるエミッタホロワ回
路２１のゲインのピーキングを防止するためのものであ
る。
は容量２７が挿入されている。この容Ｂ２７は、ＮＰＮ
２３のエミッタ端子に複数の比較器の入力容量が並列に
接続されているために、第３図に示すように、入力アナ
ログ信号の高周波領域において生じるエミッタホロワ回
路２１のゲインのピーキングを防止するためのものであ
る。
このような構成とすることにより、入力端子側に接続さ
れたエミッタホロワ回路２１の電流源２５の電流値は、
抵抗群側に接続されたそれぞれのエミッタホロワ回路の
電流源の電流値よりも大きく設定することが可能となる
。したがって、第２図に示すように、ＮＰＮ２３のゲイ
ンは入力アナログ信号の周波数が１００ＭＦ＋ｚ程度ま
で平坦となり、入力回路の周波数帯域が従来に比べて大
幅に改善されることになる。
れたエミッタホロワ回路２１の電流源２５の電流値は、
抵抗群側に接続されたそれぞれのエミッタホロワ回路の
電流源の電流値よりも大きく設定することが可能となる
。したがって、第２図に示すように、ＮＰＮ２３のゲイ
ンは入力アナログ信号の周波数が１００ＭＦ＋ｚ程度ま
で平坦となり、入力回路の周波数帯域が従来に比べて大
幅に改善されることになる。
さらに、入力端子ＩＮに接続されるトランジスタの個数
が大幅に減少するため、ＮＰＮ２１のベース端子とエミ
ッタ端子との間に容量２７を挿入しても、入力端子［Ｎ
の容量は、例えば８ビット月並列比較形Ａ／Ｄ変換回路
においては、従来の１００１１Ｆ程度の入力容量が３０
ｐＦ以下に低減することができる。
が大幅に減少するため、ＮＰＮ２１のベース端子とエミ
ッタ端子との間に容量２７を挿入しても、入力端子［Ｎ
の容量は、例えば８ビット月並列比較形Ａ／Ｄ変換回路
においては、従来の１００１１Ｆ程度の入力容量が３０
ｐＦ以下に低減することができる。
第１図はこの発明の一実施例に係るＡ／Ｄ変換装置の入
力回路の構成図、第２図は第１図の周波数特性を示す図
、第３図は△／Ｄ変換装置の入力回路の一従来例を示１
図である。 （図の主要な部分を表わす符号の説明）１３・・・比較
器 ２１・・・エミッタホロワ回路 ２３・・・ＮＰＮ型バイポーラトランジスタ２７・・・
容量 第１図 く口 写 ｚ′ｌ＞ 第３図
力回路の構成図、第２図は第１図の周波数特性を示す図
、第３図は△／Ｄ変換装置の入力回路の一従来例を示１
図である。 （図の主要な部分を表わす符号の説明）１３・・・比較
器 ２１・・・エミッタホロワ回路 ２３・・・ＮＰＮ型バイポーラトランジスタ２７・・・
容量 第１図 く口 写 ｚ′ｌ＞ 第３図
Claims (1)
- ベース端子とエミッタ端子との間に容量が接続され、ベ
ース端子に与えられる入力信号に応じたエミッタ電位を
供給するバイポーラトランジスタと、直列に接続された
抵抗群により所定の基準電圧を供給する抵抗分圧回路と
、この基準電圧がそれぞれのベース端子に与えられこの
基準電圧に応じたエミッタ電位を供給する複数個のバイ
ポーラトランジスタと、このバイポーラトランジスタと
同数個設けられ、それぞれのバイポーラトランジスタの
エミッタ電位と前記ベース端子とエミッタ端子との間に
容量が接続されたバイポーラトランジスタのエミッタ電
位とを比較する比較器とを有することを特徴とするＡ／
Ｄ変換装置の入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28196285A JPS62141820A (ja) | 1985-12-17 | 1985-12-17 | Ａ／ｄ変換装置の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28196285A JPS62141820A (ja) | 1985-12-17 | 1985-12-17 | Ａ／ｄ変換装置の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62141820A true JPS62141820A (ja) | 1987-06-25 |
| JPH0312490B2 JPH0312490B2 (ja) | 1991-02-20 |
Family
ID=17646324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28196285A Granted JPS62141820A (ja) | 1985-12-17 | 1985-12-17 | Ａ／ｄ変換装置の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62141820A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115224A (ja) * | 1987-10-29 | 1989-05-08 | Matsushita Electric Ind Co Ltd | 入力保護装置 |
| JPH03143024A (ja) * | 1989-10-27 | 1991-06-18 | Yokogawa Electric Corp | エミッタフォロア回路 |
| EP0630103A2 (en) * | 1993-06-17 | 1994-12-21 | Sony Corporation | Emitterfollower circuit and analog to digital converter using such circuit |
| ITMI20082067A1 (it) * | 2008-11-20 | 2010-05-21 | St Wireless Sa | Dispositivo di conversione analogico digitale , preferibilmente per telefonia cellulare |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516542A (en) * | 1978-07-20 | 1980-02-05 | Matsushita Electric Ind Co Ltd | Signal processing circuit |
-
1985
- 1985-12-17 JP JP28196285A patent/JPS62141820A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516542A (en) * | 1978-07-20 | 1980-02-05 | Matsushita Electric Ind Co Ltd | Signal processing circuit |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115224A (ja) * | 1987-10-29 | 1989-05-08 | Matsushita Electric Ind Co Ltd | 入力保護装置 |
| JPH03143024A (ja) * | 1989-10-27 | 1991-06-18 | Yokogawa Electric Corp | エミッタフォロア回路 |
| EP0630103A2 (en) * | 1993-06-17 | 1994-12-21 | Sony Corporation | Emitterfollower circuit and analog to digital converter using such circuit |
| EP0630103A3 (en) * | 1993-06-17 | 1996-03-20 | Sony Corp | Transmitter-follower circuit and analog-digital converter using such a circuit. |
| US5548287A (en) * | 1993-06-17 | 1996-08-20 | Sony Corporation | Analog to digital converter |
| EP0795963A2 (en) * | 1993-06-17 | 1997-09-17 | Sony Corporation | Analog to digital converter |
| EP0795963A3 (ja) * | 1993-06-17 | 1997-10-22 | Sony Corp | |
| ITMI20082067A1 (it) * | 2008-11-20 | 2010-05-21 | St Wireless Sa | Dispositivo di conversione analogico digitale , preferibilmente per telefonia cellulare |
| WO2010057900A1 (en) * | 2008-11-20 | 2010-05-27 | St Ericsson Sa | Analog-to-digital conversion device, preferably for mobile telephony |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312490B2 (ja) | 1991-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4296383A (en) | Balancing amplifier | |
| US3673508A (en) | Solid state operational amplifier | |
| KR970024619A (ko) | 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 | |
| US4307305A (en) | Precision rectifier circuits | |
| EP0484129B1 (en) | Sample-and-hold circuit | |
| US5734276A (en) | Circuit and method for reducing distortion in a track and hold amplifier | |
| JPS62141820A (ja) | Ａ／ｄ変換装置の入力回路 | |
| US4779059A (en) | Current mirror circuit | |
| JP2553177B2 (ja) | サンプル及び保持ステージと並列ａ／ｄコンバータにおけるその使用方法 | |
| JPS6327460Y2 (ja) | ||
| US4779061A (en) | Current-mirror arrangement | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| US4825104A (en) | Comparator | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| US5144169A (en) | Operational amplifier circuit | |
| JP2710715B2 (ja) | コンパレータ | |
| JP2001143183A (ja) | 入力選択出力回路および温度特性補償回路 | |
| US3955147A (en) | Amplifier circuit | |
| US4535256A (en) | Integrated video amp with common base lateral PNP transistor | |
| GB2024551A (en) | Temperature compensated signal level translating circuitry | |
| JPS6022675Y2 (ja) | Ａｄ変換器 | |
| JPS6196811A (ja) | 信号変換回路 | |
| KR930005603B1 (ko) | 텔리텍스트 데이타 추출 기준레벨 발생회로 | |
| US4568839A (en) | Analog bipolar current switch | |
| SU1506512A1 (ru) | Усилитель мощности |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |