JPS6022675Y2 - Ａｄ変換器 - Google Patents
Ａｄ変換器Info
- Publication number
- JPS6022675Y2 JPS6022675Y2 JP13556778U JP13556778U JPS6022675Y2 JP S6022675 Y2 JPS6022675 Y2 JP S6022675Y2 JP 13556778 U JP13556778 U JP 13556778U JP 13556778 U JP13556778 U JP 13556778U JP S6022675 Y2 JPS6022675 Y2 JP S6022675Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- group
- converter
- series
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
本考案は並列比較形の心変換器に関する。
画像通信やパターン認識等の画像処理分野において、ビ
デオ信号帯域用高速ＡＤ変換器がよく使用される。
デオ信号帯域用高速ＡＤ変換器がよく使用される。
現状では、これらはデスクリート部品で構成された高価
なモジュールであり、ＩＣ化による低価格・小形化が望
まれる。
なモジュールであり、ＩＣ化による低価格・小形化が望
まれる。
高速心変換器を実現する方法としてはよく知られた並列
比較形叩変換法があるが、これは多数のコンパレータ（
例えば８ビツトＡＤ変換器では２５５ケ）を必要とする
欠点を持つため、デスクリート部品で構成することが困
難であった。
比較形叩変換法があるが、これは多数のコンパレータ（
例えば８ビツトＡＤ変換器では２５５ケ）を必要とする
欠点を持つため、デスクリート部品で構成することが困
難であった。
しかしＩＣ化を考え、かつコンパレータを簡単な差動対
て実現できるような回路構成（特願昭５０−１５１８２
３号いて出願済。
て実現できるような回路構成（特願昭５０−１５１８２
３号いて出願済。
）では、並列比較形油変換器を実現することは可能であ
る。
る。
ただこの場合、コンパレータの入力電流の影響およびＩ
Ｃ内の抵抗の相対精度が悪い等のため、基準電圧分圧回
路の分圧比精度が悪化し、ＡＤ変換器の線形特性を悪く
する。
Ｃ内の抵抗の相対精度が悪い等のため、基準電圧分圧回
路の分圧比精度が悪化し、ＡＤ変換器の線形特性を悪く
する。
本考案は簡単な回路構成により、上記欠点を解消する並
列比較形ＡＤ変換器用入力回路を提供するものである。
列比較形ＡＤ変換器用入力回路を提供するものである。
第１図に本考案の実施例を示す。
同図において、比較基準電圧Ｖ２ｏ、Ｖ２１．Ｖ２゜〜
Ｖ、ｏのうち、Ｖ２Ｃ，Ｖ３ｏおよびＶ、ｏの設定精度
は、トランジスタＴ１〜Ｔ３の各ベース電位の設定精度
、すなわち分圧抵抗Ｒ１〜Ｒ１の精度で決まる。
Ｖ、ｏのうち、Ｖ２Ｃ，Ｖ３ｏおよびＶ、ｏの設定精度
は、トランジスタＴ１〜Ｔ３の各ベース電位の設定精度
、すなわち分圧抵抗Ｒ１〜Ｒ１の精度で決まる。
換言すると、Ｒ１−Ｒ１に精度の良い抵抗を使用すれば
Ｖ２ｏ、Ｖ３ｏ。
Ｖ２ｏ、Ｖ３ｏ。
■、ｏの電位を正確に設定できる。
他の電圧Ｖ２１゜Ｖ２□・・・Ｖ２ｏ、はＶ２ｏとＶ３
ｏをｎ等分することにより得ることができる。
ｏをｎ等分することにより得ることができる。
ｎ等分の方法としては値の等しい抵抗Ｒ２１〜Ｒ２ｎを
Ｖ２ｏ端子とＶ３４子の間に接続すればよい。
Ｖ２ｏ端子とＶ３４子の間に接続すればよい。
この場合の抵抗Ｒ２１〜Ｒ２ｏに要求される抵抗精度は
約１７ｎまで許容できる。
約１７ｎまで許容できる。
他の電圧Ｖ３□、Ｖ３゜〜Ｖ ３ｎに対しても同様であ
る。
る。
同図において、１１はンパレータ群、１２はアナログ人
力Ｖ、の印加端子である。
力Ｖ、の印加端子である。
これに対してＲ１−Ｒ１およびＴ１〜Ｔ３を持たない従
来回路では、抵抗Ｒ２□〜Ｒ２ｎ？ Ｒ３１〜Ｒ３ｎに
必要な抵抗精度はｍ−ｎである。
来回路では、抵抗Ｒ２□〜Ｒ２ｎ？ Ｒ３１〜Ｒ３ｎに
必要な抵抗精度はｍ−ｎである。
ここでｍ”ｎは、水油変換器の分解能であり、ｍは第１
図における抵抗分割数（＝トランジスタ数−１）であり
、同図ではｍ＝２である。
図における抵抗分割数（＝トランジスタ数−１）であり
、同図ではｍ＝２である。
今ｍ−ｎ＝一定とすれば、分割数ｍを大きくする程、ｎ
が小さくなり、分圧抵抗Ｒ２□〜Ｒ２ｎ等の抵抗精度が
緩和されることになる。
が小さくなり、分圧抵抗Ｒ２□〜Ｒ２ｎ等の抵抗精度が
緩和されることになる。
このような回路をＩＣ化する場合、高精度を必要とする
抵抗数が少ない（同図ではＲ□〜Ｒ２の４本）ため実現
し易い利点を持つ。
抵抗数が少ない（同図ではＲ□〜Ｒ２の４本）ため実現
し易い利点を持つ。
また、Ｔ１〜Ｔ３のようにエミッタ・フォロアとして電
圧を供給しているため、Ｖ２０． Ｖ３ｏ、 Ｖ、ｏの
電源インピーダンスが低い。
圧を供給しているため、Ｖ２０． Ｖ３ｏ、 Ｖ、ｏの
電源インピーダンスが低い。
この結果、Ｖ２ｏ、Ｖ３ｏ、Ｖ、。
電位は負荷の影響を受けにくい。
したがって、例えばｖ２．〜■２ｎ端子からコンパレー
タへ流れる入力電流により生ずる分圧電位の蓄積誤差を
、Ｖ２ｏ、■、、、■、。
タへ流れる入力電流により生ずる分圧電位の蓄積誤差を
、Ｖ２ｏ、■、、、■、。
部において正確な値に戻すため、従来回路でみられるよ
うな誤差の蓄積が生じない利点も有する。
うな誤差の蓄積が生じない利点も有する。
第２図および第３図は他の実施例である。
両者ともトランジスタにＩ１およびＩ２なる定電流を流
すようにしてエミッタ・ベース電圧降下が等しくなるよ
うにしたものである。
すようにしてエミッタ・ベース電圧降下が等しくなるよ
うにしたものである。
第４図はトランジスタ下工〜Ｔ３のベース・エミッタ電
圧降下およびそのドリフトを補償するためアナログ入力
部にトランジスタＴ１を接続した回路である。
圧降下およびそのドリフトを補償するためアナログ入力
部にトランジスタＴ１を接続した回路である。
以上述べたように基準電圧を少数の高精度抵抗にり正確
に分圧したのち、その分圧電圧をトランジスタ等のイン
ピーダンス変換回路により、低インピーダンスで出力し
、その出力間に更に分圧抵抗を接続し、分圧電圧を細分
化する方法を用いることにより、並列比較用のコンパレ
ータ入力電流および分圧抵抗精度の影響を軽減でき、Ｉ
Ｃ化に対し、著しい効果を持つ。
に分圧したのち、その分圧電圧をトランジスタ等のイン
ピーダンス変換回路により、低インピーダンスで出力し
、その出力間に更に分圧抵抗を接続し、分圧電圧を細分
化する方法を用いることにより、並列比較用のコンパレ
ータ入力電流および分圧抵抗精度の影響を軽減でき、Ｉ
Ｃ化に対し、著しい効果を持つ。
第１図〜第４図は本考案の実施例を示す図である。
Claims (1)
- 等電位間隔の複数の比較用電圧と入力電圧をそれぞれ比
較するコンパレータ群を有し、該コンパレータ群の出力
により前記入力電圧に対応したディジタル信号を得るＡ
Ｄ変換器において、基準電圧を分圧する第１の直列抵抗
群と、該第１の直列群の接続点から得る分圧された電圧
を低インピーダンスで出力するインピーダンス変換回路
と、該インピーダンス変換回路の出力量電圧をさらに分
圧する第２の直列抵抗群とを有し、該第２の直列抵抗群
により分圧された電圧を前記等電位間隔の複数の比較用
電圧として用いることを特徴とする心変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13556778U JPS6022675Y2 (ja) | 1978-10-04 | 1978-10-04 | Ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13556778U JPS6022675Y2 (ja) | 1978-10-04 | 1978-10-04 | Ａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5553334U JPS5553334U (ja) | 1980-04-10 |
| JPS6022675Y2 true JPS6022675Y2 (ja) | 1985-07-05 |
Family
ID=29105985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13556778U Expired JPS6022675Y2 (ja) | 1978-10-04 | 1978-10-04 | Ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022675Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121432U (ja) * | 1982-02-09 | 1983-08-18 | 三洋電機株式会社 | 電圧比較回路の温度補償回路 |
-
1978
- 1978-10-04 JP JP13556778U patent/JPS6022675Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5553334U (ja) | 1980-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408190A (en) | Resistorless digital-to-analog converter using cascaded current mirror circuits | |
| US4642551A (en) | Current to voltage converter circuit | |
| JPS59148914A (ja) | 電流源装置 | |
| EP0544360B1 (en) | Reference current loop | |
| JPH0544845B2 (ja) | ||
| US3943431A (en) | Current-splitting network | |
| JPS6022675Y2 (ja) | Ａｄ変換器 | |
| US4633219A (en) | Integrable analog-to-digital converter | |
| US4825104A (en) | Comparator | |
| EP0061199B1 (en) | Digital-to-analog converter | |
| US5867056A (en) | Voltage reference support circuit | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| Blauschild | An 8b 50ns monolithic A/D converter with internal S/H | |
| US4542332A (en) | Precision current-source arrangement | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPS62141820A (ja) | Ａ／ｄ変換装置の入力回路 | |
| SU807465A1 (ru) | Преобразователь посто нного нап-Р жЕНи | |
| SU1693718A1 (ru) | Усилитель с токовым выходом | |
| JPH0737137Y2 (ja) | 定電流発生回路 | |
| JPS62214728A (ja) | Ｄ／ａ変換器 | |
| KR100399738B1 (ko) | 완전 차동형 바이폴라 전류 감산기 | |
| JPS61196622A (ja) | デイジタル・アナログ変換器 | |
| JPH0254965B2 (ja) | ||
| JPS619019A (ja) | アナログ・デジタル変換器 | |
| JPS6129974A (ja) | アナログ加算回路 |