JP2001143183A - 入力選択出力回路および温度特性補償回路 - Google Patents

入力選択出力回路および温度特性補償回路

Info

Publication number
JP2001143183A
JP2001143183A JP32354199A JP32354199A JP2001143183A JP 2001143183 A JP2001143183 A JP 2001143183A JP 32354199 A JP32354199 A JP 32354199A JP 32354199 A JP32354199 A JP 32354199A JP 2001143183 A JP2001143183 A JP 2001143183A
Authority
JP
Japan
Prior art keywords
circuit
signal
input
input selection
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32354199A
Other languages
English (en)
Other versions
JP3559739B2 (ja
Inventor
Hikari Watanabe
光 渡辺
Toshiya Nakano
俊哉 中野
Masahiro Yamamoto
雅裕 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Toyota Motor Corp
Original Assignee
Mitsubishi Electric Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Toyota Motor Corp filed Critical Mitsubishi Electric Corp
Priority to JP32354199A priority Critical patent/JP3559739B2/ja
Publication of JP2001143183A publication Critical patent/JP2001143183A/ja
Application granted granted Critical
Publication of JP3559739B2 publication Critical patent/JP3559739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Abstract

(57)【要約】 【課題】 温度に対して非線形な特性を持つ信号を精度
よく補償する。 【解決手段】 温度特性の異なる抵抗R1,R2により
線形な特性の線形信号を生成すると共に反転増幅回路I
A1によりこの線形信号の基準電位VRに対する反転信
号を生成する。この線形信号と反転信号とを2つの入力
のうち高い電位を選択してその電位を出力する高電位選
択出力アンプHVSAに入力して、基準電位VRを最低
値とする下に凸の折れ線信号を生成する。この折れ線信
号の折れ量を折れ量トリミング回路TA2により温度補
償の対象となる非線形信号に合わせて適当にトリミング
し、トリミングした折れ線信号と非線形信号とを加算増
幅回路SAで加算して出力する。線形信号による補償に
比して、折れ量を調節した折れ線信号により補償するか
ら、補償後の温度特性をフラットなものとすることがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力選択出力回路
および温度特性補償回路に関し、詳しくは、複数入力の
うちの一つの入力を選択し該選択した入力の電位を出力
する入力選択出力回路および温度に対して非線形な特性
を有する非線形信号の補償を行なう温度特性補償回路に
関する。
【0002】
【従来の技術】従来、この種の温度特性補償回路として
は、温度変化する信号に対してバイアス出力を加算して
温度補償を行なうものが提案されている(例えば、特開
平9−243376号公報など)。この回路では、温度
に対して線形な特性を有する信号を生成して補償してい
る。
【0003】また、従来、入力選択出力回路としては、
オペアンプとダイオードとを多数組み合わせて複数入力
のうち高電位の入力を選択するものが提案されている。
この回路では、複数入力を複数のオペアンプを用いて入
力している。
【0004】
【発明が解決しようとする課題】しかしながら、前述の
温度特性補償回路では、温度に対して線形な特性を持つ
信号に対しては温度補償ができるものの、温度に対して
非線形な特性を持つ信号に対しては十分な温度補償がで
きないという問題があった。
【0005】また、前述の入力選択出力回路では、オペ
アンプが入力数だけ必要となるから、素子数が多くなり
コスト高になるという問題があった。また、オペアンプ
のスルーレートとダイオードのVF分による遅れによ
り、高周波では波形が歪む場合もあり、高周波に対して
は不向きであった。
【0006】本発明の入力選択出力回路は、複数入力か
ら最も電位の高いまたは低い入力を選択し、その電位を
出力することを目的の一つとする。また、本発明の入力
選択出力回路は、高周波でも波形を歪ませないことを目
的の一つとする。さらに、本発明の入力選択出力回路
は、複数入力から最も電位の高いまたは低い入力を選択
しその電位を出力する回路を簡易な構成で実現し低コス
ト化を図ることを目的の一つとする。
【0007】本発明の温度特性補償回路は、温度に対し
て非線形な特性を持つ信号を精度よく補償することを目
的とする。
【0008】
【課題を解決するための手段およびその作用・効果】本
発明の入力選択出力回路および温度特性補償回路は、上
述の目的の少なくとも一部を達成するために以下の手段
を採った。
【0009】本発明の入力選択出力回路は、複数入力の
うちの一つの入力を選択し、該選択した入力の電位を出
力する入力選択出力回路であって、スイッチング制御端
子が前記複数入力のそれぞれに接続されると共に定電圧
源に対して並列接続された複数の半導体スイッチング素
子から構成され、前記複数入力のうち最も電位の高いま
たは低い入力に接続された半導体スイッチング素子以外
の半導体スイッチング素子をオフとして入力を選択する
入力選択回路と、前記複数の半導体スイッチング素子と
別の第1の半導体スイッチング素子を有し、該第1の半
導体スイッチング素子のスイッチング制御端子を出力端
子として前記定電圧源に対して前記複数の半導体スイッ
チング素子と等電位となるよう接続された出力回路とを
備えることを要旨とする。
【0010】この本発明の入力選択出力回路では、スイ
ッチング制御端子が複数入力のそれぞれに接続されると
共に定電圧源に対して並列接続された複数の半導体スイ
ッチング素子から構成された入力選択回路が、複数入力
のうち最も電位の高いまたは低い入力に接続された半導
体スイッチング素子以外の半導体スイッチング素子をオ
フとして入力を選択する。複数の半導体スイッチング素
子と別の第1の半導体スイッチング素子を有する出力回
路は、第1の半導体スイッチング素子のスイッチング制
御端子を出力端子として定電圧源に対して複数の半導体
スイッチング素子と等電位となるよう接続されているた
め、入力選択回路により選択された入力と同じ電位を出
力する。したがって、本発明の入力選択出力回路では、
複数入力のうち最も電位の高いまたは低い入力を選択
し、その電位を出力することができる。
【0011】こうした本発明の入力選択出力回路におい
て、前記入力選択回路は、ベースをスイッチング制御端
子としてエミッタホロワ接続された複数のバイポーラト
ランジスタにより構成されてなるものとすることもでき
る。入力がエミッタホロワになっているから、応答速度
を速くすることができる。したがって、高周波を入力し
ても波形が歪むことがない。この態様の本発明の入力選
択出力回路において、前記入力選択回路は、前記複数の
バイポーラトランジスタとしてNPNトランジスタを用
い前記複数入力のうち最も電位の高い入力を選択する回
路であるものとしたり、前記複数のバイポーラトランジ
スタとしてPNPトランジスタを用い前記複数入力のう
ち最も電位の低い入力を選択する回路であるものとする
こともできる。こうすれば、前者は高電位選択出力回路
として機能し、後者は低電位選択出力回路として機能す
る。
【0012】また、本発明の入力選択出力回路におい
て、前記入力選択回路は、ゲートをスイッチング制御端
子としてソースホロワ接続された複数の電界効果トラン
ジスタにより構成されてなるものとすることもできる。
入力がソースホロワになっているから、応答速度を速く
することができる。したがって、高周波を入力しても波
形が歪むことがない。この態様の本発明の入力選択出力
回路において、前記入力選択回路は、前記複数の電界効
果トランジスタとしてnチャンネル電界効果トランジス
タを用い前記複数入力のうち最も電位の高い入力を選択
する回路であるものとしたり、前記複数の電界効果トラ
ンジスタとしてpチャンネル電界効果トランジスタを用
い前記複数入力のうち最も電位の低い入力を選択する回
路であるものとすることもできる。こうすれば、前者は
高電位選択出力回路として機能し、後者は低電位選択出
力回路として機能する。
【0013】本発明の温度特性補償回路は、温度に対し
て非線形な特性を有する非線形信号の補償を行なう温度
特性補償回路であって、温度に対して線形な特性を有す
る線形信号を生成する線形信号生成回路と、該生成され
た線形信号を反転して反転信号を生成する反転信号生成
回路と、前記線形信号と前記反転信号とを入力していず
れか電位の高い方または低い方を選択し、該選択した信
号の電位を出力する入力選択出力回路と、該入力選択出
力回路から出力された信号と前記非線形信号とを加算ま
たは減算する加減算回路とを備えることを要旨とする。
【0014】この本発明の温度特性補償回路では、入力
選択出力回路が、線形信号生成回路により生成された温
度に対して線形な特性を有する線形信号と反転信号生成
回路により生成された線形信号を反転した反転信号とを
入力し、いずれか電位の高い方または低い方を選択し、
選択した信号の電位を出力する。したがって、入力選択
出力回路が電位の高い方を選択するものであれば下に凸
の折れ線の信号を出力し、入力選択出力回路が電位の高
い方を選択するものであれば上に凸の折れ線の信号を出
力するものとなる。加減算回路は、入力選択出力回路か
ら出力された信号、即ち折れ線信号と非線形信号とを加
算または減算するから、非線形信号が上に凸の信号のと
きには上に凸の折れ線信号を減算または下に凸の信号を
加算することにより、非線形信号が下に凸の信号のとき
には下に凸の折れ線信号を減算または上に凸の信号を加
算することにより、非線形信号をフラットに近い信号に
することができる。即ち、温度に対して非線形な特性を
もつ信号を補償することができる。
【0015】こうした本発明の温度特性補償回路におい
て、前記入力選択出力回路は、各態様のいずれかの本発
明の入力選択出力回路であるものとすることもできる。
【0016】また、本発明の温度特性補償回路におい
て、前記線形信号生成回路と前記反転信号生成回路と前
記入力選択出力回路とからなる合成回路を複数備え、前
記加減算回路は、前記複数の合成回路から出力された複
数の信号と前記非線形信号とを加算または減算する回路
であるものとすることもできる。線形信号生成回路と反
転信号生成回路と入力選択出力回路とからなる合成回路
を複数備えることにより複数の折れ点をもつ信号を生成
することができる。したがって、非線形信号の形状に合
うように複数の折れ点を調節することにより、非線形信
号をよりフラットな信号に補償することができる。
【0017】あるいは、本発明の温度特性補償回路にお
いて、前記線形信号生成回路は、温度特性の異なる2つ
の素子の分圧により生成する回路であるものとすること
もできる。温度特性の異なる2つの素子には、温度特性
の異なる2つの抵抗を用いるものや抵抗とダイオードと
を用いるものなども含まれる。
【0018】加えて、本発明の温度特性補償回路におい
て、前記線形信号生成回路は、前記線形信号をボルテー
ジホロワ出力する回路を備えるものとすることもでき
る。こうすれば、線形信号生成回路以外の回路に用いら
れている素子によって線形信号が温度特性を呈するのを
防止することができる。
【0019】この他、本発明の温度特性補償回路におい
て、前記線形信号生成回路により生成された線形信号の
ゼロ点を調整するゼロ点調整回路を備え、前記反転信号
生成回路は前記ゼロ点調整回路によりゼロ点が調整され
た線形信号を反転する回路であり、前記入力選択出力回
路は前記線形信号として前記ゼロ点調整回路によりゼロ
点が調整された線形信号を入力する回路であるものとす
ることもできる。こうすれば、入力選択出力回路から出
力される折れ線信号の折れ点を調整することができる。
この結果、非線形信号をよりフラットな信号に補償する
ことができる。
【0020】また、本発明の温度特性補償回路におい
て、前記入力選択出力回路から出力された信号を所定範
囲の増幅率から増幅率を選択して増幅する増幅回路を備
え、前記加減算回路は、前記増幅回路から出力された信
号と前記非線形信号とを加算または減算する回路である
ものとすることもできる。こうすれば、入力選択出力回
路から出力された折れ線信号を非線形信号の形状に合わ
せた折れ具合にすることができる。この結果、非線形信
号をよりフラットな信号に補償することができる。
【0021】
【発明の他の態様】本発明は、上述の態様の他、以下の
態様をとることも可能である。
【0022】第1の態様は、アナログスイッチであっ
て、各態様のいずれかの本発明の入力選択出力回路と、
該入力選択出力回路における前記複数入力にそれぞれ接
続された複数のプルダウンスイッチとを備えることを要
旨とする。
【0023】このアナログスイッチでは、複数のプルダ
ウンスイッチを排他的にオンとすることにより、複数入
力から一つを選択し、選択された入力の電位をボルテー
ジホロワ出力することができる。
【0024】第2の態様は、整流回路であって、入力の
電位を反転する反転回路と、前記入力と前記反転回路か
らの出力とを2つの入力とし、該2つの入力の一方を選
択して出力する前記各態様のいずれかの本発明の入力選
択出力回路とを備えることを要旨とする。
【0025】この整流回路では、入力選択出力回路が2
つの入力のうち電位の高い方を選択して出力するもので
あれば常に基準電位より高い電位が出力され、入力選択
出力回路が2つの入力のうち電位の低い方を選択して出
力するものであれば常に基準電位より低い電位が出力さ
れる。入力選択出力回路に入力される2つの入力は、1
つの入力の正負を入れ替えたものだから、入力選択出力
回路からの出力は基準電位より高い電位としてまたは低
い電位として全波整流されることになる。
【0026】
【発明の実施の形態】次に、本発明の実施の形態を実施
例を用いて説明する。図1は、本発明の一実施例である
温度特性補償回路20の構成の概略を示す構成図であ
る。実施例の温度特性補償回路20は、図示するよう
に、温度特性が線形な信号を生成するための線形温度特
性の異なる2つの抵抗R1,R2と、この2つの抵抗R
1,R2の分圧をボルテージホロワ出力するオペアンプ
VAと、2つの抵抗R1,R2の分圧の基準電位をトリ
ミングして後述する折れ線信号の折れ点を設定する折れ
点トリミング回路TA1と、基準電位のトリミングが行
なわれた信号を反転して出力する反転増幅回路IA1
と、折れ点トリミング回路TA1により基準電位のトリ
ミングが行なわれた信号と反転増幅回路IA1により反
転された信号とを入力して電位の高い方を選択して出力
することにより下に凸の折れ線信号を出力する高電位選
択出力アンプHVSAと、この信号を反転させて上に凸
の折れ線信号を出力する反転増幅回路IA2と、この反
転された上に凸の折れ線信号の折れ量をトリミングする
折れ量トリミング回路TA2と、温度補償の目的とする
非線形信号から折れ量のトリミングが行なわれた折れ線
信号を加算して反転出力する加算増幅回路SAとを備え
る。
【0027】抵抗R1,R2は、温度特性の異なる抵抗
であり、実施例では抵抗R2の温度特性が抵抗R1より
大きいものとした。この抵抗R1,R2は、定電圧源に
直列に接続されており、抵抗分圧が出力として取り出さ
れるようになっている。抵抗R1と抵抗R2との温度特
性の違いにより、抵抗分圧は、図2に例示するような線
形な温度特性を示す。なお、この抵抗分圧は、オペアン
プVAを用いて1倍に増幅されて出力することによって
後段の抵抗などの温度特性の影響を受けないようにして
いる。
【0028】折れ点トリミング回路TA1は、下に凸の
折れ線信号を生成する際に折れ点の位置を設定するもの
であり、反転増幅アンプと可変抵抗とから構成されてい
る。反転増幅アンプの反転入力にはオペアンプVAから
の出力が入力されており、基準入力には可変抵抗からの
出力が入力されている。この折れ点トリミング回路TA
1では、可変抵抗の抵抗値を変化させることにより、図
3の説明図に示すように、基準電位VRに対してオペア
ンプVAから出力された線形信号を上下させて基準電位
の位置が設定できるようになっている。
【0029】反転増幅回路IA1は、図4の説明図に示
すように、折れ点トリミング回路TA1からの出力を基
準電位VRに対して反転出力する。図4中、破線は折れ
点トリミング回路TA1からの出力である。
【0030】高電位選択出力アンプHVSAは、折れ点
トリミング回路TA1からの出力信号と反転増幅回路I
A1からの出力信号とを入力し、電位の高い方を選択し
て出力する回路により構成されている。高電位選択出力
アンプHVSAの機能をブロック図で示したものを図5
に示し、その回路の一例を図6に示す。高電位選択出力
アンプHVSAは、図5に示すように、入力1と入力2
との電位を比較し、電位の高い方にスイッチングして出
力するものである。
【0031】具体的には、高電位選択出力アンプHVS
Aは、図6に示すように、エミッタホロワでミラー接続
されると共にそれぞれのベースに入力端子が接続された
2つのNPNバイポーラトランジスタT1,T2と、N
PNバイポーラトランジスタT1,T2のエミッタに接
続された電流源と、エミッタが定電圧源に接続されると
共にコレクタとベースとがNPNバイポーラトランジス
タT1,T2のコレクタに接続されたPNPトランジス
タT3と、エミッタが定電圧源に接続されると共にベー
スがPNPトランジスタT3のベースに接続されたPN
PトランジスタT4と、コレクタが定電圧源に接続され
ると共にベースがPNPトランジスタT4のコレクタに
接続されたNPNトランジスタT5と、コレクタがPN
PトランジスタT4のコレクタに接続されると共にエミ
ッタがNPNバイポーラトランジスタT1,T2のエミ
ッタに接続され更にベースがNPNトランジスタT5の
エミッタと出力端子とに接続されたNPNバイポーラト
ランジスタToとにより構成されている。
【0032】いま、入力1に入力される信号が入力2に
入力される信号より電圧が高いときを考える。NPNバ
イポーラトランジスタT1,T2は、差動入力回路とし
て動作するから、NPNバイポーラトランジスタT1が
オンとなり、NPNバイポーラトランジスタT2はオフ
となる。NPNバイポーラトランジスタToは、PNP
トランジスタT3,T4およびNPNトランジスタT5
により電位的にNPNバイポーラトランジスタT1と同
一になるから、NPNバイポーラトランジスタToのベ
ース、即ち出力端子は、入力1の電位となる。一方、入
力2に入力される信号が入力1に入力される信号より電
圧が高いときには、同様に、NPNバイポーラトランジ
スタT2がオンとなり、NPNバイポーラトランジスタ
T1がオフされるから、NPNバイポーラトランジスタ
Toは電位的にNPNバイポーラトランジスタT2と同
一となり、出力端子は入力2の電位になる。このよう
に、高電位選択出力アンプHVSAでは、二つの入力の
うち電圧の高い方の電位を出力する。なお、高電位選択
出力アンプHVSAは、入力部がエミッタホロワになっ
ているから、応答速度が速い。したがって、高周波での
遅延や波形の歪みも小さく抑えることができる。
【0033】実施例の温度特性補償回路20では、高電
位選択出力アンプHVSAには折れ点トリミング回路T
A1からの出力信号と反転増幅回路IA1からの出力信
号とが入力されるから、高電位選択出力アンプHVSA
からは図7に例示するような下に凸の折れ線信号が出力
されることになる。
【0034】反転増幅回路IA2は、高電位選択出力ア
ンプHVSAからの出力を基準電位VRに対して反転出
力する。即ち、図8に示すような上に凸の折れ線信号を
出力するのである。
【0035】折れ量トリミング回路TA2は、温度補償
の対象である非線形信号の波形に合わせて反転増幅回路
IA2から出力された上に凸の折れ線信号の折れ量を設
定するものであり、増幅アンプと可変抵抗とから構成さ
れている。増幅アンプの基準入力には可変抵抗を介して
反転増幅回路IA2の出力が接続されており、可変抵抗
の抵抗値を選択することにより適当な折れ量が選択でき
るようになっている。ここで、折れ量とは、図8に例示
する上に凸の折れ線信号における折れ点の角度を意味す
る。この角度を調節することにより上に凸の折れ線信号
の形状を調節することができるのである。
【0036】加算増幅回路SAは、折れ量トリミング回
路TA2により折れ量のトリミングがなされた上に凸の
折れ線信号と温度補償の対象である非線形信号とを加算
入力すると共に反転出力する。いま、図9に示すような
非線形な温度特性を示す信号を補正するときを考える
と、図8に例示する上に凸の折れ線信号の折れ量を非線
形な信号に合わせて適当に調節し、加算増幅回路SAに
入力すると、図10に例示するようなフラットに近い温
度特性の信号となる。
【0037】以上説明したように、実施例の温度特性補
償回路20によれば、温度に対して折れ線状の特性を有
する信号を生成し非線形な特性の信号に加算することに
より、非線形な特性の信号をフラットな温度特性に近い
信号に補償することができる。
【0038】実施例の温度特性補償回路20では、温度
に対して線形な特性を有する信号を生成するのに温度特
性の異なる抵抗R1,R2を用いたが、ダイオードなど
を用いるものとしてもよい。
【0039】実施例の温度特性補償回路20では、線形
な信号の折れ点のトリミングや折れ量のトリミングを抵
抗分圧により行なったが、デジタルデータとD−Aコン
バータを用いてトリミングを行なうものとしてもよい。
また、実施例の温度特性補償回路20では、線形な信号
の折れ点のトリミングや折れ量のトリミングを行なうも
のとしたが、温度特性が再現性よく得られ、バラツキが
充分小さいときには、設計上の合わせ込みにより折れ点
や折れ量を調節し、トリミング回路を備えないものとし
てもよい。
【0040】実施例の温度特性補償回路20では、温度
特性として一つの折れ点を有する折れ線信号を非線形信
号に加算して非線形信号の温度特性を補償したが、この
補償された温度特性に対して更に温度特性補償回路20
を適用して補償するものとしてもよい。例えば、図10
に例示する補償後の特性に対して温度の低い側と高い側
の特性に対してそれぞれ実施例の温度特性補償回路20
を適用して補償すれば、図11に例示する温度特性とな
る。このように、複数回に亘って実施例の温度特性補償
回路20を適用することにより、温度特性をよりフラッ
トな特性にすることができる。このように実施例の温度
特性補償回路20を複数回に亘って適用することは、複
数の折れ点を有する折れ線信号を生成し、これを非線形
信号に加算するものとも考えられるから、複数の折れ点
を有する折れ線信号を生成するものとしてもよい。複数
の折れ線信号は、折れ点の異なる複数の折れ線信号を生
成し、それらを加算することにより得ることができる。
【0041】実施例の温度特性補償回路20では、入力
された2つの信号のうち高電位の入力を選択してその電
位を出力する高電位選択出力アンプHVSAを用いた
が、折れ線信号が生成できればよいから、入力された2
つの信号のうち低電位の入力を選択してその電位を出力
する低電位選択出力アンプを用いるものとしてもよい。
この場合、図6の回路においてNPNバイポーラトラン
ジスタT1,T2に代えてPNPバイポーラトランジス
タを用いればよい。
【0042】実施例の温度特性補償回路20では、高電
位選択出力アンプHVSAとして図6に例示する回路を
用いたが、高電位選択出力アンプHVSAとしては、図
12の回路に例示するように、出力をエミッタホロワ2
段とし、更に位相補償コンデンサC1および抵抗R3を
追加するものとしたり、図13の回路に例示するものな
ど種々の構成をとることもできる。また、図14の回路
に例示するように、バイポーラトランジスタに代えて電
界効果トランジスタを用いるものとしてもよい。この場
合も、入力がソースホロワになっているから、バイポー
ラトランジスタと同様に高速性に優れたものとなり、高
周波における遅延や波形の歪みを小さくすることができ
る。この電界効果トランジスタを用いる場合、NPNバ
イポーラトランジスタT1,T2に相当するトランジス
タにnチャンネル電界効果トランジスタを用いれば高電
位選択出力アンプとすることができ、pチャンネル電界
効果トランジスタを用いれば低電位選択出力アンプとす
ることができる。
【0043】実施例の温度特性補償回路20では、折れ
線信号を生成するために、高電位選択出力アンプHVS
Aを2つの入力のうち高電位の入力を選択してその電位
を出力するものとして構成したが、高電位選択出力アン
プHVSAだけを考えれば、3以上の入力のうち最も高
い電位の入力を選択してその電位を出力する構成とする
こともできる。この場合、図6の回路においてNPNバ
イポーラトランジスタT1,T2の接続と同様に3以上
のNPNバイポーラトランジスタを定電圧源に対して並
列に接続、即ち定電圧源側にそれぞれのコレクタを接続
すると共に接地側にそれぞれのエミッタを接続すればい
よい。そして、各NPNバイポーラトランジスタのベー
スに入力すればよい。もとより、NPNバイポーラトラ
ンジスタに代えてPNPバイポーラトランジスタを用い
れば、3以上の入力のうち最も低い電位の入力を選択し
てその電位を出力する低電位選択出力アンプとすること
もできる。
【0044】次に、高電位選択出力アンプを用いた他の
回路例について簡単に説明する。図15は、高電位選択
出力アンプを用いたアナログスイッチの一例を示す回路
図である。このアナログスイッチは、図示するように、
図12に例示した高電位選択出力アンプの各入力にプル
ダウンスイッチP1,P2を追加して構成されている。
このプルダウンスイッチP1,P2をオンオフすること
により入力を切り換えることができる。即ち、S1,S
2によりプルダウンスイッチP1をオンとすると共にプ
ルダウンスイッチP2をオフとすれば、入力1が接地さ
れることにより入力2が高電位となり、アンプからは入
力2の電位が出力される。逆に、プルダウンスイッチP
1をオフとすると共にプルダウンスイッチP2をオンと
すれば、入力2が接地されて、アンプからは入力1の電
位が出力される。
【0045】図16は高電位選択出力アンプを用いた半
波整流回路の一例を示す回路図であり、図17は高電位
選択出力アンプを用いた全波整流回路の一例を示す回路
図である。高電位選択出力アンプは、2つの入力のうち
高い電位の入力を選択してその電位を出力するから、図
16の回路に示すように一方の入力を接地することによ
り半波整流回路を構成することができ、図17の回路に
例示するように一方の入力に反転増幅回路を接続するこ
とにより全波整流回路を構成することができる。
【0046】以上、本発明の実施の形態について実施例
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、本発明の要旨を逸脱しない範囲
内において、種々なる形態で実施し得ることは勿論であ
る。
【図面の簡単な説明】
【図1】 本発明の一実施例である温度特性補償回路2
0の構成の概略を示す構成図である。
【図2】 抵抗R1と抵抗R2と抵抗分圧が示す線形な
温度特性の一例を示す説明図である。
【図3】 折れ点トリミング回路TA1によるトリミン
グの様子を説明する説明図である。
【図4】 反転増幅回路IA1による信号の反転の様子
を説明する説明図である。
【図5】 高電位選択出力アンプHVSAの機能をブロ
ックとして示すブロック図である。
【図6】 高電位選択出力アンプHVSAの回路構成の
一例を示す回路図である。
【図7】 高電位選択出力アンプHVSAによる下に凸
の折れ線信号の生成の様子を例示する説明図である。
【図8】 反転増幅回路IA2による上に凸の折れ線信
号の生成の様子を例示する説明図である。
【図9】 温度補償の対象となる非線形信号の一例を示
す説明図である。
【図10】 実施例の温度特性補償回路20により補償
された後の温度特性の一例を示す説明図である。
【図11】 実施例の温度特性補償回路20を多段に適
用したときの補償後の温度特性の一例を示す説明図であ
る。
【図12】 高電位選択出力アンプHVSAの変形例を
示す回路図である。
【図13】 高電位選択出力アンプHVSAの変形例を
示す回路図である。
【図14】 高電位選択出力アンプHVSAの変形例を
示す回路図である。
【図15】 高電位選択出力アンプを用いたアナログス
イッチの一例を示す回路図である。
【図16】 高電位選択出力アンプを用いた半波整流回
路を例示する回路図である。
【図17】 高電位選択出力アンプを用いた全波整流回
路を例示する回路図である。
【符号の説明】
20 温度特性補償回路、R1,R2,R3 抵抗、C
1 コンデンサ、VAオペアンプ、TA1 折れ点トリ
ミング回路、IA1 反転増幅回路、HVSA 高電位
選択出力アンプ、IA2 反転増幅回路、TA2 折れ
量トリミング回路、SA 加算増幅回路、T1,T2
NPNバイポーラトランジスタ、T3,T4 PNPト
ランジスタ、T5 NPNトランジスタ、P1,P2
プルダウンスイッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 俊哉 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 山本 雅裕 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 2F073 AB07 AB14 EF03 GG02 2F075 AA03 BB05 CC03 DD01 EE08 EE09

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 複数入力のうちの一つの入力を選択し、
    該選択した入力の電位を出力する入力選択出力回路であ
    って、 スイッチング制御端子が前記複数入力のそれぞれに接続
    されると共に定電圧源に対して並列接続された複数の半
    導体スイッチング素子から構成され、前記複数入力のう
    ち最も電位の高いまたは低い入力に接続された半導体ス
    イッチング素子以外の半導体スイッチング素子をオフと
    して入力を選択する入力選択回路と、 前記複数の半導体スイッチング素子と別の第1の半導体
    スイッチング素子を有し、該第1の半導体スイッチング
    素子のスイッチング制御端子を出力端子として前記定電
    圧源に対して前記複数の半導体スイッチング素子と等電
    位となるよう接続された出力回路とを備える入力選択出
    力回路。
  2. 【請求項2】 前記入力選択回路は、ベースをスイッチ
    ング制御端子としてエミッタホロワ接続された複数のバ
    イポーラトランジスタにより構成されてなる請求項1記
    載の入力選択出力回路。
  3. 【請求項3】 前記入力選択回路は、前記複数のバイポ
    ーラトランジスタとしてNPNトランジスタを用い、前
    記複数入力のうち最も電位の高い入力を選択する回路で
    ある請求項2記載の入力選択出力回路。
  4. 【請求項4】 前記入力選択回路は、前記複数のバイポ
    ーラトランジスタとしてPNPトランジスタを用い、前
    記複数入力のうち最も電位の低い入力を選択する回路で
    ある請求項2記載の入力選択出力回路。
  5. 【請求項5】 前記入力選択回路は、ゲートをスイッチ
    ング制御端子としてソースホロワ接続された複数の電界
    効果トランジスタにより構成されてなる請求項1記載の
    入力選択出力回路。
  6. 【請求項6】 前記入力選択回路は、前記複数の電界効
    果トランジスタとしてnチャンネル電界効果トランジス
    タを用い、前記複数入力のうち最も電位の高い入力を選
    択する回路である請求項5記載の入力選択出力回路。
  7. 【請求項7】 前記入力選択回路は、前記複数の電界効
    果トランジスタとしてpチャンネル電界効果トランジス
    タを用い、前記複数入力のうち最も電位の低い入力を選
    択する回路である請求項5記載の入力選択出力回路。
  8. 【請求項8】 温度に対して非線形な特性を有する非線
    形信号の補償を行なう温度特性補償回路であって、 温度に対して線形な特性を有する線形信号を生成する線
    形信号生成回路と、 該生成された線形信号を反転して反転信号を生成する反
    転信号生成回路と、 前記線形信号と前記反転信号とを入力していずれか電位
    の高い方または低い方を選択し、該選択した信号の電位
    を出力する入力選択出力回路と、 該入力選択出力回路から出力された信号と前記非線形信
    号とを加算または減算する加減算回路とを備える温度特
    性補償回路。
  9. 【請求項9】 前記入力選択出力回路は、請求項1ない
    し7いずれか記載の入力選択出力回路である請求項8記
    載の温度特性補償回路。
  10. 【請求項10】 請求項8または9記載の温度特性補償
    回路であって、 前記線形信号生成回路と前記反転信号生成回路と前記入
    力選択出力回路とからなる合成回路を複数備え、 前記加減算回路は、前記複数の合成回路から出力された
    複数の信号と前記非線形信号とを加算または減算する回
    路である温度特性補償回路。
  11. 【請求項11】 前記線形信号生成回路は、温度特性の
    異なる2つの素子の分圧により生成する回路である請求
    項8ないし10いずれか記載の温度特性補償回路。
  12. 【請求項12】 前記線形信号生成回路は、前記線形信
    号をボルテージホロワ出力する回路を備える請求項11
    記載の温度特性補償回路。
JP32354199A 1999-11-15 1999-11-15 入力選択出力回路および温度特性補償回路 Expired - Fee Related JP3559739B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32354199A JP3559739B2 (ja) 1999-11-15 1999-11-15 入力選択出力回路および温度特性補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32354199A JP3559739B2 (ja) 1999-11-15 1999-11-15 入力選択出力回路および温度特性補償回路

Publications (2)

Publication Number Publication Date
JP2001143183A true JP2001143183A (ja) 2001-05-25
JP3559739B2 JP3559739B2 (ja) 2004-09-02

Family

ID=18155863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32354199A Expired - Fee Related JP3559739B2 (ja) 1999-11-15 1999-11-15 入力選択出力回路および温度特性補償回路

Country Status (1)

Country Link
JP (1) JP3559739B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109635A (ja) * 2006-09-25 2008-05-08 Fujitsu Ltd 温度特性補正回路及びセンサ用増幅回路
US7857505B2 (en) 2006-03-16 2010-12-28 Fujitsu Semiconductor Limited Method and circuit for correcting sensor temperature dependency characteristic
JP2012161090A (ja) * 2006-09-25 2012-08-23 Fujitsu Semiconductor Ltd 温度特性補正回路
JP2016116237A (ja) * 2016-02-04 2016-06-23 ラピスセミコンダクタ株式会社 半導体装置
JP2019115008A (ja) * 2017-12-26 2019-07-11 アズビル株式会社 入力回路
JP2021040266A (ja) * 2019-09-04 2021-03-11 株式会社東芝 発振装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7857505B2 (en) 2006-03-16 2010-12-28 Fujitsu Semiconductor Limited Method and circuit for correcting sensor temperature dependency characteristic
JP2008109635A (ja) * 2006-09-25 2008-05-08 Fujitsu Ltd 温度特性補正回路及びセンサ用増幅回路
JP2012161090A (ja) * 2006-09-25 2012-08-23 Fujitsu Semiconductor Ltd 温度特性補正回路
JP2016116237A (ja) * 2016-02-04 2016-06-23 ラピスセミコンダクタ株式会社 半導体装置
JP2019115008A (ja) * 2017-12-26 2019-07-11 アズビル株式会社 入力回路
JP2021040266A (ja) * 2019-09-04 2021-03-11 株式会社東芝 発振装置
JP7232156B2 (ja) 2019-09-04 2023-03-02 株式会社東芝 発振装置

Also Published As

Publication number Publication date
JP3559739B2 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
US7816992B2 (en) Offset voltage correction circuit and class D amplifier
US10498291B2 (en) Bias circuit and power amplifier circuit
JPH03173289A (ja) 最大値/最小値回路
US6300832B1 (en) Gain variable amplifier apparatus having improved gain control linearity characteristics
JP3559739B2 (ja) 入力選択出力回路および温度特性補償回路
CN108649959B (zh) 一种数字模拟转换器及数字功放子系统
JP4045959B2 (ja) 利得可変電圧・電流変換回路とこれを用いたフィルタ回路
KR100710777B1 (ko) 진폭 조정 회로
JPH0447488B2 (ja)
US5142245A (en) Power amplifier for rectangular input signals
CN110890891B (zh) 数字至模拟转换器
US5378938A (en) Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction
JP2753422B2 (ja) 全波整流回路
US7501878B2 (en) Amplitude setting circuit
JPH04227306A (ja) 歪み補償付き差動回路
JPH09186595A (ja) 電圧増幅器およびそれを用いたa/d変換器
US5621356A (en) Amplifier having a reduced distortion rate
CN100521520C (zh) 用于信号处理系统的电压控制放大器
JPH08204465A (ja) 電力増幅器段
JP2711411B2 (ja) 演算増幅回路
JPH0519323B2 (ja)
JP6771852B2 (ja) 周波数変換器
JP6933798B2 (ja) スイッチングアンプ
JP3352104B2 (ja) カレントミラー回路
JP2002314351A (ja) 電子回路装置及びこれを使用したスィチング回路装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Ref document number: 3559739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees