JP2019115008A - 入力回路 - Google Patents

入力回路 Download PDF

Info

Publication number
JP2019115008A
JP2019115008A JP2017249198A JP2017249198A JP2019115008A JP 2019115008 A JP2019115008 A JP 2019115008A JP 2017249198 A JP2017249198 A JP 2017249198A JP 2017249198 A JP2017249198 A JP 2017249198A JP 2019115008 A JP2019115008 A JP 2019115008A
Authority
JP
Japan
Prior art keywords
mos transistor
input
signal
terminal
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017249198A
Other languages
English (en)
Inventor
紘明 手島
Hiroaki Tejima
紘明 手島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2017249198A priority Critical patent/JP2019115008A/ja
Publication of JP2019115008A publication Critical patent/JP2019115008A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】入力される信号が高速な場合でも出力波形の乱れの小さい入力回路を実現する。【解決手段】ゲート端子が非反転入力端子となるMOSトランジスタ111及びゲート端子が反転入力端子となるMOSトランジスタ112から成る入力差動対11を有するCMOS型のオペアンプ1と、MOSトランジスタ111に並列接続された1つ以上のMOSトランジスタ2とを備えた。【選択図】図2

Description

この発明は、信号が入力される入力回路に関する。
近接スイッチ等のように発振回路を用いたセンサ機器では、発振回路から出力された発振信号の電圧振幅の変化を検出することで検出体の接近を判定している。このセンサ機器において、発振信号をAD変換するにあたり、要求レートが発振周波数に対して遅い場合には、発振信号を整流してローパスフィルタ等で平滑化することでAD変換を行う。
ここで、入力された信号を整流する回路の一例として、オペアンプ及びダイオードを用いた半波整流回路(理想ダイオード回路と呼ばれる)が考えられる。この理想ダイオード回路の構成例を図5に示す。なお、図5Aは入力された信号の正側の波形のみを出力する半波整流回路を示し、図5Bは入力された信号の負側の波形のみを出力する半波整流回路を示している。
また、図5とは構成が異なるが、特許文献1,2にも、オペアンプ及びダイオードを用いた半波整流回路が示されている。
特開2008−199320号公報 特開平7−46845号公報
上記のような従来の半波整流回路では、オペアンプのフィードバックによる仮想短絡の効果によりダイオードの順方向電圧の誤差をキャンセルできる。その結果、従来の半波整流回路では、ダイオードのみの半波整流回路と比較して、振幅誤差を小さくできる。
しかしながら、従来の半波整流回路では、入力された信号の電圧と基準電圧の高低が切替わる度にダイオードの導通状態が変化し、フィードバックループが切れる(又は切替わる)ため、その度にオペアンプの出力電圧が急変するという課題がある。このとき、図6に示すように、出力波形に歪が生じ、平滑化したときの誤差となり得る。なお図6において、符号601は従来の半波整流回路に入力された1MHzの信号を示し、符号602は従来の半波整流回路から出力された信号を示している。この歪を小さくするためには、オペアンプのスルーレートを入力波形に対して十分速く設計する必要がある。そのため、入力される信号が高速である場合、整流を行うことが難しい。
この発明は、上記のような課題を解決するためになされたもので、入力される信号が高速な場合でも出力波形の乱れの小さい入力回路を提供することを目的としている。
この発明に係る入力回路は、ゲート端子が非反転入力端子となる第1のMOSトランジスタ及びゲート端子が反転入力端子となる第2のMOSトランジスタから成る入力差動対を有するCMOS型のオペアンプと、第1のMOSトランジスタに並列接続された1つ以上の第3のMOSトランジスタとを備えたことを特徴とする。
この発明によれば、上記のように構成したので、入力される信号が高速な場合でも出力波形の乱れの小さい入力回路を実現できる。
この発明の実施の形態1に係る半波整流回路の構成例を示す図である。 この発明の実施の形態1に係る信号選択機能付きオペアンプの構成例を示す図である。 この発明の実施の形態1に係る半波整流回路と従来の半波整流回路に対して1MHzの信号を入力した場合での出力波形の一例を示す図である。 この発明の実施の形態1に係る信号選択機能付きオペアンプの別の構成例を示す図である。 図5A、図5Bは、従来の半波整流回路の構成例を示す図である。 従来の半波整流回路に対して1MHzの信号を入力した場合での出力波形の一例を示す図である。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係る半波整流回路の構成例を示す図である。
半波整流回路は、入力された信号を整流する。この半波整流回路は、図1に示すように、信号選択機能付きオペアンプ(入力回路)10を備えている。
信号選択機能付きオペアンプ10は、入力された信号及び基準電圧のうちの一方を増幅する。この信号選択機能付きオペアンプ10は、CMOS(Complementary Metal Oxide Semiconductor)型のオペアンプであり、1つの反転入力端子、複数の非反転入力端子、及び、1つの出力端子を有している。
半波整流回路に用いられる信号選択機能付きオペアンプ10では、非反転入力端子は2つである。そして、反転入力端子は出力端子に接続され、2つの非反転入力端子のうちの一方には信号が入力され、他方には基準電圧が入力される。図1では、2つの非反転入力端子のうちの一方に交流電圧源が接続され、他方に基準電圧が接続された場合を示している。
ここで、信号選択機能付きオペアンプ10の後述するMOSトランジスタ111及びMOSトランジスタ2がNMOS(N−Channel MOS)トランジスタである場合には、信号選択機能付きオペアンプ10は、入力された信号の電圧及び基準電圧のうちの電圧が高い方を増幅する。すなわち、この信号選択機能付きオペアンプ10により構成された半波整流回路は、入力された信号の正側の波形のみを出力する。
また、信号選択機能付きオペアンプ10の後述するMOSトランジスタ111及びMOSトランジスタ2がPMOS(P−Channel MOS)トランジスタである場合には、信号選択機能付きオペアンプ10は、入力された信号の電圧及び基準電圧のうちの電圧の低い方を増幅する。すなわち、この信号選択機能付きオペアンプ10により構成された半波整流回路は、入力された信号の負側の波形のみを出力する。
以下では、まず、入力された信号の正側の波形のみを出力する半波整流回路について示す。
信号選択機能付きオペアンプ10は、図2に示すように、オペアンプ1、及び、NMOSトランジスタであるMOSトランジスタ(第3のMOSトランジスタ)2を備えている。
オペアンプ1は、従来から知られている一般的なCMOS型のオペアンプである。このオペアンプ1は、入力差動対11、電流源12、能動負荷13及び出力段14を有している。
入力差動対11は、演算増幅用の差動対である。この入力差動対11は、NMOSトランジスタであるMOSトランジスタ(第1のMOSトランジスタ)111、及び、NMOSトランジスタであるMOSトランジスタ(第2のMOSトランジスタ)112を有している。
MOSトランジスタ111のゲート端子は、上記2つの非反転入力端子のうちの一方に対応している。
MOSトランジスタ112のゲート端子は、上記反転入力端子に対応している。
電流源12は、入力差動対11を駆動させる。この電流源12は、NMOSトランジスタであるMOSトランジスタ121を有している。
MOSトランジスタ121は、ソース端子がグランドに接続され、ドレイン端子がMOSトランジスタ111のソース端子及びMOSトランジスタ112のソース端子に接続されている。また、MOSトランジスタ121のゲート端子には、バイアス電圧が入力される。
能動負荷13は、入力差動対11に対する能動的な負荷である。この能動負荷13は、PMOSトランジスタであるMOSトランジスタ131、及び、PMOSトランジスタであるMOSトランジスタ132を有している。
MOSトランジスタ131は、ソース端子が電源に接続され、ドレイン端子がMOSトランジスタ111のドレイン端子に接続されている。
MOSトランジスタ132は、ソース端子が電源に接続され、ドレイン端子がMOSトランジスタ112のドレイン端子に接続され、ゲート端子がドレイン端子及びMOSトランジスタ131のゲート端子に接続されている。
出力段14は、PMOSトランジスタであるMOSトランジスタ141、抵抗142、コンデンサ143、及び、NMOSトランジスタであるMOSトランジスタ144を有している。
MOSトランジスタ141は、ソース端子が電源に接続され、ドレイン端子が上記出力端子に接続され、ゲート端子がMOSトランジスタ131のドレイン端子に接続されている。
抵抗142は、一端がMOSトランジスタ131のドレイン端子及びMOSトランジスタ141のゲート端子に接続されている。
コンデンサ143は、一端が抵抗142の他端に接続され、他端がMOSトランジスタ141のドレイン端子及び上記出力端子に接続されている。
MOSトランジスタ144は、ソース端子がグランドに接続され、ドレイン端子がMOSトランジスタ141のドレイン端子、コンデンサ143の他端及び上記出力端子に接続されている。また、MOSトランジスタ144のゲート端子には、バイアス電圧が入力される。
MOSトランジスタ2は、1つ以上設けられ、MOSトランジスタ111に並列接続されている。すなわち、MOSトランジスタ2は、ソース端子がMOSトランジスタ111のソース端子に接続され、ドレイン端子がMOSトランジスタ111のドレイン端子に接続されている。
なお、MOSトランジスタ2は、通常、MOSトランジスタ111と同一の素子が用いられるが、異なる素子を用いてもよい。また、半波整流回路に用いられる信号選択機能付きオペアンプ10では、MOSトランジスタ2は単一である。また、MOSトランジスタ2のゲート端子は、上記2つの非反転入力端子のうちの他方に対応している。
次に、実施の形態1に係る半波整流回路の動作について説明する。ここでは、図2に示す信号選択機能付きオペアンプ10を用いて半波整流回路が構成され、MOSトランジスタ111のゲート端子に信号が入力され、MOSトランジスタ2のゲート端子に基準電圧が入力されるものとする。
この場合、半波整流回路に入力された信号の電圧が基準電圧より高いと、当該信号が入力されたMOSトランジスタ111が導通するため、半波整流回路は当該信号のボルテージフォロアとして動作する。また、半波整流回路に入力された信号の電圧が基準電圧より低いと、当該基準電圧が入力されたMOSトランジスタ2が導通するため、半波整流回路は当該基準電圧のボルテージフォロアとして動作する。その結果、半波整流回路からは上記信号の正側の波形のみが出力される。
この半波整流回路では、従来のダイオードを用いた半波整流回路とは異なり、フィードバックループが常に繋がっている。そのため、半波整流回路に入力された信号の電圧と基準電圧の高低が切替わるタイミングでの信号選択機能付きオペアンプ10の出力端子の電圧変動が小さく、オペアンプ1に要求されるスルーレートが小さいという利点がある。
図3に実施の形態1に係る半波整流回路及び従来の半波整流回路に対して1MHzの信号を入力した場合での出力波形の一例を示す。図3において、符号301は実施の形態1に係る半波整流回路及び従来の半波整流回路に入力された1MHzの信号を示し、符号302は実施の形態1に係る半波整流回路から出力された信号を示し、符号303は従来の半波整流回路から出力された信号を示している。この図3に示すように、実施の形態1に係る半波整流回路では、従来のダイオードを用いた半波整流回路に対し、入力波形に対する出力波形の追従性が向上していることが分かる。
上記では、入力された信号の正側の波形のみを出力する半波整流回路の場合を示した。一方、入力された信号の負側の波形のみを出力する半波整流回路の場合には、例えば図4に示すように構成できる。
この場合、電圧の高低関係と動作するMOSトランジスタ111,2の関係が逆転する。すなわち、半波整流回路に入力された信号の電圧が基準電圧より低いと、当該信号が入力されたMOSトランジスタ111が導通するため、半波整流回路は当該信号のボルテージフォロアとして動作する。また、半波整流回路に入力された信号の電圧が基準電圧より高いと、当該基準電圧が入力されたMOSトランジスタ2が導通するため、半波整流回路は基準電圧のボルテージフォロアとして動作する。その結果、半波整流回路からは上記信号の負側の波形のみが出力される。
なお上記では、オペアンプ1として、図2,4に示される回路構成のものを用いた場合を示した。しかしながら、オペアンプ1の回路構成はこれに限らず、MOSトランジスタ111及びMOSトランジスタ112から成る入力差動対11を有する構成であればよい。
また上記では、信号選択機能付きオペアンプ10が半波整流回路に適用され、MOSトランジスタ2が単一である場合を示した。しかしながら、信号選択機能付きオペアンプ10の適用先はこれに限らず、また、MOSトランジスタ111に対して複数のMOSトランジスタ2が並列接続されていてもよい。
ここで、MOSトランジスタ111及び複数のMOSトランジスタ2がNMOSトランジスタである場合には、最高電圧が入力されたMOSトランジスタが導通し、他のMOSトランジスタはカットオフ領域となる。また、MOSトランジスタ111及び複数のMOSトランジスタ2がPMOSトランジスタである場合には、最低電圧が入力されたMOSトランジスタが導通し、他のMOSトランジスタはカットオフ領域となる。
以上のように、この実施の形態1によれば、ゲート端子が非反転入力端子となるMOSトランジスタ111及びゲート端子が反転入力端子となるMOSトランジスタ112から成る入力差動対11を有するCMOS型のオペアンプ1と、MOSトランジスタ111に並列接続された1つ以上のMOSトランジスタ2とを備えたので、入力される信号が高速な場合でも出力波形の乱れの小さい入力回路を実現できる。
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
1 オペアンプ
2 MOSトランジスタ(第3のMOSトランジスタ)
10 信号選択機能付きオペアンプ(入力回路)
11 入力差動対
12 電流源
13 能動負荷
14 出力段
111 MOSトランジスタ(第1のMOSトランジスタ)
112 MOSトランジスタ(第2のMOSトランジスタ)
121 MOSトランジスタ
131 MOSトランジスタ
132 MOSトランジスタ
141 MOSトランジスタ
142 抵抗
143 コンデンサ
144 MOSトランジスタ

Claims (2)

  1. ゲート端子が非反転入力端子となる第1のMOSトランジスタ及びゲート端子が反転入力端子となる第2のMOSトランジスタから成る入力差動対を有するCMOS型のオペアンプと、
    前記第1のMOSトランジスタに並列接続された1つ以上の第3のMOSトランジスタと
    を備えた入力回路。
  2. 前記第3のMOSトランジスタは単一であり、
    前記オペアンプは、出力端子が前記第2のMOSトランジスタのゲート端子に接続され、
    前記第1のMOSトランジスタのゲート端子及び前記第3のMOSトランジスタのゲート端子のうちの一方には基準電圧が入力され、他方には信号が入力される
    ことを特徴とする請求項1記載の入力回路。
JP2017249198A 2017-12-26 2017-12-26 入力回路 Pending JP2019115008A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017249198A JP2019115008A (ja) 2017-12-26 2017-12-26 入力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017249198A JP2019115008A (ja) 2017-12-26 2017-12-26 入力回路

Publications (1)

Publication Number Publication Date
JP2019115008A true JP2019115008A (ja) 2019-07-11

Family

ID=67222914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017249198A Pending JP2019115008A (ja) 2017-12-26 2017-12-26 入力回路

Country Status (1)

Country Link
JP (1) JP2019115008A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143183A (ja) * 1999-11-15 2001-05-25 Toyota Motor Corp 入力選択出力回路および温度特性補償回路
CN103267579A (zh) * 2013-04-27 2013-08-28 电子科技大学 一种红外焦平面读出电路的行控制电路的检测电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143183A (ja) * 1999-11-15 2001-05-25 Toyota Motor Corp 入力選択出力回路および温度特性補償回路
CN103267579A (zh) * 2013-04-27 2013-08-28 电子科技大学 一种红外焦平面读出电路的行控制电路的检测电路

Similar Documents

Publication Publication Date Title
TWI716500B (zh) 放大電路以及電壓調整器
JP5798635B2 (ja) カレントミラーおよび高コンプライアンス単段増幅器
US9350304B2 (en) Quiescent current equalization method, output stage circuit, class AB amplifier and electronic device
JP6993569B2 (ja) レギュレータ回路および半導体装置並びに電源装置
US6924702B2 (en) Low supply voltage and self-biased high speed receiver
JP5544105B2 (ja) レギュレータ回路
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
JP5504229B2 (ja) トランスインピーダンスアンプおよび受光回路
US9755588B2 (en) Signal output circuit
JP2019115008A (ja) 入力回路
US9543905B2 (en) Amplifier circuit
JP2019115009A (ja) 入力回路
JP2009267558A (ja) 増幅回路
JP4658868B2 (ja) 増幅回路
JP2013012870A (ja) 差動増幅回路及びコンパレータ
JP4020220B2 (ja) プッシュプル増幅回路
KR100669074B1 (ko) 클램핑 회로를 이용한 차동증폭기
JP5841555B2 (ja) 受光回路
TW201836264A (zh) 差動放大電路
JP5692705B2 (ja) コンパレータ回路
US6442053B1 (en) MOSFET rectifier circuit with operational amplifier feedback
JP5235359B2 (ja) オペアンプ
JP6571518B2 (ja) 差動増幅回路
JP2005136473A (ja) 演算増幅回路
EP1313211A1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211116