JP5504229B2 - トランスインピーダンスアンプおよび受光回路 - Google Patents

Description

本発明の実施形態は、トランスインピーダンスアンプおよび受光回路に関する。

受光回路は、広い周波数帯域を保ちつつ、低消費電力であることが要求される。受光回路をＭＯＳ（Metal Oxide Semiconductor)集積回路とすると、このような要求を満たすことが可能である。

受光回路は、フォトダイオードによる光電流をトランスインピーダンスアンプを用いて増幅することが多い。すなわち、受光素子はフォトダイオードやフォトトランジスタなどとし、増幅部はその光電流を増幅可能なトランスインピーダンスアンプとする。

トランスインピーダンスアンプには、バイポーラトランジスタやＭＯＳトランジスタなどを用いることができる。もし、ＭＯＳトランジスタを用いると、低電圧、かつ低電流動作とすることが容易となる。

しかしながら、電子機器の電源電圧を、例えば３Ｖ以下のような低電圧とする場合、出力段のＭＯＳトランジスタがドレイン接地であると、その出力電圧範囲が狭くなる問題がある。

特開２００９−８８５８０号公報

出力電圧範囲を広げることが容易なトランスインピーダンスアンプおよび受光回路を提供する。

実施形態のトランスインピーダンスアンプは、第１のＭＯＳトランジスタと、カレントミラー回路と、第２のＭＯＳトランジスタと、負荷と、第１帰還抵抗と、第２帰還抵抗と、を有する。前記第１のＭＯＳトランジスタは、フォトダイオードが接続されるゲート端子を有する。前記カレントミラー回路には、前記第１のＭＯＳトランジスタからの出力電流が入力される。前記第２のＭＯＳトランジスタは、前記カレントミラー回路の出力端子の電圧が入力されるゲート端子を有し、ソース接地とされ、前記第１のＭＯＳトランジスタの極性と同じ極性を有する。前記負荷は、前記カレントミラー回路の前記出力端子に接続される。第１帰還抵抗は、前記第１のＭＯＳトランジスタの前記ゲート端子と、前記第２のＭＯＳトランジスタのドレイン端子と、の間に接続される。前記第２帰還抵抗は、前記第２のＭＯＳトランジスタにおいて、前記ドレイン端子と、前記ゲート端子と、の間に設けられる。前記第２のＭＯＳトランジスタは、前記ゲート端子電圧に対応した電圧を前記ドレイン端子から出力することを特徴とする。

図１（ａ）は第１の実施形態にかかるトランスインピーダンスアンプの回路図、図１（ｂ）は第１電流源回路、図１（ｃ）は第２電流源回路、図１（ｄ）は出力電圧範囲を表すグラフ図、である。 第１の実施形態の受光回路の光電流に対する出力電圧依存性を示すグラフ図である。 図３（ａ）は比較例にかかるトランスインピーダンスアンプの回路図、図３（ｂ）は第１電流源回路、図３（ｃ）は第２電流源回路、図２（ｄ）は出力電圧範囲を表すグラフ図、である。 比較例の受光回路の光電流に対する出力電圧依存性を示すグラフ図である。 第２の実施形態にかかるトランスインピーダンスアンプの回路図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１（ａ）は第１の実施形態にかかるトランスインピーダンスアンプの回路図、図１（ｂ）は第１電流源回路、図１（ｃ）は第２電流源回路、図１（ｄ）は出力電圧範囲を表すグラフ図、である。
トランスインピーダンスアンプ５は、第１のＭＯＳトランジスタＭ１、カレントミラー回路２０、負荷２２、第２のＭＯＳトランジスタＭ４、負荷３２、および第１帰還抵抗４０、を有する。

トランスインピーダンスアンプ５の入力端子１５は、第１のＭＯＳトランジスタＭ１のゲート端子と接続されている。入力端子１５は、外部に設けられたフォトダイオード１０と接続される。

フォトダイオード１０とトランスインピーダンスアンプ５とが接続された回路は、受光回路３として機能する。受光回路３は、シリコンなどからなる基板の上に設けられたシリコン集積回路とすることができる。

第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ４は、ソース接地とされる。第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ４は、同じ極性を有する。また、本図において、いずれもＮチャンネルＭＯＳトランジスタであるものとする。なお、いずれもＰチャンネルＭＯＳトランジスタであってもよい。また、第１および第２のＭＯＳトランジスタＭ１、Ｍ４は、例えば、エンハンスメント型とすることができる。

カレントミラー回路２０を構成するＭＯＳトランジスタは、第１および第２のＭＯＳトランジスタＭ１、Ｍ４の極性とは反対の極性とする。本図では、ＰチャンネルＭＯＳトランジスタＭ２、Ｍ３とする。ＭＯＳトランジスタＭ２、Ｍ３には、電源電圧端子５０を介して、電源から電圧ＶＤＤが供給される。また、出力電圧端子５２と入力端子１５との間には第１帰還抵抗４０が設けられている。

カレントミラー回路２０の出力端子２１は、負荷２２と、第２のＭＯＳトランジスタＭ４のゲート端子とに接続されている。負荷２２は、第２電流源回路２２ａまたは抵抗２２ｂなどとすることができる。なお、カレントミラー回路２０を構成するＭＯＳトランジスタＭ３のサイズ（例えばゲート幅）とＭＯＳトランジスタＭ２のサイズと異なるようにすると、電流Ｉ２と電流Ｉ１との比率を変えることができる。

負荷３２は、第１電流源回路３２ａまたは抵抗３２ｂなどとすることができる。第１電流源回路３２ａは、ＰチャンネルＭＯＳトランジスタ（Ｍ６）を含むものとする。また、負荷２２は、第２電流源回路２２ａまたは抵抗２２ｂなどとすることができる。第２電流源回路２２ａは、ＮチャンネルＭＯＳトランジスタ（Ｍ５）を含むものとする。トランスインピーダンスアンプ５にプラスの電源電圧ＶＤＤが加えられると、カレントミラー回路２０に流れる電流Ｉ１、Ｉ２、第２のＭＯＳトランジスタＭ４に流れる電流、第１電流源回路３２ａに流れる電流、および第２電流源回路２２ａに流れる電流、が釣り合った状態で受光回路３は定常状態となる。この定常状態で、ＶＩＮ（入力端子の電圧）＝ＶＯ（出力電圧端子の電圧）＝Ｖｔｈ（Ｍ１）＋Δｏｖ（Ｍ１）となる。

この状態から、フォトダイオード１０に光が照射されると、発生したキャリアにより光電流Ｉｐが流れる。光電流Ｉｐは、第１帰還抵抗４０を流れる。この結果、ＩｐとＲｆ１の積に相当する電圧分だけ出力電圧ＶＯが増大する。

以上のように、第１の実施形態において、第１のＭＯＳトランジスタＭ１は入力段アンプ、第２のＭＯＳトランジスタトランジスタＭ４は出力段アンプとして動作する。

図２は、第１の実施形態の受光回路の光電流に対する出力電圧依存性を示すグラフ図である。
縦軸は出力電圧端子５２の出力電圧ＶＯ（Ｖ）、横軸はフォトダイオード１０の光電流Ｉｐ（Ａ）、である。入射光の強度に対応して光電流Ｉｐが増加し、出力電圧ＶＯは、Ｖ１（＝Ｖｔｈ（Ｍ１）＋Δｏｖ（Ｍ１））から、光電流Ｉｐに対して略直線的に増加し始める。このとき、抵抗値Ｒｆ１は、グラフ図における傾きとして表すことができる。

ＶＤｓａｔは、ＭＯＳトランジスタの飽和ドレイン電圧（Ｖ）である。すなわち、ＭＯＳトランジスタ動作の直線領域から飽和領域への移行点（ｄＩＤ／ｄＶＤがゼロ）におけるドレイン電圧（Ｖ）であり、Ｎチャンネルエンハンスメント型の場合、式（１）で表される。

ＶＤｓａｔ＝ＶＧ−Ｖｔｈ 式（１）

また、Δｏｖはオーバードライブ電圧（Ｖ）であり、ゲート端子には（Ｖｔｈ＋Δｏｖ）が加えられるものとする。

光電流Ｉｐが増大するに伴い出力電圧ＶＯが増大し、ついには最大値Ｖ２に達する。第１電流源回路３２ａがＭＯＳトランジスタＭ６の場合、最大値Ｖ２（Ｖ）は、電源電圧端子５０の電源電圧ＶＤＤより僅かに低く、式（２）となる。

Ｖ２＝ＶＤＤ−ＶＤｓａｔ（Ｍ６） 式（２）

また、出力電圧ＶＯの最小値Ｖ１（ｖ）は、式（３）となる。

Ｖ１＝Ｖｔｈ（Ｍ１）＋Δｏｖ（Ｍ１） 式（３）

抵抗値Ｒｆ１を表す直線部とＶＯ＝ＶＤｓａｔ（Ｍ６）との交点をＯ１（＠Ｉｐ＝Ｉｐ１）とすると、Ｒｆ１は、式（４）で表される。

Ｒｆ1＝（Ｖ２−Ｖ１）／Ｉｐ１ 式（４）

光電流Ｉｐの変動範囲の最大値をＩｐ１とすると、式（４）を用いて抵抗値Ｒｆ１の目標値を決定できる。すなわち、光電流Ｉｐの最大値Ｉｐ１が大きい場合、Ｒｆ１を大きくすると、光電流Ｉｐに対して出力電圧ＶＯが低い光電流値で飽和して、直線的に広い出力範囲を得ることが困難となる。逆に、光電流Ｉｐの最大値Ｉｐ１が小さい場合、抵抗値Ｒｆ１を小さくすると、光電流Ｉｐに対して出力電圧ＶＯが飽和せず、出力電圧ＶＯはＶＤｓａｔ（Ｍ６）まで上昇しない。これに対して、抵抗値Ｒｆ１を式（４）の近傍の値とすると、広い出力電圧範囲とすることができる。

ＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６）は、シリコンからなり、エンハンスメント型であるものとする。この場合、例えば、Ｖｔｈ＝０．８Ｖ、Δｏｖ＝０．２Ｖ、ＶＤｓａｔ＝０．２Ｖなどとなる。例えばＶＤＤ＝３Ｖとすると、Ｖ１＝１．０Ｖ、Ｖ２＝２．８Ｖとなり、出力電圧範囲（Ｖ２−Ｖ１）は、１．８Ｖと広くできる。

なお、図１（ａ）、（ｂ）、（ｃ）、（ｄ）において、フォトダイオード１０、およびＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６）の導電形をすべて反対導電形としてもよい。

ＭＯＳトランジスタをバイポーラトランジスタとすると、例えばソース接地回路をエミッタ接地回路と置き換えればよい。しかしながらＭＯＳトランジスタとするほうが、低電圧および低電流動作において、より広い出力電圧範囲を得ることが容易となる。

また、ＭＯＳトランジスタの場合、ゲート長を短くすることにより増幅可能な上限周波数を、例えば１００ＭＨｚ以上とすることは容易である。

図３（ａ）は比較例にかかるトランスインピーダンスアンプの回路図、図３（ｂ）は第１電流源回路、図３（ｃ）は第２電流源回路、図３（ｄ）は出力電圧範囲を表すグラフ図、である。
トランスインピーダンスアンプ１０５は、第１のＭＯＳトランジスタＭ１１、第１電流源回路１２２、第２のＭＯＳトランジスタ１３０、第２電流源回路１３２、および帰還抵抗１４０、を有する。

第１のＭＯＳトランジスタＭ１１は、ソース接地されたＮチャンネル型とする。第１のＭＯＳトランジスタＭ１１のゲート端子はフォトダイオード１１０へ接続される。可視光などの入射光が照射され生じたキャリアは、逆バイアスされたフォトダイオード１１０を通り光電流Ｉｐとなる。

図３（ａ）のように、ＭＯＳトランジスタＭ１４をドレイン接地（コモンドレイン）型とすると、さらに第２のＭＯＳトランジスタＭ１４が動作するためのドレイン・ソース間電圧が必要となる。このため、出力電圧端子１５２の出力電圧ＶＯが取り得る電圧範囲が減少する。

図４は、比較例において、光電流Ｉｐに対する出力電圧ＶＯの依存性を示すグラフ図である。
比較例において抵抗値Ｒｆ１１は、グラフ図における傾きとして表すことができる。また、出力電圧ＶＯの最大値Ｖ１２は、式（５）で表される。

Ｖ１２＝ＶＤＤ−［Ｖｔｈ（Ｍ１４）＋Δｏｖ（Ｍ１４）］−ＶＤｓａｔ（Ｍ１５） 式（５）

さらに、出力電圧ＶＯの最小値Ｖ１１（ｖ）は、式（６）で表される。

Ｖ１１＝Ｖｔｈ（Ｍ１１）＋Δｏｖ（Ｍ１１） 式（６）

抵抗値Ｒｆ１１を表す直線部とＶ１２との交点をＯ１１（Ｉｐ＝Ｉｐ１１）とすると、Ｒｆ１１は、式（７）で表される。

Ｒｆ１１＝（Ｖ１２−Ｖ１１）／Ｉｐ１１ 式（７）

なお、第１電流源回路１２２は、ゲート電圧ＶＧ３が適正に制御されたＰチャンネルＭＯＳトランジスタの値とすることができる。また、第２電流源回路１３２は、ゲート電圧ＶＧ４が適正に制御されたＮチャンネルＭＯＳトランジスタとすることができる。

ＭＯＳトランジスタ（Ｍ１１、Ｍ１４、Ｍ１５、Ｍ１６）は、シリコンからなり、エンハンスメント型であるものとする。この場合、例えば、Ｖｔｈ＝０．８Ｖ、Δｏｖ＝０．２Ｖ、ＶＤｓａｔ＝０．２Ｖとする。ＶＤＤ＝３Ｖとすると、Ｖ１１＝１．０Ｖ、Ｖ１２＝１．８Ｖとなり、出力電圧範囲（Ｖ１２−Ｖ１１）は、０．８Ｖとなり、第１の実施形態よりも狭くなる。

図３（ａ）では、ＭＯＳトランジスタＭ１４のバックゲートをソース電位に接続しているが、素子の構造上、バックゲートを接地電位にしか接続できない場合、Ｖｔｈ（Ｍ１４）が増大するので、出力電圧範囲はさらに狭くなる。

図５は、第２の実施形態にかかるトランスインピーダンスアンプの回路図である。
本実施形態では、カレントミラー回路２０の負荷は、ＭＯＳトランジスタＭ５を用いた電流源回路として表されている。また、第２のＭＯＳトランジスタＭ４のドレイン端子と電源電圧端子５０と、の間には、ＭＯＳトランジスタＭ６を用いた電流源回路が設けられている。また、第２の実施形態では、第２のＭＯＳトランジスタＭ４のゲート端子と、ドレイン端子と、の間に第２帰還抵抗４２が設けられる。第２帰還抵抗４２により、トランスインピーダンスアンプ５の帯域を広げることができる。

第１および第２の実施形態にかかるトランスインピーダンスアンプ５およびこれを用いた受光回路３は、光センサ、光カプラ（光結合器）、光ピックアップ、光リンクモジュールなどに広く用いることができる。この結果、これらの装置において、電源電圧を３Ｖ以下とし、消費電力を低減することが容易である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

３ 受光回路、５ トランスインピーダンスアンプ、１０ フォトダイオード、１５ 入力端子、２０ カレントミラー回路、２１ カレントミラー回路の出力端子、２２ 負荷、２２ａ 第２電流源回路、２２ｂ 抵抗、３３負荷、３２ａ 第１電流源回路、３２ｂ 抵抗、４０ 第１帰還抵抗、４２ 第２帰還抵抗、５０ 電源電圧端子、５２ 出力電圧端子、Ｍ１ 第１ＭＯＳトランジスタ、Ｍ４ 第２ＭＯＳトランジスタ、Ｍ２、Ｍ３、Ｍ５、Ｍ６ ＭＯＳトランジスタ、Ｖｔｈ しきい値電圧、ＶＤｓａｔ ドレイン飽和電圧、ＶＯ 出力電圧

Claims (6)

1. フォトダイオードが接続されるゲート端子を有し、ソース接地とされた第１のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタからの出力電流が入力されるカレントミラー回路と、
   前記カレントミラー回路の出力端子の電圧が入力されるゲート端子を有し、ソース接地とされ、前記第１のＭＯＳトランジスタの極性と同じ極性を有する第２のＭＯＳトランジスタと、
   前記カレントミラー回路の前記出力端子に接続された負荷と、
   前記第１のＭＯＳトランジスタの前記ゲート端子と、前記第２のＭＯＳトランジスタのドレイン端子と、の間に接続された第１帰還抵抗と、
   前記第２のＭＯＳトランジスタにおいて、前記ドレイン端子と、前記ゲート端子と、の間に設けられた第２帰還抵抗と、
   を備え、
   前記第２のＭＯＳトランジスタは、前記出力端子の前記電圧に対応した電圧を前記ドレイン端子から出力することを特徴とするトランスインピーダンスアンプ。
2. 電源電圧端子と、
   前記電源電圧端子と、前記第２のＭＯＳトランジスタの前記ドレイン端子と、の間に設けられた第１電流源回路と、
   をさらに備えたことを特徴とする請求項１記載のトランスインピーダンスアンプ。
3. 前記第１電流源回路は、前記第１のＭＯＳトランジスタの極性とは反対の極性を有する第３のＭＯＳトランジスタを有し、
   前記第３のＭＯＳトランジスタのソース端子は、前記電源電圧端子の側に接続され、
   前記第２のＭＯＳトランジスタの前記ドレイン端子から出力される前記電圧の最大値は、電源電圧から前記第３のＭＯＳトランジスタの飽和ドレイン電圧を差し引いた値であることを特徴とする請求項２記載のトランスインピーダンスアンプ。
4. 入射光の強度に対応した光電流を出力するフォトダイオードが接続されるゲート端子を有し、ソース接地とされた第１のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタの極性とは反対の極性を有し、前記第１のＭＯＳトランジスタからの出力電流が入力されるカレントミラー回路と、
   前記カレントミラー回路の出力端子の電圧が入力されるゲート端子を有し、ソース接地とされ、前記第１のＭＯＳトランジスタの極性と同じ極性を有する第２のＭＯＳトランジスタと、
   前記カレントミラー回路の前記出力端子に接続された負荷と、
   前記第１のＭＯＳトランジスタの前記ゲート端子と、前記第２のＭＯＳトランジスタのドレイン端子と、の間に接続された第１帰還抵抗と、
   電源電圧端子と、
   前記電源電圧端子と前記第２のＭＯＳトランジスタの前記ドレイン端子との間に設けられ、前記第１のＭＯＳトランジスタの極性とは反対の極性を有する第３のＭＯＳトランジスタを有する第１電流源回路と、
   を備え、
   前記第３のＭＯＳトランジスタのソース端子は、前記電源電圧端子の側に接続され、
   前記第２のＭＯＳトランジスタの前記ドレイン端子から出力される前記電圧の最小値は前記第１のＭＯＳトランジスタのしきい値電圧とオーバードライブ電圧との和であり、
   前記第２のＭＯＳトランジスタは、電源電圧から前記第３のＭＯＳトランジスタの飽和ドレイン電圧を差し引いた値よりも低く、かつ前記光電流と前記第１帰還抵抗との積に相当する電圧と前記最小値との和となる電圧を前記ドレイン端子から出力することを特徴とするトランスインピーダンスアンプ。
5. 前記第２のＭＯＳトランジスタにおいて、前記ドレイン端子と、前記ゲート端子と、の間に設けられた第２帰還抵抗をさらに備えたことを特徴とする請求項４記載のトランスインピーダンスアンプ。
6. 請求項１〜５のいずれか１つに記載のトランスインピーダンスアンプを含むことを特徴とする受光回路。

Images