JP5752623B2

JP5752623B2 - 受光回路

Info

Publication number: JP5752623B2
Application number: JP2012050189A
Authority: JP
Inventors: 杉　崎　雅　之; 崎雅之杉; 倉成之佐
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-03-07
Filing date: 2012-03-07
Publication date: 2015-07-22
Anticipated expiration: 2032-03-07
Also published as: US8847140B2; JP2013187675A; US20130234007A1

Description

受光回路に関する。

従来、フォトダイオードと、CMOS回路からなる電流コンパレータとを有する受光回路がある。この従来の受光回路は、光入力パワーの大きさが変化すると、電流コンパレータの出力が切り替わるまでの時間が変化する。これにより、出力信号のパルス幅の歪み（PWD：pulse width distortion）が発生する。

特開２００７−５９０１号公報

出力信号の歪みを低減することが可能な受光回路を提供する。

実施形態に従った受光回路は、一端が第１の電位線に接続され、他端が第１の内部端子に接続され、光信号を電気信号に光電変換するフォトダイオードを備える。受光回路は、前記第１の内部端子と第２の内部端子の間に接続された帰還抵抗と、ゲートが前記第１の内部端子に接続され、ドレインが前記第２の内部端子に接続された第１導電型の第１のＭＯＳトランジスタと、前記第２の内部端子と第２の電位線との間に接続され、第１の定電流を出力する第１の定電流源と、を有するトランスインピーダンスアンプを備える。受光回路は、ドレインが出力端子に接続され、ソースが前記第１の電位線に接続され、ゲートが前記第２の内部端子に接続された第１導電型の第２のＭＯＳトランジスタと、前記出力端子と前記第２の電位線との間に第２の定電流を出力する第２の定電流源と、を有する電流コンパレータを備える。受光回路は、前記第２の電位線と第１の接続点との間に流れる電流をカレントミラーしたミラー電流を、前記第２の電位線と前記出力端子に接続された第２の接続点との間に流すカレントミラー回路を備える。受光回路は、一端が前記第２の電位線に接続され、前記第１の接続点に他端が接続され、第３の定電流を出力する第３の定電流源と、ドレインが前記第１の接続点に接続され、ソースが前記第１の電位線に接続され、ゲートが前記第２の内部端子に接続された、第１導電型の第３のＭＯＳトランジスタと、を有する自動閾値調整回路を備える。

図１は、第１の実施形態に係る受光回路１００の構成の一例を示す回路図である。図２は、入力電流ｉｐに対する各電流の変化の一例を示す特性図である。図３は、図１に示す電流コンパレータ１０２に流れる電流ｉａの波形と、電流コンパレータ１０２の閾値となる第２の定電流ｉ２とミラー電流ｉｃとの和の波形の一例を示す波形図である。図４は、入力電流ｉｐが大入力および小入力の場合における、図１に示す電流コンパレータ１０２の出力信号の波形の一例を示す波形図である。図５は、図１に示す電流コンパレータ１０２の出力信号のパルス幅歪みと入力電流ｉｐとの関係の一例を示す特性図である。図６は、第２の実施形態に係る受光回路２００の構成の一例を示す回路図である。図７は、第３の実施形態に係る受光回路３００の構成の一例を示す回路図である。

以下、実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係る受光回路１００の構成の一例を示す回路図である。

図１に示すように、受光回路１００は、フォトダイオードＰＤと、トランスインピーダンスアンプ１０１と、電流コンパレータ１０２と、自動閾値調整（ATC：automatic threshold control）回路１０３と、第２導電型の基準ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ０と、基準定電流源ＩＳ０と、を備える。

フォトダイオードＰＤは、一端（アノード）が第１の電位線Ｌ１に接続され、他端（カソード）が第１の内部端子Ｔ１に接続されている。なお、第１の電位線Ｌ１は、接地電圧Ｖｓｓが印加されている。

このフォトダイオードＰＤは、光信号を電気信号に光電変換するようになっている。すなわち、フォトダイオードＰＤは、光信号のパワーに応じた大きさの入力電流ｉｐを流す。例えば、フォトダイオードＰＤは、光信号のパワーが大きくなると、入力電流ｉｐを増加させ、一方、光信号のパワーが小さくなると、入力電流ｉｐを減少させる。

また、図１に示すように、トランスインピーダンスアンプ１０１は、帰還抵抗Ｒｆと、第１導電型の第１のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ１と、第１の定電流源ＩＳ１と、を有する。

帰還抵抗Ｒｆは、第１の内部端子Ｔ１と第２の内部端子Ｔ２の間に接続されている。

第１のＭＯＳトランジスタＭ１は、ゲートが第１の内部端子Ｔ１に接続され、ドレインが第２の内部端子Ｔ２に接続されている。

第１の定電流源ＩＳ１は、第２の内部端子Ｔ２と第２の電位線Ｌ２との間に接続され、第１の定電流ｉ１を出力するようになっている。なお、第２の電位線Ｌ２は、電源電圧Ｖｄｄが印加されている。

この第１の定電流源ＩＳ１は、例えば、第２導電型の第６のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ６である。この第６のＭＯＳトランジスタＭ６は、ソースが第２の電位線Ｌ２に接続され、ドレインが第２の内部端子Ｔ２に接続され、第１の定電流ｉ１が流れるようにゲートに電圧Ｖ０が印加されている。

また、図１に示すように、電流コンパレータ１０２は、第１導電型の第２のＭＯＳトランジスタＭ２と、第２の定電流源ＩＳ２と、を有する。

第１導電型の第２のＭＯＳトランジスタＭ２は、ドレインが出力端子Ｔｏｕｔに接続され、ソースが第１の電位線Ｌ１に接続され、ゲートが第２の内部端子Ｔ２に接続されている。なお、この第２のＭＯＳトランジスタＭ２のサイズＳ２は、第１のＭＯＳトランジスタＭ１のサイズＳ１よりも、小さい。

第２の定電流源ＩＳ２は、出力端子Ｔｏｕｔと第２の電位線Ｌ２との間に接続され、第１の定電流ｉ１と同じ第２の定電流ｉ２を出力するようになっている。

この第２の定電流源ＩＳ２は、例えば、第２導電型の第７のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ７である。この第７のＭＯＳトランジスタＭ７は、ソースが第２の電位線Ｌ２に接続され、ドレインが出力端子Ｔｏｕｔに接続され、ゲートが第６のＭＯＳトランジスタＭ６のゲートに接続されている。

この第７のＭＯＳトランジスタＭ７に第２の定電流ｉ２が流れる。

このような構成を有する電流コンパレータ１０２は、フォトダイオードＰＤが光信号を光電変換した出力電流ｉｐに応じた電流ｉａが閾値（第２の定電流源ｉ２＋ミラー電流ｉｃ）以上のとき“Ｌｏｗ”レベルの信号を出力端子Ｔｏｕｔから出力する。一方、電流コンパレータ１０２は、電流ｉａが閾値未満のとき“Ｈｉｇｈ”レベルの信号を出力端子Ｔｏｕｔから出力する。

また、図１に示すように、自動閾値調整回路１０３は、カレントミラー回路ＭＣと、第３の定電流源ＩＳ３と、第１導電型の第３のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ３と、を有する。

第３の定電流源ＩＳ３は、一端が第２の電位線Ｌ２に接続され、第１の接続点Ｔａに他端が接続され、第３の定電流ｉ３を出力しようとする。

この第３の定電流源ＩＳ３は、ソースが第２の電位線Ｌ２に接続され、ドレインが第１の接続点Ｔａに接続され、ゲートが第６のＭＯＳトランジスタＭ６のゲートに接続された第２導電型の第８のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ８である。

第３のＭＯＳトランジスタＭ３は、ドレインが第１の接続点Ｔａに接続され、ソースが第１の電位線Ｌ１に接続され、ゲートが第２の内部端子Ｔ２（第２のＭＯＳトランジスタＭ２のゲート）に接続されている。

なお、この第３のＭＯＳトランジスタＭ３のサイズＳ３は、第２のＭＯＳトランジスタＭ２のサイズＳ２と同じである。すなわち、第３のＭＯＳトランジスタＭ３に流れる電流ｉｂは、第２のＭＯＳトランジスタＭ２に流れる電流ｉａと等しい。

また、カレントミラー回路ＭＣは、第２の電位線Ｌ２と第１の接続点Ｔａとの間に流れる電流をカレントミラーしたミラー電流ｉｃを、第２の電位線Ｌ２と出力端子Ｔｏｕｔに接続された第２の接続点Ｔｂとの間に流すようになっている。

このカレントミラー回路ＭＣは、例えば、第２導電型の第４のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ４と、第２導電型の第５のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ５と、を有する。

第４のＭＯＳトランジスタＭ４は、ソースが第２の電位線Ｌ２に接続され、ドレインが第１の接続点Ｔａに接続され、ダイオード接続されている。

第５のＭＯＳトランジスタＭ５は、ソースが第２の電位線Ｌ２に接続され、ドレインが第２の接続点Ｔｂに接続され、ゲートが第４のＭＯＳトランジスタＭ４のゲートに接続されている。

上述のように、第４のＭＯＳトランジスタＭ４は、ダイオード接続されている。このため、第４のＭＯＳトランジスタＭ４は、電流ｉｂが第３の定電流ｉ３よりも大きい場合、電流が流れ、一方、電流ｉｂが第３の定電流ｉ３よりも小さい場合、電流が流れない。

ここで、既述のように、第３のＭＯＳトランジスタＭ３はM2と同一のサイズ（ゲート長およびチャネル幅）で設計され、電流ｉａと同一の大きさの電流ｉｂを流そうとする。そして、第３のＭＯＳトランジスタＭ３のドレインには、第３の定電流源ＩＳ３が接続されている。したがって、電流ｉｂが第３の定電流ｉ３を上回ったときに、その差分の電流（ｉｂ-ｉ３）をカレントミラーした電流ｉｃが第２の接続点Ｔｂに流れる。

また、図１に示すように、基準ＭＯＳトランジスタＭ０は、ソースが第２の電位線Ｌ２に接続され、ゲートが第６のＭＯＳトランジスタＭ６のゲートに接続され、ダイオード接続されている。すなわち、基準ＭＯＳトランジスタＭ０、および、第６ないし第８のＭＯＳトランジスタＭ６〜Ｍ８は、所謂、カレントミラー回路を構成する。

そして、基準定電流源ＩＳ０は、一端が基準ＭＯＳトランジスタＭ０のドレインに接続され、他端が第１の電位線Ｌ１に接続され、定電流Ｉ０を出力するようになっている。

したがって、第１ないし第３の定電流ｉ１〜ｉ３は、基準ＭＯＳトランジスタＭ０に流れる定電流Ｉ０をカレントミラーした電流を流そうとする。

以上のような構成を有する受光回路１００は、フォトダイオードＰＤが光信号を光電変換した出力電流ｉｐに応じた電流ｉａが閾値（第２の定電流源ｉ２＋ミラー電流ｉｃ）以上のとき“Ｌｏｗ”レベルの信号を出力端子Ｔｏｕｔから出力する。一方、受光回路１００は、電流ｉａが閾値未満のとき“Ｈｉｇｈ”レベルの信号を出力端子Ｔｏｕｔから出力する。

次に、以上のような構成を有する受光回路１００の動作特性について説明する。ここで、図２は、入力電流ｉｐに対する各電流の変化の一例を示す特性図である。また、図３は、図１に示す電流コンパレータ１０２に流れる電流ｉａの波形と、電流コンパレータ１０２の閾値となる第２の定電流ｉ２とミラー電流ｉｃとの和の波形の一例を示す波形図である。また、図４は、入力電流ｉｐが大入力および小入力の場合における、図１に示す電流コンパレータ１０２の出力信号の波形の一例を示す波形図である。また、図５は、図１に示す電流コンパレータ１０２の出力信号のパルス幅歪みと入力電流ｉｐとの関係の一例を示す特性図である。

図２に示すように、電流コンパレータ１０２の第２のＭＯＳトランジスタＭ２に流れる電流ｉａは、出力電流ｉｐの増加に伴って増加する。入力電流ip小の時（光入力小の時）iaはしきい値i2より小さくなっており、ip増加の途中でしきい値i2を越えなければならない。先にＭ０、Ｍ６〜Ｍ８がカレントミラーを構成し、ここではＭ６とＭ７はサイズが同一（i1=i2）の場合で説明するが、iaがしきい値をまたぐためにはカレントミラーの電流誤差を見た上でi1<ia(ip小)となるように、Ｍ１とＭ２のサイズを決めなくてはならない。図２ではi1=i2で理想的な場合を示している。サイズ比をx(=S2/S1)とすると、経験的には0.5〜0.8の値を取ることになる。Ｍ６とＭ７のサイズが違う場合（i1≠i2）も上の式il<ia（ip小）が成り立てばよい。

ここで、第３の定電流源ＩＳ３の定電流ｉ３は、（２-ｘ）・ｉ１で表される。なお、ｘ＝Ｓ２/Ｓ１＝Ｓ３/Ｓ１である。
したがって、電流ｉｃは、出力電流ｉｐが増加しても、電流ｉｂ（=電流ｉａ）が第３の定電流ｉ３と等しくなるまでは流れない。そして、電流ｉｃは、電流ｉｂ（=電流ｉａ）が第３の定電流ｉ３より大きくなると、電流ｉａと同じ割合で増加する。

これにより、第２の定電流ｉ２と電流ｉｃの和（閾値）は、図２に示すように変化を示すことになる。そして、電流コンパレータ１０２は、電流ｉａが、この閾値（ｉ２＋ｉｃ）よりも大きい場合には、“Ｌｏｗ”レベルの出力信号を出力端子Ｔｏｕｔに出力し、一方、閾値（ｉ２＋ｉｃ）よりも小さい場合には、“Ｈｉｈｇ”レベルの出力信号を出力端子Ｔｏｕｔに出力する。

また、図３に示すように、出力電流ｉｐの大、小に拘わらず、電流コンパレータ１０２に流れる電流（ｉ２＋ｉｃ）と電流ｉａとの差は変わらない。このため、電流（ｉ２＋ｉｃ）は、無信号時の閾値と同等の値となる。

これにより、図４に示すように、光信号が入力された場合における出力信号の切り替わり時間は、光信号の入力が途絶えた場合の切り替り時間と同等となる。

したがって、図５に示すように、光信号のパワーの大小にかかわらず、低ＰＷＤ特性を実現することができる。

以上のように、本実施形態に係る受光回路によれば、出力信号の歪みを低減することができる。

第２の実施形態

この第２の実施形態では、既述の第１の実施形態と比較して、電流コンパレータの動作をより安定させるための構成の一例について説明する。

図６は、第２の実施形態に係る受光回路２００の構成の一例を示す回路図である。なお、図６において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図６に示すように、この受光回路２００は、フォトダイオードＰＤと、トランスインピーダンスアンプ１０１と、電流コンパレータ１０２と、自動閾値調整回路１０３ａと、第２導電型の基準ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ０と、基準定電流源ＩＳ０と、を備える。

ここで、自動閾値調整回路１０３ａは、第１の実施形態の自動閾値調整回路１０３と比較して、遅延回路ＤＣをさらに有する。この遅延回路ＤＣは、カレントミラー回路ＭＣが第１の接続点Ｔａに出力する電流を遅延させるようになっている。遅延回路ＤＣは、例えば、第１の接続点Ｔａと第１の電位線Ｌ１との間に接続されたコンデンサＣである。

この遅延回路ＤＣにより、カレントミラー回路ＭＣが第１の接続点Ｔａに出力する電流が遅延するため、結果として、カレントミラー回路ＭＣが第２の接続点Ｔｂに出力するミラー電流ｉｃも遅延することになる。

これにより、自動閾値調整回路１０３ａは、光入力がオフした時において、電流ｉａが減少した時に、電流ｉｃを短時間保持することができるようになる。すなわち、電流コンパレータ１０２は、より安定したコンパレータ動作が可能となる。

受光回路２００のその他の構成・機能は、第１の実施形態の受光回路１００と同様である。

すなわち、本実施形態に係る受光回路によれば、電流コンパレータの動作をより安定させつつ、出力信号の歪みを低減することができる。

第３の実施形態

この第３の実施形態では、既述の第１の実施形態と比較して、より消費電流を低減することが可能な構成の一例について説明する
図７は、第３の実施形態に係る受光回路３００の構成の一例を示す回路図である。なお、図７において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図７に示すように、この受光回路３００は、フォトダイオードＰＤと、トランスインピーダンスアンプ１０１と、電流コンパレータ１０２ｂと、自動閾値調整回路１０３ｂと、第２導電型の基準ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ０と、基準定電流源ＩＳ０と、を備える。

電流コンパレータ１０２ｂは、第１の実施形態の電流コンパレータ１０２と比較して、第２のＭＯＳトランジスタＭ２のソースと第１の電位線Ｌ１との間に接続された第１の抵抗Ｒ１をさらに有する。

また、自動閾値調整回路１０３ｂは、第１の実施形態の自動閾値調整回路１０３と比較して、第３のＭＯＳトランジスタＭ３のソースと第１の電位線Ｌ１との間に接続された第２の抵抗Ｒ２をさらに有する。

ここで、ＭＯＳトランジスタは、ゲート−ソース間の入力電圧の増加分に対して、その２乗に比例して電流が増える。このため、既述の第１の実施形態に係る受光回路１００では、入力光が強くなると、おおむねその増加分の2乗に比例して消費電流が増加する。

しかし、本実施形態に係る受光回路３００のように、第２、第３のＭＯＳトランジスタＭ２、Ｍ３のソース−接地間に第１、第２の抵抗Ｒ１、Ｒ２を挿入することにより、第２、第３のＭＯＳトランジスタＭ２、Ｍ３に流れる電流は、リニアな特性に近づくこととなる。結果として、受光回路３００の消費電流増加が緩和される。

この受光回路３００のその他の構成・機能は、第１の実施形態の受光回路１と同様である。

すなわち、本実施形態に係る受光回路によれば、消費電流の増加を緩和しつつ、出力信号の歪みを低減することができる。

なお、既述の実施形態では、第１の電位線は、接地電圧が印加され、第２の電位線は、電源電圧が印加され、第１導電型のＭＯＳトランジスタがｎＭＯＳトランジスタであり、第２導電型のＭＯＳトランジスタがｐＭＯＳトランジスタであり、フォトダイオードは、アノードが第１の電位線に接続され、カソードが第１の内部端子に接続されている場合について説明した。

しかし、受光回路の極性を逆にしても同様の作用効果を奏することなできる。すなわち、第１の電位線は、電源電圧が印加され、第２の電位線は、接地電圧が印加され、第１導電型のＭＯＳトランジスタがｐＭＯＳトランジスタであり、第２導電型のＭＯＳトランジスタがｎＭＯＳトランジスタあり、フォトダイオードは、カソードが第１の電位線に接続され、アノードが第１の内部端子に接続されてもよい。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１００、２００、３００受光回路
１０１トランスインピーダンスアンプ
１０２電流コンパレータ
１０３自動閾値調整回路
Ｍ０基準ＭＯＳトランジスタ
ＩＳ０基準定電流源
ＰＤフォトダイオード

Claims

一端が第１の電位線に接続され、他端が第１の内部端子に接続され、光信号を電気信号に光電変換するフォトダイオードと、
前記第１の内部端子に一端が接続された帰還抵抗と、ゲートが前記第１の内部端子に接続され、ドレインが第２の内部端子に接続された第１導電型の第１のＭＯＳトランジスタと、前記第２の内部端子と第２の電位線との間に接続され、第１の定電流を出力する第１の定電流源と、を有するトランスインピーダンスアンプと、
ドレインが出力端子に接続され、ソースが前記第１の電位線に接続され、ゲートが前記第２の内部端子に接続された第１導電型の第２のＭＯＳトランジスタと、前記出力端子と前記第２の電位線との間に接続され、第２の定電流を出力する第２の定電流源と、を有する電流コンパレータと、
ソースが前記第２の電位線に接続され、ドレインが第１の接続点に接続され、ダイオード接続された第２導電型の第４のＭＯＳトランジスタと、ソースが前記第２の電位線に接続され、ドレインが前記第２のＭＯＳトランジスタのドレインに接続され、ゲートが前記第４のＭＯＳトランジスタのゲートに接続された第２導電型の第５のＭＯＳトランジスタと、を有するカレントミラー回路と、
一端が前記第２の電位線に接続され、前記第１の接続点に他端が接続され、第３の定電流を出力する第３の定電流源と、
ドレインが前記第１の接続点に接続され、ソースが前記第１の電位線に接続され、ゲートが前記第２の内部端子に接続された第１導電型の第３のＭＯＳトランジスタと、
を備えたことを特徴とする受光回路。
前記受光回路は、
前記フォトダイオードが光信号を光電変換した出力電流に応じた電流が、前記第２の定電流と、前記第２の電位線と前記第１の接続点との間に流れる電流をカレントミラーしたミラー電流との和で規定される閾値以上のとき、第１レベルの信号を前記出力端子から出力し、
一方、前記出力電流に応じた前記電流が、前記閾値未満のとき、第２レベルの信号を前記出力端子から出力することを特徴とする請求項１に記載の受光回路。
前記受光回路は、
前記カレントミラー回路が前記第１の接続点に出力する電流を遅延させる遅延回路をさらに有することを特徴とする請求項１または２に記載の受光回路。
前記遅延回路は、前記第１の接続点と前記第１の電位線との間に接続されたコンデンサであることを特徴とする請求項３に記載の受光回路。
前記受光回路は、
前記第２のＭＯＳトランジスタのソースと前記第１の電位線との間に接続された第１の抵抗と、
前記第３のＭＯＳトランジスタのソースと前記第１の電位線との間に接続された第２の抵抗と、
をさらに有することを特徴とする請求項１または２に記載の受光回路。
前記第１の定電流源は、ソースが前記第２の電位線に接続され、ドレインが前記第２の内部端子に接続され、前記第１の定電流が流れるようにゲートに電圧が印加された第２導電型の第６のＭＯＳトランジスタであり、
前記第２の定電流源は、ソースが前記第２の電位線に接続され、ドレインが前記出力端子に接続され、ゲートが前記第６のＭＯＳトランジスタのゲートに接続された第２導電型の第７のＭＯＳトランジスタであり、
前記第３の定電流源は、ソースが前記第２の電位線に接続され、ドレインが前記第１の接続点に接続され、ゲートが前記第６のＭＯＳトランジスタのゲートに接続された第２導電型の第８のＭＯＳトランジスタであることを特徴とする請求項１ないし５のいずれか一項に記載の受光回路。
ソースが前記第２の電位線に接続され、ゲートが前記第６のＭＯＳトランジスタのゲートに接続され、ダイオード接続された第２導電型の基準ＭＯＳトランジスタと、
一端が前記基準ＭＯＳトランジスタのドレインに接続され、他端が前記第１の電位線に接続され、定電流を出力する基準定電流源と、をさらに備えることを特徴とする請求項６に記載の受光回路。