JP6106045B2 - 受光回路 - Google Patents
受光回路 Download PDFInfo
- Publication number
- JP6106045B2 JP6106045B2 JP2013161876A JP2013161876A JP6106045B2 JP 6106045 B2 JP6106045 B2 JP 6106045B2 JP 2013161876 A JP2013161876 A JP 2013161876A JP 2013161876 A JP2013161876 A JP 2013161876A JP 6106045 B2 JP6106045 B2 JP 6106045B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- current control
- control element
- light receiving
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 42
- 230000007423 decrease Effects 0.000 description 10
- 230000014509 gene expression Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/085—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light using opto-couplers between stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45358—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their sources and drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
記電流信号を第1の電圧に変換するトランスインピーダンスアンプと、前記第1の電圧を
遅延させる遅延回路と、第1、第2、および第3の電極をそれぞれ有し、前記第1の電極
を基準とし前記第2の電極の電圧により前記第3の電極の電流を制御する、第1、第2、
および第3の電流制御素子を有し、前記第1〜第3の電流制御素子の前記第1の電極は共
通に電流供給手段に接続され、前記第1の電圧は前記第1の電流制御素子の前記第2の電
極に入力され、前記遅延回路の出力電圧は前記第2の電流制御素子の前記第2の電極に入
力され、第2の電圧は前記第3の電流制御素子の前記第2の電極に入力され、前記第1の
電流制御素子の出力電流と、前記第2の電流制御素子の出力電流および前記第3の電流制
御素子の出力電流の和と、を比較するコンパレータと、を有し、前記第1〜第3の電流制
御素子はMOSFETからなり、前記第1の電流制御素子のゲート長に対するゲート幅の
比は、前記第2の電流制御素子のゲート長に対するゲート幅の比よりも大きく、前記第2
の電流制御素子の前記ゲート長に対する前記ゲート幅の前記比と前記第3の電流制御素子
のゲート長に対するゲート幅の比との和よりも小さい。
図1は、本発明の第1の実施形態にかかる受光回路の回路図である。
受光回路は、受光素子10と、トランスインピーダンスアンプ20と、電流源30と、コンパレータ40と、遅延回路42と、を有する。
本図を用いて、受光回路の動作を説明する。入力電圧V1(パルス幅PWV1)の光信号の2パルス(たとえば、デューティ比が50%)が受光素子10に入射したときのMOSFETの入力電圧波形および出力電流波形を表す。第1〜第3のMOSFETのゲート長Lはすべて同一とする。また、第1のMOSFET(M1)のゲート幅W1と、第2のMOSFET(M2)のゲート幅W2と、第3のMOSFET(M3)のゲート幅W3と、の間には、式(1)および式(2)が成り立つものとする。
W1>W2 式(1)
W2+W3>W1 式(2)
式(2)の設定により、無信号時のドレイン電流は式(3)の関係になる。
I2+I3>I1 式(3)
I2+I3<I1 式(4)
ドレイン電流の和(I2+I3)とドレイン電流I1との交差点においてコンパレータの出力電圧がハイレベルからローレベルに切り替わる。
比較例の受光回路は、図1における第2のMOSFET(M2)と遅延回路42に相当する素子を有していない。第2のMOSFET(MM2)は、図1における第3のMOSFET(M3)に相当し、ゲートは抵抗R2を介してトランスインピーダンスアンプ120の入力端子Aに接続され基準電圧が供給される。また、第2のMOSFET(MM2)のゲート長は第1のMOSFET(MM1)のゲート長と同一とされる。他方、第2のMOSFET(MM2)のゲート幅W2は、第1のMOSFET(MM1)のゲート幅W1以上に設定されている。
無信号の時の出力電流はI2>I1である。電流Ipが流れると第1のMOSFET(MM1)のゲートの入力電圧V1が大きくなり、ドレイン電流はI2<I1となる。他方、電流Ipがゼロになると、再びドレイン電流はI2>I1となる。ドレイン電流I2とドレイン電流I1との交差点で出力電圧がハイレベルからローレベルに切り替わる。この場合、光強度が増大すると、第1のMOSFET(MM1)のドレイン電流が急激に増加する。このため、図5(b)に表すように、パルス幅PWI1は、入力パルス幅PWV1とはかけ離れて広くなる。
受光回路は、ダミーの受光素子12と、これに接続されたダミーのトランスインピーダンスアンプ22と、をさらに有する。ダミーのトランスインピーダンスアンプ22には、遮光板13で遮光されたダミーの受光素子12が接続される。ダミーのトランスインピーダンス22の出力電圧は、基準電圧として第3のMOSFET(M3)のゲートに供給される。すなわち、ダミーのトランスインピーダンスアンプ22は、基準電圧供給部となる。このようにしても、パルス幅歪みが低減された受光回路とすることができる。
第3の実施形態は、第1の実施形態の受光回路に、カレントミラー回路45をさらに有する。すなわち、カレントミラー回路45は、第2導電形チャネルを有する第4のMOSFET(M14)と、第2導電形チャネルを有する第5のMOSFET(M15)と、を含む。第1のMOSFET(M1)のドレインである第1電流端子N1と、第4のMOSFET(M14)のドレインと、は接続される。また、第2のMOSFET(M2)のドレインである第2電流端子N2と、第5のMOSFET(M15)のドレインと、が接続される。第4のMOSFET(M14)のソースと、第5のMOSFET(M15)のソースと、は、電源電圧Vddと接続される。
第4の実施形態において、遅延回路42の一方の端部は、直列接続された2つの抵抗20b、20cの接続点Mとすることができる。この場合、 第1〜第3のMOSFET(M1、M2、M3)のゲート長は、同一とすることができる。また、ゲート幅に関して、式(1)および式(2)が成り立つものとすることができる。さらに、2つの抵抗20b、20cの抵抗値は、たとえば、同一とすることができる。このようにしても、パルス幅歪みが低減された受光回路とすることができる。
第1の実施形態の第1〜第3のMOSFETのバックゲートの電位を変えることにより、第1〜第3のMOSFETのしきい値を変える。そのために、電流源31、抵抗R3、R4、R5を含む電位設定回路を設ける。しきい値をVth(M3)<Vth(M1)<Vth(M2)と設定すると、ゲート幅を変えるのと同じ効果を得ることができる。このため、第1〜第3のMOSFET(M1、M2、M3)のゲート長を同一かつゲート幅を同一とすることができる。
遅延回路42の抵抗R1とキャパシタC1と第2のMOSFET(M2)のゲートとの接続点に電流源32をさらに接続する。このようにすると、第2のMOSFET(M2)のゲート電圧を低減し(V2=V1−I5×R1)、第2のMOSFET(M2)のドレイン電流の動作を遅らせることができる。なお、バックゲートはソースに接続せずに他の電位としてもよい。また、各ゲート長を同一としたときのゲート幅に関して式(1)および式(2)が成り立つものとする。
受光回路は、受光素子10と、トランスインピーダンスアンプ20と、電流源30と、コンパレータ40と、遅延回路42と、カレントミラー回路45と、を有する。
図12は、第1〜第4のMOSFET(M1、M2、M3、M4)のゲート長は同一とし、第1および第2のMOSFET(M1、M2)のゲート幅W1、W2の間でW1=W2、第3と第4のMOSFET(M23、M24)のゲート幅W4とW5との間でW5=W4×0.7、デューティ比50%の光信号の2パルスが受光素子10に入射した場合である。光信号が消えた時、ドレイン電流I1は元の無信号時レベルよりもアンダーシュートし、遅延回路によりゲート電圧が一時保持される第2のMOSFET(M2)のドレイン電流I2は元の無信号レベルよりもオーバーシュートするので、ドレイン電流I2と、ドレイン電流I1×0.7との交差点は、遅延回路が無い場合に比べてパルス幅歪みが改善されている。なお、ゲート幅は、W5<W4の範囲で適正な値に設定することができる。
受光回路は、受光素子10と、トランスインピーダンスアンプ20と、第1のMOSFET(M1)と、第2のMOSFET(M2)と、電流源62と、電流経路70と、を有する。
実線は光信号がない状態、破線は光信号がある状態を表す。第2のMOSFET(M2)のゲート電圧VB1は、出力電圧V2が低下し出力回路74が切り替わる電圧で第4のMOSFET(MA4)がオンし電流Id1が第2電流源62の電流I2を越えるように設定される。カレントミラー回路により折り返された電流IA2がトランスインピーダンスアンプ20の入力端子Aに帰還される。
図16は、第2比較例の動作波形図である。
トランスインピーダンスアンプ20には帰還抵抗(抵抗値Rib)20bにより帰還がかかっている。光信号がなく、電流Ipが流れないとき、MOSFET(MM1)のゲート電圧は低くMOSFET(MM1)のドレイン電流Id1は、電流Id2よりも小さくなるように設定され電圧V2はハイレベルとなる。このため、インバータからなる出力回路174で反転され、出力端子電圧VOはローレベルとなる。
図17(a)に表す本実施形態の受光回路は、図1の第1の実施形態の受光回路において、レベルシフト回路21をさらに有するものとする。すなわち、レベルシフト回路21は、トランスインピーダンスアンプ20の出力電圧信号を低い方にシフト電圧Vaだけレベルシフトさせる。レベルシフトされた出力電圧信号は、第1のMOSFET(M1)の第1のゲートに入力電圧V1として入力されるとともに、抵抗R1、キャパシタC1で構成される遅延回路42を通過し第2のMOSFETの第2のゲートに入力電圧V2として入力される。トランスインピーダンスアンプ20の入力電圧V3は、抵抗R1を介して第3のMOSFETのゲートに基準電圧V3として入力される。
W1/L1=W2/L2+W3/L3 式(9)
縦軸は出力電流(A)、横軸は受光素子10の電流Ip(A)、を表す。実線は、ドレイン電流I1(−40℃、25℃、85℃)を表す。また、破線は、−40℃、25℃、85℃におけるドレイン電流の和(I2+I3)をそれぞれ表す。なお本図は、Rf=200kΩ、IO=4μA、W1/L1=10μm/0.6μm、W2/L2=5μ/0.6μm,W3/L3=5μm/0.6μmに設定して行ったシミュレーションの結果である。温度がマイナス40℃〜プラス85℃において、電流の閾値ith(I1=I2+I3となるPD電流i)は、0.24μA近傍にありその変化は小さい。
第1の実施形態においては、MOSFETのゲート長Lj(J=1、2、3)に対するゲート幅Wjの比の間に、W1/L1>W2/L2、W2/L2;W3/L3>W1/L1の関係が成り立っている。この場合、Rf=200kΩ、IO=4μA,W1/L1=10μm/0.6μm、W2/L2=5μm/0.6μm、W3/L3=20μm/0.6μm、と設定している。マイナス40℃における閾値ithは略0.2μA、25℃における閾値ithは略0.27μA、85℃における閾値ithは0.33μAである。すなわち、25℃の閾値ithに対して、74%(−40℃)〜122%(85)℃と閾値電流ithの温度による変動率が大きくなる。
レベルシフト回路21は、反転アンプ20aを構成するMOSFETのドレイン(第1のMOSFETの第1のゲートに接続される)と、帰還抵抗20bの一方の端子との間に設けられた抵抗Raとすることができる。すなわち、レベルシフト回路21は、トランスインピーダンスアンプ20に組み込むことができる。
Claims (5)
- 受光した光信号を電流信号に変換して出力する受光素子と、
前記電流信号を第1の電圧に変換するトランスインピーダンスアンプと、
前記第1の電圧を遅延させる遅延回路と、
第1、第2、および第3の電極をそれぞれ有し、前記第1の電極を基準とし前記第2の
電極の電圧により前記第3の電極の電流を制御する、第1、第2、および第3の電流制御
素子を有し、前記第1〜第3の電流制御素子の前記第1の電極は共通に電流供給手段に接
続され、前記第1の電圧は前記第1の電流制御素子の前記第2の電極に入力され、前記遅
延回路の出力電圧は前記第2の電流制御素子の前記第2の電極に入力され、第2の電圧は
前記第3の電流制御素子の前記第2の電極に入力され、前記第1の電流制御素子の出力電
流と、前記第2の電流制御素子の出力電流および前記第3の電流制御素子の出力電流の和
と、を比較するコンパレータと、
を備え、
前記第1〜第3の電流制御素子はMOSFETからなり、前記第1の電流制御素子のゲ
ート長に対するゲート幅の比は、前記第2の電流制御素子のゲート長に対するゲート幅の
比よりも大きく、前記第2の電流制御素子の前記ゲート長に対する前記ゲート幅の前記比
と前記第3の電流制御素子のゲート長に対するゲート幅の比との和よりも小さい受光回路
。 - 前記第1〜第3の電流制御素子はMOSFETからなり、
前記第1の電流制御素子のバックゲート電圧は、前記第2の電流制御素子のバックゲー
ト電圧よりも高く、前記第3の電流制御素子のバックゲート電圧よりも低い請求項1記載
の受光回路。 - 光信号が遮光されたダミー受光素子と、
前記ダミー受光素子の端子から入力される電流を前記第2の電圧に変換するダミートラ
ンスインピーダンスアンプと、
をさらに備えた請求項1または2に記載の受光回路。 - 前記トランスインピーダンスアンプは、反転アンプと帰還抵抗とを有し、
前記帰還抵抗は、直列接続された2つの抵抗を含み、
前記遅延回路の入力端は、前記2つの抵抗の間に接続され、
前記遅延回路の出力端は、前記第2の電流制御素子の前記第2の電極に接続される、請
求項1に記載の受光回路。 - 前記第1の電流制御素子の前記第3の電極に接続する第4の電流制御素子と、前記第2
の電流制御素子の前記第3の電極に接続する第5の電流制御素子と、を含むカレントミラ
ー回路をさらに備え、
前記第1の電流制御素子および前記第2の電流制御素子は、第1導電形チャネルを形成
有し、
前記第4の電流制御素子および前記第5の電流制御素子は、第1導電形とは反対の第2
導電形チャネルを形成する請求項1記載の受光回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013161876A JP6106045B2 (ja) | 2013-03-22 | 2013-08-02 | 受光回路 |
US14/023,387 US9153708B2 (en) | 2013-03-22 | 2013-09-10 | Light receiving circuit and photocoupler |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013061153 | 2013-03-22 | ||
JP2013061153 | 2013-03-22 | ||
JP2013161876A JP6106045B2 (ja) | 2013-03-22 | 2013-08-02 | 受光回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014209700A JP2014209700A (ja) | 2014-11-06 |
JP6106045B2 true JP6106045B2 (ja) | 2017-03-29 |
Family
ID=51568419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013161876A Active JP6106045B2 (ja) | 2013-03-22 | 2013-08-02 | 受光回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9153708B2 (ja) |
JP (1) | JP6106045B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6271372B2 (ja) | 2014-08-27 | 2018-01-31 | 株式会社東芝 | 光受信回路および光結合装置 |
JP6461652B2 (ja) * | 2015-03-09 | 2019-01-30 | 株式会社東芝 | トランスインピーダンス回路 |
CN108370238B (zh) * | 2015-12-21 | 2021-07-06 | 三菱电机株式会社 | 光接收器、光终端装置和光通信系统 |
US20230119193A1 (en) * | 2021-10-18 | 2023-04-20 | Board Of Trustees Of The University Of Arkansas | High-temperature power module integrated with an optically galvanic isolated gate driver |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0735446Y2 (ja) * | 1986-06-09 | 1995-08-09 | オンキヨー株式会社 | 負帰還回路 |
JPH05152863A (ja) * | 1991-12-02 | 1993-06-18 | Matsushita Electric Ind Co Ltd | 光受信器 |
JPH06216854A (ja) * | 1993-01-13 | 1994-08-05 | Hitachi Ltd | 光受信回路 |
JP3442915B2 (ja) * | 1995-09-19 | 2003-09-02 | 富士通株式会社 | 半導体集積回路装置 |
US5616945A (en) * | 1995-10-13 | 1997-04-01 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
JPH09186659A (ja) * | 1995-12-28 | 1997-07-15 | Fujitsu Ltd | 増幅回路 |
JP2003152478A (ja) * | 2001-11-12 | 2003-05-23 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
JP4076079B2 (ja) * | 2003-01-08 | 2008-04-16 | 株式会社日立製作所 | 半導体集積回路装置および半導体集積回路 |
US6807118B2 (en) * | 2003-01-23 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | Adjustable offset differential amplifier |
US6864751B1 (en) * | 2003-09-08 | 2005-03-08 | Texas Instruments Deutschland Gmbh | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range |
JP2005210558A (ja) | 2004-01-26 | 2005-08-04 | Nec Kansai Ltd | 光電流・電圧変換回路 |
JP4926408B2 (ja) * | 2005-03-14 | 2012-05-09 | 浜松ホトニクス株式会社 | 光検出回路 |
JP2007005901A (ja) | 2005-06-21 | 2007-01-11 | Nec Electronics Corp | 受光回路および受光回路を備える半導体集積回路装置 |
EP1947544A1 (en) * | 2007-01-17 | 2008-07-23 | Austriamicrosystems AG | Voltage regulator and method for voltage regulation |
JP4807369B2 (ja) | 2008-03-17 | 2011-11-02 | Tdk株式会社 | 光電流・電圧変換回路 |
JP4937375B2 (ja) | 2010-04-19 | 2012-05-23 | 株式会社東芝 | 受光回路および受光回路を備える電子機器 |
JP5752623B2 (ja) | 2012-03-07 | 2015-07-22 | 株式会社東芝 | 受光回路 |
US9246023B2 (en) * | 2013-03-26 | 2016-01-26 | Excelitas Canada, Inc. | Optical receiver with fast recovery time |
-
2013
- 2013-08-02 JP JP2013161876A patent/JP6106045B2/ja active Active
- 2013-09-10 US US14/023,387 patent/US9153708B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9153708B2 (en) | 2015-10-06 |
JP2014209700A (ja) | 2014-11-06 |
US20140284458A1 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9712159B2 (en) | Differential signal driving circuit | |
JP5470128B2 (ja) | 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路 | |
JP6106045B2 (ja) | 受光回路 | |
US8873648B2 (en) | Serial communication apparatus | |
KR102112199B1 (ko) | 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이 | |
KR20110093661A (ko) | 트랜스미션 게이트 및 반도체 장치 | |
JP2012243891A (ja) | 半導体レーザー駆動回路及び半導体レーザー装置 | |
US8884208B2 (en) | Light receiving circuit | |
TWI492205B (zh) | 一種源極驅動器的輸出緩衝電路 | |
US10418952B1 (en) | Amplifier with hysteresis | |
US20160255425A1 (en) | Optical link clock receiver | |
US8232828B2 (en) | Analog circuit having improved response time | |
US9877104B2 (en) | Audio switch circuit with slow turn-on | |
JP2014060484A (ja) | 半導体装置 | |
JP2015091092A (ja) | ドライバ回路および半導体集積回路装置 | |
US20150001380A1 (en) | Light receiving circuit | |
US8847140B2 (en) | Light receiving circuit having an automatic threshold control circuit for forming and allowing electric current flowing between a second potential line and first and second connection points | |
KR100859780B1 (ko) | 전류전압변환기 및 전류전압변환방법 | |
US9159848B2 (en) | Light receiving circuit | |
US11063580B2 (en) | Input buffer with wide range of I/O voltage level | |
US11824527B2 (en) | Electric circuitry for signal transmission | |
US9134360B2 (en) | Method and apparatus for feedback-based resistance calibration | |
EP4262087A1 (en) | Super source follower with feedback resistor and inductive peaking | |
JP2024014974A (ja) | 半導体装置 | |
US7667492B2 (en) | Input buffer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160722 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170303 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6106045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |