JP6271372B2

JP6271372B2 - 光受信回路および光結合装置

Info

Publication number: JP6271372B2
Application number: JP2014173090A
Authority: JP
Inventors: 鈴永　浩; 浩鈴永; 成之佐倉
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2014-08-27
Filing date: 2014-08-27
Publication date: 2018-01-31
Anticipated expiration: 2034-08-27
Also published as: JP2016048849A; CN105375986A; US20160065150A1; CN105375986B; US9537567B2

Description

本発明の実施形態は、光受信回路および光結合装置に関する。

近年、光結合素子や光データリンクなど光を用いて信号を伝送する装置では、発光素子の発光効率等の性能が改善され、光伝送路を形成するプラスチックファイバの伝送損失レベルも向上している。そのため、これらのデバイスを用いることによって、低コストで大容量の光データ通信が可能となってきている。このような光データ通信環境においては、光受信回路のダイナミックレンジを拡大するとともに、広い動作範囲において安定した動作を維持することが求められる。

光伝送路の伝送距離の延長化にともなって、伝送される光信号の強度は、微弱レベルから非常に強いレベルまでのものが含まれるようになり、光受信回路のダイナミックレンジの拡大がより重大な問題となってきている。たとえば、受光素子と、ＴＩＡ（Trans Impedance Amplifier、トランスインピーダンス増幅回路）と、を入力段に含む光受信回路では、微弱レベルの光信号を受信する場合にＴＩＡのゲイン設定を行うと、信号強度が強い場合にはＴＩＡが飽和して出力の信号波形が歪む。そのため、出力信号に誤出力が生じてしまうため、信号強度を抑えなければならなかった。

特開２００８−１８２５２９号公報

発明が解決しようとする課題は、誤出力を生じにくく、安定に動作する光受信回路および光結合装置を提供することである。

実施形態に係る光受信回路は、第１の電流信号を出力する第１の受光素子と、前記第１の受光素子が接続された入力端子と、前記第１の電流信号に基づく電圧信号が出力される出力端子と、を有する反転増幅回路と、前記入力端子と前記出力端子との間に直列に接続された第１の抵抗素子および第２の抵抗素子と、前記第１の抵抗素子と前記第２の抵抗素子との接続点と、基準電位、の間に直列接続された第３の抵抗素子およびコンデンサと、を含む第１の回路と、前記第１の電流信号に基づいて出力される電流によって前記コンデンサを充電する充電回路と、を備える。前記充電回路は、前記コンデンサから放電される電荷量を増加するように補正する補正回路である。前記補正回路は、前記出力端子に接続された制御端子と、前記入力端子に接続された第１の主端子と、電源電位に接続された第２の主端子と、を有する第１導電形の第１のトランジスタを含む。

第１の実施形態に係る光受信回路を例示するブロック図である。第２の実施形態に係る光受信回路を例示する回路図である。第２の実施形態の比較例に係る光受信回路の動作を説明する回路図である。第３の実施形態に係る光受信回路を例示するブロック図である。第３の実施形態の比較例に係る光受信回路を例示するブロック図である。図６（ａ）は第３の実施形態の光受信回路の動作を説明する動作波形図である。図６（ｂ）は、その比較例の光受信回路の動作を説明する動作波形図である。第４の実施形態に係る光受信回路を例示するブロック図である。第４の実施形態の比較例に係る光受信回路を例示するブロック図である。図９（ａ）は第４の実施形態の光受信回路の動作を説明する動作波形図である。図９（ｂ）は、その比較例の光受信回路の動作を説明する動作波形図である。第５の実施形態に係る光受信回路を例示するブロック図である。図１１（ａ）は、第６の実施形態に係る光結合装置を例示するブロック図である。図１１（ｂ）は、第６の実施形態に係る光結合装置の構造を例示する断面図である。第７の実施形態に係る光通信システムを例示するブロック図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
（第１の実施形態）
図１は、本実施形態に係る光受信回路を例示する回路図である。
図１に示すように、本実施形態の光受信回路１０は、受光素子１（ＰＤ）と、反転増幅回路２（Ａｉ）と、帰還回路３と、リミッタ回路４と、カレントミラー回路５と、を備える。光受信回路１０は、基準電位２０と、電源電位２５と、の間に接続される。基準電位２０は、光受信回路１０が接続される電位のうちもっとも低い電位であり、典型的には接地電位であり、０Ｖである。電源電位２５は、光受信回路１０が接続される電位のうちもっとも高い電位であり、たとえば、３．３Ｖである。基準電位２０および電源電位２５は、上述の電位関係が維持されていればよく、基準電位２０および電源電位の両方または一方が負の電位を有していてもよい。

受光素子１は、基準電位２０と、受光素子１の出力電流Ｉｐが入力される入力ノード２１（Ｎ１）と、の間に接続される。受光素子１は、たとえばシリコンフォトダイオードである。受光素子１は、シリコンフォトダイオードのほか、光伝送距離や通信速度等に応じてシリコンＰＩＮフォトダイオード、あるいはアバランシェフォトダイオード等他の光電変換素子であってもよい。材料もシリコンに限らない。

反転増幅回路２は、入力ノード２１に接続された入力端子Ｉ１と、出力ノード２３（Ｎ２）に接続された出力端子Ｏ１と、を有する。反転増幅回路２は、入力端子Ｉ１に入力された電圧を反転増幅して出力端子Ｏ１に出力する。

帰還回路３は、第１の抵抗素子３１（Ｒｆ１）と、第２の抵抗素子３２（Ｒｆ２）と、第３の抵抗素子（Ｒｐ）３３と、コンデンサ３４（Ｃｐ）と、を含む。第１の抵抗素子３１および第２の抵抗素子３２は、直列に接続されて、反転増幅回路２の入力端子Ｉ１と出力端子Ｏ１との間に接続される。第３の抵抗素子３３およびコンデンサ３４は、直列に接続されて、第１の抵抗素子３１および第２の抵抗素子３２の接続点である接続ノード２６（Ｎ３）と、基準電位２０との間に接続される。

このような帰還回路３が接続された反転増幅回路２は、周波数によって帰還量が変化するトランスインピーダンス増幅回路３０を構成する。入力端子Ｉ１に入力される電流をＩＩ１とし、出力端子Ｏ１から出力される電圧ＶＯ１とすると、トランスインピーダンスＺは、以下のように表される。

Ｚ＝ＶＯ１／ＩＩ１
＝（Ｒｆ１＋Ｒｆ２）・｛１＋ｊωＣｐ（Ｒｐ＋Ｒｆ１・Ｒｆ２／（Ｒｆ１＋Ｒｆ２）｝／（１＋ｊωＣｐＲｐ）（１）

低周波では、Ｃｐのインピーダンスが大きく、第１の抵抗素子Ｒｆ１および第２の抵抗素子Ｒｆ２の直列抵抗（Ｒｆ１＋Ｒｆ２）によってトランスインピーダンスが決定される。Ｃｐのインピーダンスが小さくなる高周波では、（Ｒｆ１＋Ｒｆ２）＋Ｒｆ１・Ｒｆ２／Ｒｐによってトランスインピーダンスが決定される。すなわち、本実施形態の光受信回路１０では、入力される信号の周波数によってトランスインピーダンスＺが変化する。

リミッタ回路４は、出力ノード２３に接続されたゲート端子Ｇ２（制御端子）と、入力ノード２１に接続されたソース端子Ｓ２（第１の主端子）と、を有するリミッタトランジスタ１４（Ｍ２）を含む。リミッタトランジスタ１４のドレイン端子Ｄ２（第２の主端子）は、カレントミラー回路５の基準電流設定端子ＣＭｒｅｆに接続される。リミッタトランジスタ１４は、たとえばＮチャネルＭＯＳＦＥＴである。

リミッタ回路４は、直列に接続された第１の抵抗素子３１および第２の抵抗素子３２の両端の電圧を検出する。この両端の電圧が、リミッタトランジスタ１４のしきい値電圧に達した場合に、リミッタトランジスタ１４が導通して第１の抵抗素子３１および第２の抵抗素子３２の両端電圧をクランプする。そのため、反転増幅回路２の出力端子Ｏ１から出力される電圧ＶＯ１は、それ以上上昇せず、出力の飽和が防止される。

リミッタ回路４は、リミッタトランジスタ１４のソース端子と入力ノード２１との間に接続された抵抗素子を含んでもよい。このような抵抗素子を挿入することによって、リミッタトランジスタ１４の急激なインピーダンスの低下を防ぎ、出力端子Ｏ１から出力される電圧ＶＯ１の飽和をより安定して防止することができる。

カレントミラー回路５は、電源電位２５に接続される電源端子Ｖｄｄｍを有する。カレントミラー回路５は、電源電位２５から電力の供給を受けて、基準電流Ｉｒｅｆを設定する基準電流設定端子ＣＭｒｅｆと、設定された基準電流Ｉｒｅｆを折り返して出力電流Ｉｏｕｔを出力する電流出力端子ＣＭｏｕｔと、を有する。基準電流設定端子ＣＭｒｅｆは、リミッタトランジスタ１４のドレイン端子Ｄ２に接続される。電流出力端子ＣＭｏｕｔは、帰還回路３の直列接続された第３の抵抗素子３３およびコンデンサ３４の接続点である接続ノード２７（Ｎ４）に接続される。出力電流Ｉｏｕｔは、基準電流Ｉｒｅｆのｋ倍の値とすることができる。ここで、ｋは任意の正数である。

本実施形態に係る光受信回路１０の動作について以下に説明する。
受光素子１は、パルス状に駆動され、パルス状の出力電流Ｉｐを出力するものとする。受光素子１は、光を受光してパルス状の出力電流Ｉｐを生成する。生成された出力電流Ｉｐは、入力ノード２１を介して帰還回路３を流れる。

より具体的には、リミッタ回路４が動作しない入力信号レベルの場合には、出力電流Ｉｐの立ち上りにしたがって、接続ノード２６の電位が上昇し、接続ノード２６から第３の抵抗素子３３を経由してコンデンサ３４を充電するように流れる電流が出力電流Ｉｐに加わって第２の抵抗素子３２を流れる。そのため、反転増幅回路２の出力ノード２３の電圧は正側に大きく振れる。コンデンサ３４が充電されるにしたがって、接続ノード２７の電位が上昇するとともに、出力ノード２３の電圧は低下し、式（１）のトランスインピーダンスＺにしたがう出力電圧を出力する。すなわち、出力電流Ｉｐの立上り時には、出力ノード２３の電圧ＶＯ１は、トランスインピーダンスＺにしたがう出力電圧（Ｒｆ１＋Ｒｆ２）×Ｉｐに、オーバシュート電圧Ｖｏｓ（＝Ｒｆ１×Ｒｆ２／Ｒｐ）×Ｉｐ）を加えた電圧が立上り時に出力される。

受光素子１の受光量が０になると、出力電流Ｉｐは、その受光素子１が有する固有の立下り時間をもって０になる。コンデンサ３４に充電された電荷は、第３の抵抗素子３３を通り接続ノード２６を介して放電する。このため、反転増幅回路２の出力ノード２３の電圧は、負側に向かって大きく振れる。コンデンサ３４に充電されていた電荷が放電されるにしたがい、出力ノード２３の電圧は、反転増幅回路２の回路構成により定まるローレベルの出力電圧を出力する。すなわち、出力電流Ｉｐの立下り時には、出力ノード２３の電圧ＶＯ１は、出力電圧ＶＯ１の最小値からさらにアンダシュート電圧Ｖｕｓだけ低い電圧が出力される。このとき、受光素子１（ＰＤ）に受光素子１の表面から深い領域で発生した光キャリアなどによる拡散電流等の遅延電流成分があっても、Ｃｐ，Ｒｐの値を適切に設定することによって、アンダシュートを生成することができる。そのため、後段に接続される回路の誤動作を防止することができる。

このように、受光素子１が受光する光信号があまり強くない場合には、光受信回路１０が出力する電圧は、出力電流Ｉｐの立上り時にはオーバシュート電圧Ｖｏｓを加えた電圧となり、出力電流の立下り時には、アンダシュート電圧Ｖｕｓを差し引いた電圧が出力される。オーバシュート電圧Ｖｏｓおよびアンダシュート電圧Ｖｕｓは、帰還回路３のコンデンサ３４の充放電時間によって決定される。

受光素子１が受光する光の強度が強い場合では、受光素子１の出力電流Ｉｐの立上り時の動作は、上述と同様に出力電流Ｉｐの立上りにしたがって出力ノード２３の電圧が上昇する。出力電流Ｉｐが立上り後においては、大きな出力電流Ｉｐが流れることによって、帰還回路３の第１の抵抗素子３１および第２の抵抗素子３２の両端電圧が、リミッタトランジスタ１４のしきい値電圧を超えるので、リミッタトランジスタ１４が導通する。リミッタトランジスタ１４がオンして流れる電流は、カレントミラー回路５の基準電流Ｉｒｅｆとなる。カレントミラー回路５は、基準電流Ｉｒｅｆのｋ倍の出力電流Ｉｏｕｔを出力して、コンデンサ３４を充電する。カレントミラー回路５の出力電流Ｉｏｕｔは、コンデンサＣｐを充電するとともに、第３の抵抗素子３３を介して、第１の抵抗素子３１から入力ノード２１に向かって流れ、また、第２の抵抗素子３２にも流れる。

次に、受光量が０になると、受光素子１が出力する出力電流Ｉｐは低下する。受光時にコンデンサ３４に蓄えられた電荷の放電により出力ノード２３の電位は、アンダシュートを生じる。受光時においては、リミッタトランジスタ１４が働いており、出力ノード２３の電圧上昇を制限するので、接続ノード２６の電位は、入力ノード２１と出力ノード２３との中間の電位となる。そのため、カレントミラー回路５からの電流注入がない場合には、コンデンサ３４に充電されていた電荷は少なく、その電荷量で決まるアンダシュート電圧Ｖｕｓも小さくなる。

ここで、受光素子１がシリコンフォトダイオードであり、近赤外光を受光していた場合には、光励起キャリアの拡散長が１００μｍ程度と長いため、受光量が０になっても光電流が消滅するまで、たとえば数１００ｎｓ程度の長い時間を要する。このようなキャリアの消滅時間に起因する電流は、裾引き電流と呼ばれる。受光素子１の出力電流Ｉｐが大きい場合には、出力電流Ｉｐの波高値はリミッタ回路４で制限されるので、リミッタ回路４による制限後の出力電流Ｉｐに対する裾引き電流成分の割合は、制限前の波高値に対する割合よりも大きくなる。たとえば、リミッタ回路４による制限前の出力電流Ｉｐの波高値に対する裾引き電流成分の割合が５％であり、その波高値が、リミッタ回路４によって１／４の電流値に制限される場合を考える。この場合には、ＴＩＡの出力ノード２３では、制限後の波高値に対する裾引き電流成分の割合は、制限前の４倍の２０％まで増加する。アンダシュート電圧が小さく、アンダシュートを生じて立ち下がる時間が短いと、アンダシュートが終了した後にも裾引き電流成分が残る。残った裾引き電流成分による出力波形が後段のコンパレータのしきい値を超える場合には、コンパレータの誤出力等の誤動作を生じるおそれがある。

本実施形態の光受信回路１０では、カレントミラー回路５は、リミッタ回路４の動作時にコンデンサ３４を充電する。そのため、コンデンサ３４の電荷は、増加するように補正されるので、出力の立下り時において、コンデンサ３４の放電を持続させることができる。入力ノード２１側の出力電流Ｉｐがゆっくりとした裾を引く波形を示していたとしても、コンデンサ３４からの放電が確保されるので、出力ノード２３において十分大きなアンダシュート電圧Ｖｕｓを発生させることができる。このように、本実施の形態の光受信回路１０では、出力ノード２３の電圧ＶＯ１は、十分な電圧と時間で立ち下がるので、後段に接続される回路は、誤動作を生じにくくなる。

（第２の実施形態）
図２は、第２の実施形態に係る光受信回路を例示する回路図である。
図３は、第２の実施形態の比較例に係る光受信回路の動作を説明する回路図である。
図２に示すように、本実施形態の光受信回路４０は、反転増幅回路２ａがＭＯＳＦＥＴによるソース接地増幅回路を含み、カレントミラー回路５がＭＯＳＦＥＴによるカレントミラー回路５ａを含む点で第１の実施形態の光受信回路１０と相違する。以下では、第１の実施形態の光受信回路１０と同じ回路要素および接続については、同じ符号をつけて詳細な説明は省略する。

反転増幅回路２ａは、反転増幅トランジスタ４２（Ｍ１）と、負荷回路４６（Ｉ１）と、を含む。反転増幅トランジスタ４２は、基準電位２０に接続されたソース端子と、入力ノード２１に接続されたゲート端子と、出力ノード２３に接続されたドレイン端子と、を有する。負荷回路４６は、電源電位２５と出力ノード２３との間に接続される。負荷回路４６は、反転増幅トランジスタ４２に電流を流して動作点を設定する負荷であり、反転増幅トランジスタ４２は、入力ノード２１における電圧信号を反転増幅して出力ノード２３へ出力する。負荷回路４６は、電流源に限らず、抵抗素子であってもよい。反転増幅回路２ａの入力端子Ｉ１と出力端子Ｏ１との間には帰還回路３が接続されており、反転増幅回路２ａと帰還回路３とは、トランスインピーダンス増幅回路３０ａを構成する。

カレントミラー回路５ａは、基準電流設定トランジスタ５１（Ｍ３）と、電流出力トランジスタ５２（Ｍ４）と、を含む。基準電流設定トランジスタ５１は、電源電位２５に接続されたソース端子Ｓ３と、自己のドレイン端子Ｄ３に接続されたゲート端子Ｇ３と、を有する。電流出力トランジスタ５２は、電源電位２５に接続されたソース端子Ｓ４と、基準電流設定トランジスタ５１のゲート端子Ｇ３に接続されたゲート端子Ｇ４と、基準電流設定トランジスタ５１に流れる基準電流Ｉｒｅｆを折り返した出力電流Ｉｏｕｔを出力するドレイン端子Ｄ４と、を有する。基準電流設定トランジスタ５１のドレイン端子Ｄ３は、リミッタトランジスタ１４のドレイン端子Ｄ２に接続され、電流出力トランジスタ５２のドレイン端子Ｄ４は、帰還回路３の第３の抵抗素子３３およびコンデンサ３４の接続点である接続ノード２７に接続される。基準電流設定トランジスタ５１のトランジスタサイズと、電流出力トランジスタ５２のトランジスタサイズとの比をｋとすることによって、出力電流Ｉｏｕｔを基準電流Ｉｒｅｆのｋ倍（ｋ＞０）とすることができる。すなわち、カレントミラー回路５ａを構成するトランジスタのトランジスタサイズを適切に設定することによって、コンデンサＣｐを充電する出力電流値Ｉｏｕｔを容易に設定することができる。なお、カレントミラー回路５ａを構成するトランジスタは、電源電位２５と他の回路素子との間に接続するために、たとえばＰチャネルＭＯＳＦＥＴが用いられる。また、カレントミラー回路５ａを安定に動作させるために、基準電流設定トランジスタ５１および電流出力トランジスタ５２のゲートソース間にシャント抵抗５３を接続することが望ましい。

上述したように、第２の実施形態の光受信回路４０は、第１の実施形態の光受信回路１０の反転増幅回路２ａおよびカレントミラー回路５ａを具体的回路素子によって構成したものである。そのため、図３では、比較例の光受信回路４０ａを、第２の実施形態の光受信回路４０との比較として例示しているが、第１の実施形態の光受信回路１０との比較としても同様である。また、図３に示すように、比較例の光受信回路４０ａは、第２の実施形態の光受信回路４０のカレントミラー回路５ａを有しない点で相違する。以下では、第２の実施形態の光受信回路１０と同じ回路要素および接続については、同じ符号を付して詳細な説明を省略する。

比較例の光受信回路４０ａは、受光素子１（ＰＤ）と、反転増幅回路２ａと、帰還回路３と、リミッタ回路４と、を備える。反転増幅回路２ａは、反転増幅トランジスタ４２と負荷回路４６とを有し、これらによりソース接地増幅回路を構成している。帰還回路３は、第２の実施形態と同様に、第１の抵抗素子３１（Ｒｆ１）と、第２の抵抗素子３２（Ｒｆ２）と、第３の抵抗素子（Ｒｐ）３３と、コンデンサ３４（Ｃｐ）と、を含む。第１の抵抗素子３１および第２の抵抗素子３２は、直列に接続されて、反転増幅回路２の入力端子Ｉ１と出力端子Ｏ１との間に接続される。第３の抵抗素子３３およびコンデンサ３４は、直列に接続されて、第１の抵抗素子３１および第２の抵抗素子３２の接続点である接続ノード２６と、基準電位２０との間に接続される。

比較例の光受信回路４０ａの動作について説明する。
受光素子１の受光量が小さい場合の動作は、第１の実施形態の光受信回路１０の受光量が小さい場合の動作と同じである。

受光素子１が大きな光信号を受光すると、出力電流Ｉｐの立上りでは、出力電流Ｉｐは、図３の実線の矢印で示すように、第２の抵抗素子３２および第１の抵抗素子３１からなる経路とともに、コンデンサ３４を充電するように電流が流れる。このとき、出力電流Ｉｐは、第１の抵抗素子３１および第２の抵抗素子３２の経路を流れて、両端の電圧がリミッタトランジスタ１４のしきい値電圧を超えると、リミッタトランジスタ１４がオンする。そのため受光素子１がハイレベルの出力電流Ｉｐを出力している場合には、リミッタトランジスタ１４でクランプされている電圧が出力される。

受光素子１の受光量が０になると、帰還回路３のコンデンサ３４に充電された電荷は、図３の破線の矢印で示すように、第２の抵抗素子３２を介して反転増幅トランジスタ４２へ放電する。そのため、出力ノード２３から出力される電圧ＶＯ１は、アンダシュートＶｕｓを生ずる。

ここで、受光素子１がシリコンフォトダイオードであり、近赤外光を照射されていたような場合には、数１００ｎｓにわたって拡散電流が流れ、いわゆる裾引き電流を生ずる。受光素子１に拡散電流が流れている期間においては、図３の一点鎖線で示すように、コンデンサ３４に充電されていた電荷は、出力ノード２３側だけでなく、第１の抵抗素子３１を介して受光素子１の側へ放電する経路に流れる。そのため、コンデンサ３４に充電にされていた電荷が出力ノード２３側に放電する時間を十分確保することができないので、出力ノード２３側に十分なアンダシュートＶｕｓを発生させることが困難になる。

これに対して、本実施形態の光受信回路４０では、コンデンサ３４にカレントミラー回路５ａから十分な電荷が充電されるため、第１の抵抗素子３１を介した受光素子１の側への放電を考慮しても十分な電圧を確保することができる。コンデンサ３４に充電された十分な電荷が放電することによって、出力ノード２３のアンダシュートが確保される。したがって、光受信回路４０では、後段に接続される回路の誤動作等が防止される。

（第３の実施形態）
図４は、第３の実施形態に係る光受信回路を例示するブロック図である。
図５は、第３の実施形態の比較例に係る光受信回路を例示するブロック図である。
図６（ａ）は、第３の実施形態の光受信回路の動作を説明する動作波形図である。図６（ｂ）は、その比較例の光受信回路の動作を説明する動作波形図である。
図４に示すように、本実施形態の光受信回路６０は、出力ノード２３に非反転入力端子が接続されたコンパレータ６１と、コンパレータ６１の反転入力端子に接続された基準電源回路６２とを有する点で第１の実施形態の光受信回路１０と相違する。以下では、第１の実施形態の光受信回路１０と同じ回路要素および接続については、同じ符号を付して詳細な説明を省略する。

本実施形態に係る光受信回路６０は、コンパレータ６１（ＣＭＰ１）と、基準電源回路６２と、をさらに備える。コンパレータ６１は、出力ノード２３が接続された非反転入力端子ＮＩ２と、反転入力端子ＩＩ２とを有する。基準電源回路６２は、コンパレータ６１の反転入力端子ＩＩ２に基準電圧Ｖｒｅｆを印加するように接続される。コンパレータ６１は、出力ノード２３の電圧ＶＯ１と、基準電圧Ｖｒｅｆと、を比較して、電圧ＶＯ１が基準電圧Ｖｒｅｆよりも高い場合には、出力２４からハイレベルの出力電圧ＶＯ２を出力する。コンパレータ６１は、電圧ＶＯ１が基準電圧Ｖｒｅｆよりも低い場合には、出力２４からローレベルの出力電圧を出力する。なお、コンパレータ６１の出力の論理は、コンパレータ６１の出力が接続される後続の回路により任意に設定される。たとえば、トランスインピーダンス増幅回路３０の出力ノード２３に反転入力端子ＩＩ２を接続し、基準電源回路６２を非反転入力端子ＮＩ２を接続することによって、上述の場合とは逆の論理の出力信号を得ることができる。

本実施形態の光受信回路６０では、リミッタ回路４が動作するような大きな光信号を受光素子１が受光したような場合であっても、リミッタ回路４によりカレントミラー回路５が動作するので、コンデンサ３４が十分高い電圧まで充電される。したがって、受光量が０になって、受光素子１に拡散電流等による裾引き電流が流れていても、出力ノード２３の電圧ＶＯ１には、十分なアンダシュートを生じるので、裾引き電流によるＶＯ１の上昇が抑えられる。そのため、コンパレータ６１の誤動作は生じにくくなる。

図５に示すように、比較例に係る光受信回路６０ａは、カレントミラー回路５を有さない点で第３の実施形態の光受信回路６０と相違する。以下では、第３の実施形態の光受信回路６０と同じ回路要素および接続については、同じ符号をつけて詳細な説明は省略する。

比較例の光受信回路６０ａでは、受光素子１の受光量が増大し、第１および第２の抵抗素子３１，３２の両端に発生する電圧がリミッタトランジスタ１４のしきい値電圧を超えると、リミッタトランジスタ１４がオンする。このときに、受光量が０になると、受光素子１は長い裾引き電流を発生する。光受信回路６０ａは、コンデンサ３４に充電されていた電荷を第２の抵抗素子３２を介して放電するため、出力ノード２３の電位はアンダシュートを生じて立ち下がる。しかしながら、コンデンサ３４の電荷は、第１の抵抗素子３１を介して受光素子１の側にも放電するため、出力ノード２３に十分なアンダシュート電圧Ｖｕｓを発生させることが困難となる。

図６（ａ）および図６（ｂ）のそれぞれの上段のグラフは、受光素子１が出力する出力電流Ｉｐの波形である。図６（ａ）および図６（ｂ）のそれぞれの中段のグラフは、コンパレータ６１に入力される電圧ＶＯ１，Ｖｒｅｆの波形を重ねて示したグラフである。図６（ａ）および図６（ｂ）のそれぞれの下段のグラフは、コンパレータ６１の出力２４から出力される電圧ＶＯ２の波形である。

図６（ａ）に示すように、本実施形態の光受信回路６０では、受光素子１の出力電流Ｉｐの立下り時に、リミッタ回路４の動作に連動して動作するカレントミラー回路５によって、帰還回路３内のコンデンサ３４が十分に充電されるので、図中破線円内のように、出力ノード２３の電圧ＶＯ１にアンダシュート電圧Ｖｕｓを生じる。そのため、光受信回路６０の出力電圧ＶＯ１は急速な立下りが実現される。したがって、本実施形態の光受信回路６０では、大振幅の出力電流Ｉｐが入力された場合であっても、裾引き波形によって出力電圧ＶＯ１が持ち上がることがなく、次段のコンパレータの誤動作等を生じにくくすることができる。

一方、図６（ｂ）に示すように、比較例の光受信回路６０ａでは、出力ノード２３の電圧ＶＯ１のアンダシュートが十分に発生しないので、出力電流Ｉｐの裾引き電流成分が十分に放電されず、小さなアンダシュート電圧が発生した後、裾引き電流に相似した出力波形となる。このため、出力ノード２３の出力電圧ＶＯ１は、一旦持ち上がるように上昇する波形を示す。アンダシュートした電圧ＶＯ１が基準電圧Ｖｒｅｆで与えられるしきい値電圧を一旦横切った後に再度しきい値電圧を横切ってしまう場合には、コンパレータ６１は、誤パルスを出力する。

（第４の実施形態）
図７は、第４の実施形態に係る光受信回路を例示するブロック図である。
図８は、第４の実施形態の比較例に係る光受信回路を例示するブロック図である。
図９（ａ）は、第４の実施形態の光受信回路の動作を説明する動作波形図である。図９（ｂ）は、その比較例の光受信回路の動作を説明する動作波形図である。
図７に示すように、本実施形態に係る光受信回路７０は、第１の実施形態の光受信回路１０の出力ノード２３にレベルシフト回路を介して、３入力のコンパレータが接続されている点で相違する。以下では、第１の実施形態の光受信回路１０と同じ回路要素および接続については、同じ符号をつけて詳細な説明は省略する。

本実施形態の光受信回路７０は、受光素子１と、トランスインピーダンス増幅回路７１と、レベルシフト回路７２と、コンパレータ７３と、遅延回路７４と、基準電源回路７５と、を備える。

受光素子１が接続されたトランスインピーダンス増幅回路７１は、第１の実施形態の光受信回路１０と同じものである。レベルシフト回路７２は、トランスインピーダンス増幅回路７１の出力ノード２３と、コンパレータ７３の入力との間に接続され、出力ノード２３から出力される電圧ＶＯ１の範囲をレベルシフト電圧Ｖａだけ負側にシフトさせて、コンパレータ７３の第１の入力端子８１ｉに接続される。レベルシフト電圧Ｖａは、受光素子１の出力電流Ｉｐに対するしきい値ｉｔｈを提供し、出力電流Ｉｐがしきい値ｉｔｈを超えたか否かでコンパレータ７３の出力を反転させる。

遅延回路７４は、直列接続されたコンデンサＣｄおよび抵抗Ｒｄからなる時定数回路である。遅延回路７４は、レベルシフト回路７２の出力と、基準電位２０との間に接続される。コンデンサＣｄと抵抗Ｒｄとの接続点は、第２の入力端子８２ｉに接続される。遅延回路７４は、トランスインピーダンス増幅回路７１の出力ノード２３の出力電圧ＶＯ１を入力して遅延した信号を生成してコンパレータ７３に入力する。

基準電源回路７５は、直列接続されたコンデンサＣｒおよび抵抗Ｒｒからなる時定数回路である。基準電源回路７５は、入力ノード２１と基準電位２０との間に接続される。コンデンサＣｒと抵抗Ｒｒとの接続点は、第３の入力端子８３ｉに接続される。基準電源回路７５の時定数は、受光素子１に入力される光信号の周波数に対して十分大きく、入力ノード２１の変動に対して、ほぼ一定の電圧をコンパレータ７３の第３の入力端子８３ｉに供給する。なお、反転増幅回路２のゲインが十分大きい場合には、入力ノード２１における入力インピーダンスは十分小さく、入力ノード２１の電位変動はほとんどないので、必ずしもコンデンサＣｒや抵抗Ｒｒは必ずしも接続されなくともよい。

コンパレータ７３は、３つの入力トランジスタ８１〜８３と、電流源８４と、を含む。これら３つの入力トランジスタ８１〜８３は、たとえばＮチャネルＭＯＳＦＥＴである。第１の入力トランジスタ８１のゲート端子Ｇ１１は、第１の入力端子８１ｉを介してレベルシフト回路７２に接続される。第１の入力トランジスタ８１のドレイン端子Ｄ１１は、第１の電流出力端子８１ｏに接続される。第２の入力トランジスタ８２のゲート端子Ｇ１１は、第２の入力端子８２ｉを介して遅延回路７４に接続される。第３の入力トランジスタ８３のゲート端子Ｇ１３は、第３の入力端子８３ｉを介して基準電源回路７５に接続される。第２および第３の入力トランジスタ８２，８３のドレイン端子Ｄ１２，Ｄ１３は、互いに接続されて、第２の電流出力端子８２ｏに接続される。第１〜第３の入力トランジスタ８１〜８３のソース端子Ｓ１１〜Ｓ１３は、互いに接続される。電流源８４は、互いに接続された第１〜第３の入力トランジスタ８１〜８３のソース端子Ｓ１１〜Ｓ１３と基準電位２０との間に接続される。

コンパレータ７３では、第１の入力トランジスタ８１のトランジスタサイズは、第２の入力トランジスタ８２および第３の入力トランジスタ８３それぞれのトランジスタサイズの和に等しくなるように設定されている。ここで、トランジスタサイズは、入力トランジスタがＭＯＳＦＥＴの場合には、ゲート幅／ゲート長で表されるものとする。すなわち、第１の入力トランジスタ８１のゲート幅をＷ１、ゲート長をＬ１とし、第２の入力トランジスタ８２のゲート幅をＷ２、ゲート長をＬ２とし、第３の入力トランジスタ８３のゲート幅をＷ３、ゲート長をＬ３とすると、以下のように表される。

Ｗ１／Ｌ１＝Ｗ２／Ｌ２＋Ｗ３／Ｌ３（２）

ここで、第１の入力トランジスタ８１に流れる電流Ｉ１、第２の入力トランジスタ８２に流れる電流をＩ２、第３の入力トランジスタに流れる電流をＩ３とし、Ｉ１＝Ｉ２＋Ｉ３となるような受光素子１の出力電流をしきい値ｉｔｈとする。

コンパレータ７３は、受光素子１にしきい値ｉｔｈ以上の光電流が流れた場合およびｉｔｈ未満の光電流が流れた場合に、第１の電流出力端子８１ｏおよび第２の電流出力端子８２ｏの出力電流の大小関係が反転する。このようにして、光受信回路７０は、入力ノード２１における受光素子１の出力電流Ｉｐのパルス幅ＰＷに対して、歪みの少ない出力信号を得ることができる。また、式（２）を満たすことによって、しきい値ｉｔｈは、温度によらずほぼ一定となる。

上述のようなコンパレータ７３がトランスインピーダンス増幅回路７１の出力側に接続された場合では、リミッタ回路４がオンするような大きな光信号による電流信号が入力された後に光信号がオフする際に長時間の裾引き電流を生じても、出力ノード２３の立下りにアンダシュートが生成されるので、コンパレータ７３の出力に誤動作が生じにくい。

図８に示すように、比較例の光受信回路７０ａは、本実施形態の光受信回路７０と比べて、トランスインピーダンス増幅回路３０ｂが、カレントミラー回路５を有さない点で、本実施形態の光受信回路７０と相違する。

比較例の光受信回路７０ａは、光信号が０になったときに、受光素子１によって長い裾引き電流を生じる。帰還回路３のコンデンサ３４に蓄積された電荷によって発生させるアンダシュートが不十分なために、コンパレータ７３には、出力電圧ＶＯ１の持ち上がりが発生して、コンパレータ７３は、誤パルスを出力するおそれがある。

図９（ａ）および図９（ｂ）のそれぞれの上段のグラフは、受光素子１が出力する出力電流Ｉｐの波形である。図９（ａ）および図９（ｂ）のそれぞれの中段のグラフは、コンパレータ７３に入力される電圧Ｖ１１〜Ｖ１３の波形を重ねて示したグラフである。図９（ａ）および図９（ｂ）のそれぞれの下段のグラフは、コンパレータ７３の出力ＮＯ１，ＮＯ２から出力される電圧の波形である。
図９（ａ）に示すように、本実施形態の光受信回路７０では、トランスインピーダンス増幅回路７１の出力ノード２３の十分なアンダシュートが発生し、速い立下りが実現されるので、コンパレータ７３の出力は、誤出力を生じない。

これに対して、図９（ｂ）に示すように、比較例の光受信回路７０ａでは、入力ノード２１における受光素子１の裾引き電流の波形は、一旦アンダシュートを発生して出力を反転させても、裾引き波形が残ってしまい再度しきい値を通過して出力を反転させてしまうため、コンパレータ７３の出力には意図しない誤出力を生じてしまう。

本実施形態の光受信回路７０では、後段の回路構成によらず、トランスインピーダンス増幅回路の出力ノード２３から出力される電圧ＶＯ１に安定してアンダシュートＶｕｓを発生させることができる。したがって、上述したコンパレータの形式、回路構成によらず誤出力の少ない光受信回路を実現することができる。また、本実施形態の光受信回路７０では、より低い電源電圧で動作する場合であっても、カレントミラー回路５からコンデンサ３４に十分な電荷を充電することができる。そのため低電圧動作を含む広い電源電ある範囲において、出力ノード２３において十分なアンダシュートを発生し、後段のコンパレータの誤動作を生じにくくすることができる。なお、本実施形態の光受信回路７０では、波形整形回路として、特定の構成のコンパレータを備えるものとしたが、光受信回路に用いられる波形整形回路は上述の構成に限らず、その他の回路を後段に接続してもよい。

（第５の実施形態）
図１０は、第５の実施形態に係る光受信回路を例示するブロック図である。
図１０に示すように、本実施形態に係る光受信回路９０は、サブ受光素子９１をさらに備えており、カレントミラー回路５ａの基準電流設定トランジスタ５１のドレイン端子がサブ受光素子９１に接続されている点で第２の実施形態の光受信回路４０と相違する。以下では、第２の実施形態の光受信回路４０と同じ回路要素および接続については、同じ符号を付して詳細な説明を省略する。

本実施形態の光受信回路９０は、サブ受光素子９１をさらに備える。サブ受光素子９１は、受光素子１と同時に光信号１ａを受信し、出力電流Ｉｐ’を出力する。サブ受光素子９１の出力電流Ｉｐ’は、受光素子１が出力する出力電流Ｉｐにほぼ比例する。そのため、受光素子１と同一の半導体基板に形成されるのが好ましい。サブ受光素子９１は、カレントミラー回路５ａと基準電位２０との間に接続されており、サブ受光素子９１の出力電流は、カレントミラー回路５ａの基準電流設定トランジスタ５１のドレイン端子Ｄ３に入力されている。基準電流設定トランジスタ５１のドレイン端子Ｄ３は、第２の実施形態の光受信回路４０と同様に、第３の抵抗素子３３とコンデンサ３４との接続点である接続ノード２７に接続されている。

サブ受光素子９１は、受光素子１の出力電流Ｉｐに比例した出力電流Ｉｐ’を出力するので、カレントミラー回路５ａの基準電流Ｉｒｅｆは受光素子Ｉｐに比例した電流値となる。カレントミラー回路５ａの電流出力トランジスタ５２のドレイン端子Ｄ４から出力される出力電流Ｉｏｕｔは、基準電流Ｉｒｅｆを折り返した電流であり、基準電流Ｉｒｅｆに比例した電流値である。したがって、コンデンサ３４は、受光素子１の出力電流Ｉｐに比例した電流Ｉｏｕｔで充電されることとなる。

本実施形態の光受信回路９０の場合には、受光素子１の出力電流Ｉｐに比例してアンダシュート発生のためのコンデンサ３４への電荷の充電量を制御することができるので、リミッタ回路４が動作しない条件においても安定してアンダシュートを発生させることができる。たとえば、リミッタ回路４動作前の出力電流Ｉｐの振幅が比較的小さい場合に、高温条件下では裾引き電流が長くなる傾向があるが、そのような場合であっても、アンダシュートを発生して、安定した立下りを実現することができる。

（第６の実施形態）
図１１（ａ）は、第６の実施形態に係る光結合装置を例示するブロック図である。図１１（ｂ）は、第６の実施形態に係る光結合装置の構造を例示する断面図である。
上述した実施形態に係る光受信回路は、光信号を送信する光送信回路とともに用いられて、光結合装置１１０とすることができる。光結合装置１１０は、入出力間で電圧レベルが異なることにより電気回路を直接接続して信号の伝送を行うことが困難な環境等で用いられる。光結合装置１１０は、たとえばフォトカプラである。

図１１（ａ）に示すように、本実施形態に係る光結合装置１１０は、発光素子１１１と、受信回路１１２と、を備える。

発光素子１１１は、たとえばＡｌＧａＡｓ等を含む赤外発光ダイオードである。発光素子１１１は、駆動回路１１４により駆動される。駆動回路１１４は、たとえばＶｄｄ１−Ｖｓｓ１の電圧を出力する外部電源に接続されて、信号入力端子ＩＮから信号が入力される。発光素子１１１は、入力信号にしたがって発光し、光信号を光受信回路１０に伝達する。Ｖｄｄ１は、たとえば＋５Ｖであり、Ｖｓｓ１は、たとえば−５Ｖである。

受信回路１１２は、上述した第１の実施形態の光受信回路１０を含む。伝送帯域等に応じて他の実施形態の光受信回路が用いられてももちろんよい。光受信回路１０は、受光した光信号を受光素子１で電流に変換して、トランスインピーダンス増幅回路３０によって電圧に変換して出力する。受信回路１１２は、上述したコンパレータのような波形整形回路１１３をさらに含んでもよい。波形整形回路１１３は、光受信回路１０の出力に接続される。波形整形回路１１３は、光受信回路１０から出力されたアナログの電圧信号を、しきい値と比較することによってデジタル信号に変換して出力端子ＯＵＴから出力する。光受信回路１０および波形整形回路１１３は、共通の電源で動作するのが好ましく、動作電圧はＶｄｄ２−Ｖｓｓ２である。Ｖｄｄ２は、たとえば３．３Ｖであり、Ｖｓｓ２は、たとえば０Ｖである。

図１１（ｂ）に示すように、光結合装置１１０は、発光素子１１１が半導体基板上に形成された発光素子チップ１１１ａがマウントされ、ボンディングワイヤ（図示せず）によって接続されたリードフレーム１２１と、受信回路１１２が半導体基板上に形成された受信回路チップ１１２ａがマウントされ、ボンディングワイヤ（図示せず）によって接続されたリードフレーム１２２と、を有する。リードフレーム１２１，１２２は、発光素子チップ１１１ａおよび受信回路チップ１１２ａがマウントされた面を向かい合わせるように配置される。向かい合わされて配置された発光素子チップ１１１ａおよび受信回路チップ１１２ａの部分は、光伝送損失を考慮した透明樹脂によって覆われる。さらにその外周部分は、たとえばトランスファモールド技術を用いて、エポキシ系の遮光性樹脂１２４で覆われる。光結合装置１１０は、発光素子チップ１１１ａがマウントされたリードフレーム１２１のリードを用いて、駆動回路１１４と電気的に接続され、受信回路チップ１１２ａがマウントされたリードフレーム１２２のリードから出力信号を得る。

光結合装置１１０は、広帯域で安定して動作することができる光受信回路１０を備えているので、微弱な信号から大振幅信号まで、誤出力を生じにくい信号伝送を、電気的に絶縁された環境の下で行うことができる。

（第７の実施形態）
図１２は、第７の実施形態に係る光通信システムを例示するブロック図である。
上述した実施形態に係る光受信回路１０は、光信号を送信する送信回路とともに用いられて、光通信システム１３０とすることができる。光通信システム１３０は、光ファイバ１３５を介して伝送された光信号を受信して電気信号に変換して出力する。

図１２に示すように、本実施形態に係る光通信システム１３０は、送信装置１３１と、光ファイバ１３５と、受信装置１４０と、を備える。送信装置１３１は、駆動回路１３２と、駆動回路１３２で駆動される発光素子１３３と、を有する。送信装置１３１の発光素子１３３は、光ファイバ１３５の端部で光学的に結合されて、光信号を伝送する。受信装置１４０は、光受信回路１０と、光受信回路１０から出力されるアナログ信号をデジタル信号に変換する波形整形回路１４２と、を有する。光ファイバ１３５の他方の端部は、受信装置１４０の光受信回路１０の受光素子１と光学的に結合されて、光ファイバ１３５を介して伝送されてきた光信号を受信する。光受信回路１０では、光信号をアナログの電気信号に変換して波形整形回路１４２に出力する。

本実施形態に係る光通信システム１３０は、誤出力を生じにくく、広帯域で安定して動作する光受信回路１０を備えているので、ダイナミックレンジを広げることが可能になる。したがって、通信距離を長くすることができ、伝送損失が大きい場合でも高ゲインで光信号を受信することができる。

上述のすべての実施形態においては、トランジスタには、ＭＯＳＦＥＴを用いることとしたが、一部または全部をバイポーラトランジスタに置き換えることもできる。バイポーラトランジスタのベースエミッタ間のしきい値電圧は、本質的に同じであり、トランジスタサイズと、電流密度を適切に設定することによって、上述の実施形態と同様の結果を得ることができる。

また、図示されたトランジスタの極性は、基準電位を高電位側とし、電源電位を低電位側に配置することによって、それぞれ逆極性のトランジスタを用いることができる。

以上説明した実施形態によれば、誤出力を生じにくく、安定に動作する光受信回路および光結合装置を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１受光素子、２，２ａ反転増幅回路、３帰還回路、４リミッタ回路、５，５ａカレントミラー回路、１０，４０，４０ａ，６０，６０ａ，７０，７０ａ，９０光受信回路、１４リミッタトランジスタ、２０基準電位、２１入力ノード、２３出力ノード、２４出力、２５電源電位、２６，２７接続ノード、３１第１の抵抗素子、３２第２の抵抗素子、３３第３の抵抗素子、３４コンデンサ、４２反転増幅トランジスタ、４６負荷回路、５１基準電流設定トランジスタ、５２電流出力トランジスタ、５３シャント抵抗、６１コンパレータ、６２基準電源、７１トランスインピーダンス増幅回路、７２レベルシフト回路、７３コンパレータ、７４遅延回路、７５基準電源回路、７６電流源、８１〜８３入力トランジスタ、８１ｉ〜８３ｉ入力端子、８１ｏ〜８２ｏ電流出力端子、９１サブ受光素子、１１０光結合装置、１１１発光素子、１１１ａ発光素子チップ、１１２受信回路、１１２ａ受信回路チップ、１１３波形整形回路、１１４駆動回路、１２１，１２２リードフレーム、１２３透明樹脂、１２４遮光性樹脂、１３０光通信システム、１３１送信装置、１３２送信回路、１３３発光素子、１３５光ファイバ、１４０受信装置、１４２波形整形回路

Claims

第１の電流信号を出力する第１の受光素子と、
前記第１の受光素子が接続された入力端子と、前記第１の電流信号に基づく電圧信号が出力される出力端子と、を有する反転増幅回路と、
前記入力端子と前記出力端子との間に直列に接続された第１の抵抗素子および第２の抵抗素子と、前記第１の抵抗素子と前記第２の抵抗素子との接続点と、基準電位、の間に直列接続された第３の抵抗素子およびコンデンサと、を含む第１の回路と、
前記第１の電流信号に基づいて出力される電流によって前記コンデンサを充電する充電回路と、
を備え、
前記充電回路は、前記コンデンサから放電される電荷量を増加するように補正する補正回路であり、
前記補正回路は、前記出力端子に接続された制御端子と、前記入力端子に接続された第１の主端子と、電源電位に接続された第２の主端子と、を有する第１導電形の第１のトランジスタを含む光受信回路。
前記補正回路は、前記第１のトランジスタの第１の主端子に流れる電流に基づいて基準電流が設定され、前記基準電流に比例する電流を前記コンデンサに流すカレントミラー回路を含む請求項１記載の光受信回路。
前記反転増幅回路は、前記入力端子に接続された制御端子と、前記基準電位に接続された第１の主端子と、前記出力端子に接続された第２の主端子と、を有する第１導電形の第２のトランジスタと、前記第２のトランジスタの第２の主端子に接続された負荷回路と、を含み、
前記カレントミラー回路は、第１の主端子が自己の制御端子に接続され、前記基準電流を生成する第２導電形の第３のトランジスタと、前記第３のトランジスタの制御端子が、自己の制御端子に接続されて前記電流を生成する第２導電形の第４のトランジスタと、を含む請求項２記載の光受信回路。
前記第１導電形は、Ｎ形であり、前記第２導電形は、Ｐ形である請求項３記載の光受信回路。
前記第１導電形は、ＮＰＮ形であり、前記第２導電形は、ＰＮＰ形である請求項３または４に記載の光受信回路。
前記出力端子に接続された第１の端子と、基準電圧を出力する基準電源に接続された第２の端子と、を含むコンパレータをさらに備えた請求項１〜５のいずれか１項に記載の光受信回路。
前記出力端子に接続された第１の端子と、基準電圧を出力する基準電源に接続された第２の端子と、を含むコンパレータと、
前記出力端子と前記コンパレータの入力との間に、前記出力端子の電圧をレベルシフトさせるレベルシフト回路と、をさらに備え、
前記コンパレータは、
前記レベルシフト回路から出力された第１の電圧信号を遅延させて第２の電圧信号を出力する遅延回路に接続された第３の端子をさらに含み、
前記第１〜第３の端子は、第１導電形の第１〜第３の入力トランジスタの制御端子にそれぞれ接続され、
互いに接続された、前記第１〜第３の入力トランジスタのそれぞれの第１の主端子と、前記基準電位と、の間に接続された電流源をさらに含み、
前記第１の入力トランジスタのトランジスタサイズは、前記第２の入力トランジスタおよび前記第３の入力トランジスタのそれぞれのトランジスタサイズの和とほぼ等しくなるように形成されており、前記第２の入力トランジスタおよび前記第３の入力トランジスタのそれぞれに流れる電流値の和と、前記第１の入力トランジスタに流れる電流値と、を比較して、これらの電流値の大きさが逆転した場合に、出力が反転する請求項１または２に記載の光受信回路。
前記出力端子に接続された第１の端子と、基準電圧を出力する基準電源に接続された第２の端子と、を含むコンパレータと、
前記出力端子と前記コンパレータの入力との間に、前記出力端子の電圧をレベルシフトさせるレベルシフト回路と、をさらに備え、
前記コンパレータは、
前記レベルシフト回路から出力された第１の電圧信号を遅延させて第２の電圧信号を出力する遅延回路に接続された第３の端子をさらに含み、
前記第１〜第３の端子は、第１導電形の第１〜第３の入力トランジスタの制御端子にそれぞれ接続され、
互いに接続された、前記第１〜第３の入力トランジスタのそれぞれの第１の主端子と、前記基準電位と、の間に接続された電流源をさらに含み、
前記第１の入力トランジスタのトランジスタサイズは、前記第２の入力トランジスタおよび前記第３の入力トランジスタのそれぞれのトランジスタサイズの和とほぼ等しくなるように形成されており、前記第２の入力トランジスタおよび前記第３の入力トランジスタのそれぞれに流れる電流値の和と、前記第１の入力トランジスタに流れる電流値と、を比較して、これらの電流値の大きさが逆転した場合に、出力が反転する請求項３〜５のいずれか１項に記載の光受信回路。
第１の電流信号を出力する第１の受光素子と、
前記第１の電流信号の大きさに比例する大きさを有する第２の電流信号を出力する第２の受光素子と、
前記第１の受光素子が接続された入力端子と、前記第１の電流信号に基づく電圧信号が出力される出力端子と、を有する反転増幅回路と、
前記入力端子と前記出力端子との間に直列に接続された第１の抵抗素子および第２の抵抗素子と、前記第１の抵抗素子と前記第２の抵抗素子との接続点と、基準電位、の間に直列接続された第３の抵抗素子およびコンデンサと、を含む第１の回路と、
前記第２の電流信号に基づいて出力される電流によって前記コンデンサを充電する充電回路と、
を備え、
前記充電回路は、前記コンデンサから放電される電荷量を増加するように補正する補正回路であり、前記第２の受光素子から出力される前記第２の電流信号に基づいて基準電流が設定され、前記基準電流に比例する電流を前記コンデンサに流すカレントミラー回路を含み、
前記カレントミラー回路は、第１の主端子が自己の制御端子に接続され、前記基準電流を生成する第１トランジスタと、前記第１トランジスタと同じ導電形であり、前記第１トランジスタの制御端子が自己の制御端子に接続されて前記電流を生成する第２トランジスタと、を含む光受信回路。
前記第１〜第４のトランジスタおよび前記第１〜第３の入力トランジスタは、ＭＯＳＦＥＴであり、
前記入力トランジスタのトランジスタサイズは、ゲート幅／ゲート長によって規定される請求項８記載の光受信回路。
前記第１〜第４のトランジスタおよび前記第１〜第３の入力トランジスタは、バイポーラトランジスタであり、
前記入力トランジスタのトランジスタサイズは、ベース−エミッタ接合面積で表される請求項８記載の光受信回路。
発光素子と、
前記発光素子の光信号を受光し、電流信号を出力する受光素子と、前記受光素子が接続された入力端子と、前記電流信号に基づく電圧信号が出力される出力端子と、を有する反転増幅回路と、前記入力端子と前記出力端子との間に直列に接続された第１の抵抗素子および第２の抵抗素子と、前記第１の抵抗素子と前記第２の抵抗素子との接続点と、基準電位と、の間に直列接続された第３の抵抗素子およびコンデンサと、を含む第１の回路と、前記電流信号に基づいて出力される電流によって前記コンデンサを充電する充電回路と、
を備え、
前記充電回路は、前記コンデンサから放電される電荷量を増加するように補正する補正回路であり、
前記補正回路は、前記出力端子に接続された制御端子と、前記入力端子に接続された第１の主端子と、電源電位に接続された第２の主端子と、を有する第１導電形の第１のトランジスタを有する光受信回路と、
を備えた光結合装置。