JP2015065505A - 信号振幅検出回路 - Google Patents

Abstract

【課題】高い周波数の入力信号の振幅を高精度で検出すること。【解決手段】振幅検出回路１１は、入力差動信号のピーク値を検出しピーク値を基に入力差動信号の振幅を検出する信号振幅検出回路であって、入力差動信号を受ける差動トランジスタ対２１ａ，２１ｂを有し、差動トランジスタ対２１ａ，２１ｂのエミッタ端子に電流源２５ａが共通に接続された差動回路２３と、差動トランジスタ対２１ａ，２１ｂのエミッタ端子に共通に接続され、ピーク値に相当するホールド電位を生成するホールドキャパシタ２７と、差動トランジスタ対２１ａ，２１ｂのエミッタ端子と電流源２５ｂとの間に接続されたスイッチ２９と、入力差動信号のレベルを検知するレベル検知回路３７とを備え、スイッチ２９は、レベル検知回路３７によって検知されたレベルが、ホールド電位よりも所定の量だけ低いレベルを超えている間だけ導通する。【選択図】図３

Description

本発明は、信号振幅検出回路に関するものである。

光通信で使用される光送信モジュールは、レーザダイオード等の光源と、ＥＡＭ（Electro-Absorption Modulator）やＭＺＭ（Mach-Zender Modulator）等の光変調器と、光変調器駆動回路により構成される。また、光変調器駆動回路には、光変調器に供給される駆動信号の振幅を検出するための振幅検出回路が付加される場合がある。３２Ｇｂｐｓや４０Ｇｂｐｓの高速通信で使用される光通信モジュールに備えられる振幅検出回路に対しては、１０ＧＨｚ程度までの高い周波数成分の信号の振幅検出が要求される。また、ＰＡＭ４（Pulse Amplitude Modulation 4）や１６ＱＡＭ（16 Quadrature Amplitude Modulation）等の多値変調の変調方式においては、従来の２値変調の場合に比較して、より正確な振幅検出精度が要求される。

このような振幅検出回路の一例としては、下記特許文献１に記載された構成が知られている。この振幅検出回路は、ピーク検出回路と平均値検出回路を含み、それらの出力の差分により振幅を検出する。ピーク検出回路は、主にオペアンプ回路とピークホールド回路からなり、検出対象の信号帯域を１０ＧＨｚ以上に設定したい場合には、１０ＧＨｚ以上の動作帯域のオペアンプ回路を内蔵することが要求される。また、オペアンプ回路の入力オフセットの値はピーク検出値の誤差になるため、誤差を低減するためにはオペアンプの利得を高く保つ必要がある。ここで、光変調器駆動回路の動作速度が４０Ｇｂｐｓの場合は、その動作帯域は３０ＧＨｚ程度である。同じトランジスタを用いてピーク検出回路に１０ＧＨｚ以上の高利得オペアンプを用いる場合、その消費電力は光変調器駆動回路の１／１０〜１／３程度と大きな値となる。このため、下記特許文献１に記載のピーク検出回路は、高い周波数の信号のピーク検出には適していない。

また、振幅検出回路の他の構成としては、下記非特許文献１に記載のものも知られている。この回路では、ピーク検出回路をピークホールド回路のみで構成しており、オペアンプを用いていないため、低消費電力でありながら高い周波数の信号の検出を可能にする。

特開２０１２−２１５６６２号公報

Daniel Kucharski, "Jitter Considerations in the Design of a 10-Gb/sAutomatic Gain Control Amplifier", IEEE Transactions of Microwave Theory and Techniques,Vol.53, No.2, February 2005.

上記非特許文献１に記載の振幅検出回路では、信号波形によっては検出する振幅の誤差が大きくなる場合があった。すなわち、入力信号のピーク値に近いオン時間のオフ時間に対する割合が小さくなるに従って、振幅検出誤差が劣化してしまう傾向にある。

そこで、本発明は、かかる課題に鑑みて為されたものであり、高い周波数の入力信号の振幅を高精度で検出することが可能な信号振幅検出回路を提供することを目的とする。

上記課題を解決するため、本発明の一側面に係る信号振幅検出回路は、入力差動信号のピーク値を検出し、ピーク値を基に入力差動信号の振幅を検出する信号振幅検出回路であって、入力差動信号を受ける差動トランジスタ対を有し、差動トランジスタ対の電流出力端子に第１の電流源が共通に接続された差動回路と、差動トランジスタ対の電流出力端子に共通に接続され、ピーク値に相当するホールド電位を生成するホールドキャパシタと、差動トランジスタ対の電流出力端子と第２の電流源との間に接続されたスイッチと、入力差動信号のレベルを検知するレベル検知回路と、を備え、スイッチは、レベル検知回路によって検知されたレベルが、ホールド電位よりも所定の量だけ低いレベルを超えている間だけ導通する。

或いは、本発明の別の側面に係る信号振幅検出回路は、入力信号のピーク値を検出し、ピーク値を基に入力差動信号の振幅を検出する信号振幅検出回路であって、入力信号を制御端子に受け、電流出力端子に第１の電流源とホールドキャパシタとの並列回路が接続されたトランジスタと、トランジスタの電流出力端子と第２の電流源との間に接続されたスイッチと、入力信号のレベルを検知するレベル検知回路と、を備え、スイッチは、レベル検知回路によって検知されたレベルが、ホールドキャパシタによって規定されるホールド電位よりも所定の量だけ低いレベルを超えている間だけ導通する。

本発明によれば、高い周波数の入力信号の振幅を高精度で検出することが可能な信号振幅検出回路を提供することができる。

本発明の好適な一実施形態に係る光送信モジュールの概略構成を示すブロック図である。 図１の光変調器駆動回路７の詳細構成を示すブロック図である。 図１の振幅検出回路１１の回路図である。 、（ａ）は、振幅検出回路１１のトランジスタ２１ａ，２１ｂ，２１ｃのそれぞれのエミッタ電流Ｉｅ１，Ｉｅ２，Ｉｅ３の時間変化を示す図、（ｂ）は、振幅検出回路１１における差動信号Ｖｏｕｔ，ＶｏｕｔＢ、及び検出信号Ｖａｍ，Ｖｐｍの時間変化を示す図、（ｃ）は、振幅検出回路１１において電流源２５ｂから差動回路２３に供給される電流値Ｉｓｗ１の時間変化を示す図である。 図３の振幅検出回路１１の詳細構成を示す回路図である。 比較例にかかる振幅検出回路９１１の回路図である。 （ａ）は、振幅検出回路９１１のトランジスタ２１ａ，２１ｂ，２１ｃのそれぞれのエミッタ電流Ｉｅ１，Ｉｅ２，Ｉｅ３の時間変化を示す図、（ｂ）は、振幅検出回路９１１における差動信号Ｖｏｕｔ，ＶｏｕｔＢ、及び検出信号Ｖａｍ，Ｖｐｍの時間変化を示す図である。 （ａ）は、振幅検出回路９１１のトランジスタ２１ａ，２１ｂ，２１ｃのそれぞれのエミッタ電流Ｉｅ１，Ｉｅ２，Ｉｅ３の短時間の時間変化を示す図、（ｂ）は、振幅検出回路９１１における差動信号Ｖｏｕｔ，ＶｏｕｔＢ、及び検出信号Ｖａｍ，Ｖｐｍの短時間の時間変化を示す図である。 差動信号Ｖｏｕｔ，ＶｏｕｔＢの信号波形の例を示す波形図である。

本発明の一側面に係る信号振幅検出回路は、入力差動信号のピーク値を検出し、ピーク値を基に入力差動信号の振幅を検出する信号振幅検出回路であって、入力差動信号を受ける差動トランジスタ対を有し、差動トランジスタ対の電流出力端子に第１の電流源が共通に接続された差動回路と、差動トランジスタ対の電流出力端子に共通に接続され、ピーク値に相当するホールド電位を生成するホールドキャパシタと、差動トランジスタ対の電流出力端子と第２の電流源との間に接続されたスイッチと、入力差動信号のレベルを検知するレベル検知回路と、を備え、スイッチは、レベル検知回路によって検知されたレベルが、ホールド電位よりも所定の量だけ低いレベルを超えている間だけ導通する。

かかる信号振幅検出回路によれば、第１の電流源によって駆動される差動トランジスタ対を含む差動回路の電流出力端子にホールドキャパシタが接続される構成により、入力差動信号のピーク値に相当するホールド電位がホールドキャパシタによって生成される。さらに、スイッチにより、入力差動信号のレベルがホールド電位の近傍に上昇している間だけ、差動トランジスタ対の電流出力端子に対してホールドキャパシタに並列に第２の電流源が接続されるので、入力差動信号の波形に影響を受けることなく、ホールド電位を入力差動信号のピーク値に近く維持することができる。その結果、高周波数の入力差動信号の振幅を高精度で検出することができる。

ここで、上記信号振幅検出回路では、入力差動信号の平均値を検知する平均値検知回路をさらに備え、ホールド電位と平均値との差により入力差動信号の振幅を検出する、ことが好適である。かかる構成を採れば、入力差動信号のオフセットの影響も加味して入力差動信号の振幅を高精度で検出することができる。

また、平均値検知回路を駆動する電流源の電流値と、第２の電流源の電流値とはほぼ等しい、ことも好適である。この場合、入力差動信号の平均値と入力差動信号のピーク値とを同条件で検出することができる。その結果、入力差動信号の振幅をさらに高精度に検出することができる。

或いは、本発明の別の側面に係る信号振幅検出回路は、入力信号のピーク値を検出し、ピーク値を基に入力差動信号の振幅を検出する信号振幅検出回路であって、入力信号を制御端子に受け、電流出力端子に第１の電流源とホールドキャパシタとの並列回路が接続されたトランジスタと、トランジスタの電流出力端子と第２の電流源との間に接続されたスイッチと、入力信号のレベルを検知するレベル検知回路と、を備え、スイッチは、レベル検知回路によって検知されたレベルが、ホールドキャパシタによって規定されるホールド電位よりも所定の量だけ低いレベルを超えている間だけ導通する。

このような信号振幅検出回路によれば、第１の電流源によって駆動されるトランジスタの電流出力端子にホールドキャパシタが接続される構成により、入力信号のピーク値に相当するホールド電位がホールドキャパシタによって生成される。さらに、スイッチにより、入力信号のレベルがホールド電位の近傍に上昇している間だけ、トランジスタの電流出力端子に対してホールドキャパシタに並列に第２の電流源が接続されるので、入力信号の波形に影響を受けることなく、ホールド電位を入力信号のピーク値に近く維持することができる。その結果、高周波数の入力信号の振幅を高精度で検出することができる。

ここで、上記信号振幅検出回路では、第１の電流源の電流値は、第２の電流源の電流値よりも小さい、ことが好適である。こうすれば、入力信号の振幅が変動した場合であっても精度よく検出することができる。

また、ホールド電位よりも所定の量だけ低いレベルと、入力信号のレベルとを比較するコンパレータをさらに備える、ことも好適である。かかる構成を採れば、簡易な回路構成で、入力信号の振幅を高精度で検出することができる。

以下、添付図面を参照しながら本発明による信号振幅検出回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の好適な一実施形態に係る光送信モジュールの概略構成を示すブロック図である。この光送信モジュール１は、レーザダイオード等の光源３と、光源によって生成された連続光（ＣＷ：Continuous Wave）を変調して変調光を出力する光変調器５と、光変調器５を駆動する光変調器駆動回路７とによって構成される。光変調器駆動回路７は、外部から互いに相補的な入力信号を受けて、入力信号を２つの駆動信号に増幅する差動増幅器９と、差動増幅器９の２つの出力に接続されて２つの駆動信号の振幅を検出する振幅検出回路（信号振幅検出回路）１１とを内蔵している。この振幅検出回路１１による振幅の検出信号は外部に出力される。

図２には、光変調器駆動回路７の詳細構成を示している。光変調器駆動回路７に内蔵される差動増幅器９には、その非反転入力に入力信号Ｖｉｎが入力され、その反転入力に入力信号Ｖｉｎに対して相補的な信号である入力信号ＶｉｎＢが入力される。そして、差動増幅器９は、入力信号Ｖｉｎ，ＶｉｎＢを増幅することによって、２つの駆動信号（差動信号）Ｖｏｕｔ，ＶｏｕｔＢを出力する。また、光変調器駆動回路７に内蔵される振幅検出回路１１は、ピーク値検出回路１３と平均値検出回路（平均値検知回路）１５とを含んで構成される。ピーク値検出回路１３は、差動信号Ｖｏｕｔ，ＶｏｕｔＢのピーク値を検出する。平均値検出回路１５は、差動信号Ｖｏｕｔ，ＶｏｕｔＢの平均値を検知する。さらに、振幅検出回路１１は、ピーク値検出回路１３によって検出されたピーク値と平均値検出回路１５によって検出された平均値との差分値を生成し、それらの差分値を基に差動信号Ｖｏｕｔ，ＶｏｕｔＢの振幅を検出して出力する。

以下、図３を参照しながら、振幅検出回路１１の回路構成及びその機能について説明する。図３は、振幅検出回路１１の回路図である。

振幅検出回路１１を構成するピーク値検出回路１３は、エミッタフォロアとして接続された差動トランジスタ対である２つのトランジスタ２１ａ，２１ｂを含む差動回路２３と、トランジスタ２１ａ，２１ｂのエミッタ端子（電流出力端子）に共通に接続された電流源２５ａ及びホールドキャパシタ２７からなる並列回路と、トランジスタ２１ａ，２１ｂのエミッタ端子に後述するスイッチ２９を介して共通に接続された電流源２５ｂとを備えている。このような構成のピーク値検出回路１３は、オペアンプを用いておらず、トランジスタ２１ａ，２１ｂのエミッタフォロアの帯域のみで検出可能な信号帯域が決まるため、広帯域化が容易であり、１０ＧＨｚ以上にも設定可能である。

トランジスタ２１ａ，２１ｂは、それぞれの制御端子（ベース端子）が入力端子ＩＮ，ＩＮＢに接続され、入力端子ＩＮ，ＩＮＢから差動信号Ｖｏｕｔ，ＶｏｕｔＢがそれぞれ入力される。入力端子ＩＮの電位がハイレベルの場合には、トランジスタ２１ａがオンし、ピークホールド回路の役割をする。入力端子ＩＮＢがハイレベルの場合には、トランジスタ２１ｂがオンし、ピークホールド回路の役割をする。トランジスタ２１ａ，２１ｂは、ピークホールド回路の充電用ダイオードの機能も兼ねている。

電流源２５ｂは、トランジスタ２１ａ，２１ｂのいずれかがオンしたときにエミッタ電流を供給する電流源であり、例えば、その電流値Ｉ１は１０μＡ〜１００μＡ程度に設定される。電流源２５ａは、差動信号Ｖｏｕｔ，ＶｏｕｔＢの振幅が大きい状態から小さい状態に変動したときにホールドキャパシタ２７を放電させるための電流源であり、その電流値Ｉ１ｂは電流源２５ｂの電流値Ｉ１に対して１／１０程度に小さく設定される。

ホールドキャパシタ２７は、トランジスタ２１ａ，２１ｂのエミッタ電流を充電することにより、差動信号Ｖｏｕｔ，ＶｏｕｔＢのピーク値に相当するホールド電位を生成する。例えば、ホールドキャパシタ２７の容量は１ｐＦ〜１μＦに設定される。このホールドキャパシタ２７によって生成されたホールド電位は、ピーク値検出信号Ｖｐｍとして出力される。

振幅検出回路１１を構成する平均値検出回路１５は、差動信号Ｖｏｕｔ，ＶｏｕｔＢの平均値電圧に対するレベルシフト回路であり、トランジスタ２１ｃと、トランジスタ２１ｃのエミッタ端子に接続された電流源２５ｃ及びキャパシタ３１からなる並列回路と、入力端子ＩＮ，ＩＮＢ間に直列に接続された抵抗素子３３ａ，３３ｂとを備えている。

トランジスタ２１ｃは、そのベース端子が２つの抵抗素子３３ａ，３３ｂの間に接続され、差動信号Ｖｏｕｔ，ＶｏｕｔＢの平均値電圧が入力される。このトランジスタ２１ｃは電流源２５ｃによってエミッタ電流が供給されることにより、エミッタ端子に差動信号Ｖｏｕｔ，ＶｏｕｔＢの平均値に相当する平均値検出信号Ｖａｍを生成し出力する。キャパシタ３１は、平均値検出時のノイズ除去用の素子であり、１ｐＦ〜１０ｐＦ程度の容量に設定される。

ここで、トランジスタ２１ｃのベース−エミッタ間電圧Ｖｂｅが、トランジスタ２１ａ，２１ｂのオン時の電圧Ｖｂｅに等しい値になるように、電流源２５ｃの電流値Ｉ３が設定される。これにより、ピーク値検出信号Ｖｐｍと平均値検出信号Ｖａｍとの差を基に差動信号Ｖｏｕｔ，ＶｏｕｔＢの振幅を検出する際に、電圧Ｖｂｅが相殺されることにより振幅検出の精度を向上させることができる。つまり、トランジスタ２１ａ，２１ｂのエミッタサイズと電流源２５ｂの電流値Ｉ１との比と、トランジスタ２１ｃのエミッタサイズと電流源２５ｃの電流値Ｉ３との比が等しくなるように設定される。好ましくは、トランジスタ２１ａ，２１ｂ，２１ｃのエミッタサイズを同一にし、電流源２５ｃの電流値Ｉ３を電流源２５ｂの電流値Ｉ１と等しく設定する。

さらに、振幅検出回路１１は、トランジスタ２１ａ，２１ｂのエミッタ端子と電流源２５ｂとの間に介在するスイッチ２９と、コンパレータ３４と、２つのダイオード３５ａ，３５ｂを含むレベル検知回路３７とを備えている。

ダイオード３５ａ，３５ｂは、それぞれ、アノード端子が入力端子ＩＮ，ＩＮＢに接続されて差動信号Ｖｏｕｔ，ＶｏｕｔＢのレベルを検出するレベルシフトダイオードである。すなわち、ダイオード３５ａ，３５ｂは、それぞれ、カソード端子に差動信号Ｖｏｕｔ，ＶｏｕｔＢのレベルに相当する検出電圧を生成する。このダイオード３５ａ，３５ｂによる電位シフト量は、トランジスタ２１ａ，２１ｂがオンした際と同じ電位シフト量となるように設定されている。

コンパレータ３４には、ダイオード３５ａ，３５ｂからの２つの検出電圧と、ピーク値検出信号Ｖｐｍに負電圧−Ｖ１が加えられた参照電圧Ｖｒｅｆとが入力される。このコンパレータ３４は、２つの検出電圧と、参照電圧Ｖｒｅｆ＝Ｖｐｍ−Ｖ１とを比較する。詳細には、コンパレータ３４は、２つの検出信号のいずれかがピーク値検出信号Ｖｐｍよりも所定電圧Ｖ１だけ低い電圧レベルＶｒｅｆを超えている間は、スイッチ２９をオンし（導通させ）、それ以外の時間においてはスイッチ２９をオフする（遮断する）。この所定電圧Ｖ１は、１０ｍＶ〜１００ｍＶ程度の小さな値に設定される。

本実施形態に係る振幅検出回路１１の作用効果について、比較例と比較しつつ説明する。

図６には、比較例にかかる振幅検出回路９１１の構成を示している。同図に示す振幅検出回路９１１は、差動回路２３に電流を供給する電流源が電流源２５ｂのみである点と、スイッチ２９、コンパレータ３４、及びレベル検知回路３７を備えない点とが、本実施形態の振幅検出回路１１と異なる。

図７には振幅検出回路９１１の動作状態を示しており、（ａ）には、振幅検出回路９１１のトランジスタ２１ａ，２１ｂ，２１ｃのそれぞれのエミッタ電流Ｉｅ１，Ｉｅ２，Ｉｅ３の時間変化を示しており、（ｂ）には、差動信号Ｖｏｕｔ，ＶｏｕｔＢ、及び検出信号Ｖａｍ，Ｖｐｍの時間変化を示している。

同図に示すように、時刻Ｔ１において、入力端子ＩＮ，ＩＮＢに振幅Ｖａｍｐの信号が入力されると、オン時のエミッタ電流Ｉｅ１，Ｉｅ２が電流源２５ｂの電流値Ｉ１よりも増加し、ホールドキャパシタ２７に電荷が充電されて、ピーク値検出信号Ｖｐｍが上昇する。時刻Ｔ１からセットアップ時間Ｔｓｔ経過後には、差動信号Ｖｏｕｔ，ＶｏｕｔＢのピーク電圧をＶｐｅａｋ１、トランジスタ２１ａのベース−エミッタ間電圧をＶｂｅ１とすると、ピーク値検出信号Ｖｐｍは、Ｖｐｅａｋ１−Ｖｂｅ１で計算される電圧に収束する。振幅検出回路９１１によって、収束後の検出信号Ｖａｍ，Ｖｐｍを基に、それらの差分Ｖａｍ−Ｖｐｍが生成され、その差分の２倍の値が差動信号Ｖｏｕｔ，ＶｏｕｔＢの振幅Ｖａｍｐに相当する値として検出される。

また、図８には収束後の信号周期と同程度の短時間での振幅検出回路９１１の動作状態を示しており、（ａ）には、振幅検出回路９１１のトランジスタ２１ａ，２１ｂ，２１ｃのそれぞれのエミッタ電流Ｉｅ１，Ｉｅ２，Ｉｅ３の時間変化を示しており、（ｂ）には、差動信号Ｖｏｕｔ，ＶｏｕｔＢ、及び検出信号Ｖａｍ，Ｖｐｍの時間変化を示している。ここでは、差動信号Ｖｏｕｔ，ＶｏｕｔＢは、ＮＲＺ（Non-Return-to-Zero）信号としている。

トランジスタ２１ａ，２１ｂ，２１ｃのベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２，Ｖｂｅ３は、それぞれ、トランジスタ２１ａのエミッタ電流オン時の電圧、トランジスタ２１ｂのエミッタ電流オン時の電圧、及びトランジスタ２１ｃの定常的なエミッタ電流の発生時の電圧である。これらのエミッタ電流が同じ値であるため、電圧Ｖｂｅ１，Ｖｂｅ２，Ｖｂｅ３は互いに同じ値に設定される。振幅検出回路９１１は、上述したように、検出信号Ｖａｍ，Ｖｐｍの差分から振幅を検出可能にされているため、電圧Ｖｂｅ１と電圧Ｖｂ３とが等しい状態でのみ正確に振幅を検出できる。そのためには、エミッタ電流Ｉｅ１，Ｉｅ２，Ｉｅ３を、Ｉｅ１＝Ｉｅ２＝Ｉｅ３と等しくなるように設定する必要がある。この条件を満たすために、電流源２５ｂ，２５ｃの電流値Ｉ１，Ｉ３が、Ｉ１＝Ｉ３と等しく設計される。しかし、差動信号Ｖｏｕｔ，ＶｏｕｔＢの信号波形によっては、エミッタ電流Ｉｅ１と電流値Ｉ１の差が大きくなり、上記の条件を満たさなくなる場合があった。その結果、検出される振幅の精度が低下する傾向にあった。

例えば、差動信号Ｖｏｕｔ，ＶｏｕｔＢの信号波形の例としては、図９（ａ）〜（ｃ）に示す波形が想定される。これらの図には、トランジスタ２１ａ或いはトランジスタ２１ｂがオン状態の時間（オン時間）を“ＯＮ”で示し、トランジスタ２１ａ及びトランジスタ２１ｂの両方がオフ状態の時間（オフ時間）を“ＯＦＦ”で示している。

図９（ａ）に示す波形は２値のＮＲＺ信号を示しているが、この場合は、信号遷移時の僅かな時間のみオフ時間となり、他の時間はオン時間となるため、全体の時間に対するオフ時間の割合は低い。図９（ｂ）に示す波形はＰＡＭ４及び１６ＱＡＭに用いられる４値の信号を示している。この場合、値“１”、“２”の時間はオフ状態であるため、値“０”、“１”、“２”、“３”の出現割合が等しいとすると、全体の時間に対するオフ時間の割合が０．５程度になる。図９（ｃ）に示す波形はアナログ信号の代表例としてＳＩＮ関数信号を示している。この場合はピークの時間のみオン状態となるため、全体の時間に対するオフ時間の割合が大きく、例えば、オフ時間／（オフ時間＋オン時間）〜０．８となる。

このような波形の差動信号Ｖｏｕｔ，ＶｏｕｔＢを振幅検出回路９１１で検出する場合は、オフ時間の割合が高くなればなるほど、トランジスタ２１ａ，２１ｂのオン状態でのエミッタ電流Ｉｅ１，Ｉｅ２の電流値Ｉ１からの増加量が大きくなってしまう。その結果、トランジスタ２１ａ，２１ｂの電圧Ｖｂｅ１，Ｖｂｅ２と、トランジスタ２１ｃの電圧Ｖｂｅ３とが等しくなくなってしまい、検出信号Ｖａｍ，Ｖｐｍの差分を基に検出する振幅の精度が著しく低下してしまう場合があった。例えば、図９（ｂ）に示す波形の場合、全体の時間におけるオン時間の割合は０．５であり、オン時のＩｅ１、Ｉｅ２の値はＩ１のほぼ倍の値となる。また、図９（ｃ）の波形の場合、オン時間の割合は０．２程度であり、オン時のＩｅ１、Ｉｅ２の値は、Ｉ１のほぼ５倍の値となる。

これに対して、図４には収束後の信号周期と同程度の短時間での本実施形態の振幅検出回路１１の動作状態を示しており、（ａ）には、振幅検出回路１１のトランジスタ２１ａ，２１ｂ，２１ｃのそれぞれのエミッタ電流Ｉｅ１，Ｉｅ２，Ｉｅ３の時間変化を示しており、（ｂ）には、差動信号Ｖｏｕｔ，ＶｏｕｔＢ、及び検出信号Ｖａｍ，Ｖｐｍの時間変化を示しており、（ｃ）には、電流源２５ｂから差動回路２３に供給される電流値Ｉｓｗ１の時間変化を示している。

このように、差動信号Ｖｏｕｔ，ＶｏｕｔＢがピーク電位の時間においてはスイッチ２９がオンし、差動信号Ｖｏｕｔ，ＶｏｕｔＢがピーク電位に上昇していない時間においてはスイッチ２９がオフする。これにより、図９に示したオフ時間は電流Ｉｓｗ１がオフされる。これにより、トランジスタ２１ａ，２１ｂとトランジスタ２１ｃとの間での電圧Ｖｂｅの誤差が小さくでき、振幅検出誤差が低減される。なお、電流Ｉｓｗ１のオン、オフのタイミングと、エミッタ電流Ｉｅ１，Ｉｅ２のオン、オフのタイミングは必ずしも一致する必要はない。オン時間及びオフ時間の比率が近く設定されれば良い。その観点から、スイッチ２９、コンパレータ３４、及びレベル検知回路３７の信号遅延は問題とならないため、回路の消費電力は低く抑えることができる。

次に、振幅検出回路１１の実施例について説明する。図５は、振幅検出回路１１の詳細構成を示す回路図である。

同図に示す振幅検出回路１１においては、ダイオード３５ａ，３５ｂのアノード端子には、それぞれ、トランジスタによって構成されるエミッタフォロア回路４１ａ，４１ｂを介して入力端子ＩＮ，ＩＮＢに接続され、ダイオード３５ａ，３５ｂのカソード端子には、それぞれ、電流値ＩＬ１，ＩＬ２の電流源４３ａ，４３ｂが接続されている。例えば、電流値ＩＬ１，ＩＬ２は、１０μＡ〜１００μＡの範囲に設定される。これにより、ダイオード３５ａ，３５ｂのカソード端子には、それぞれ、差動信号Ｖｏｕｔ，ＶｏｕｔＢをダイオード２段分レベルシフトした電位が生成される。

また、トランジスタ４５ａ，４５ｂ及びトランジスタ４７によって、スイッチ２９及びコンパレータ３４の機能が実現されている。具体的には、トランジスタ２１ａ，２１ｂのエミッタ端子にトランジスタ４５ａ，４５ｂのコレクタ端子が共通に接続され、トランジスタ４５ａ，４５ｂのエミッタ端子が電流源２５ｂに共通に接続され、トランジスタ４５ａ，４５ｂのベース端子が、それぞれ、ダイオード３５ａ，３５ｂのカソード端子に接続されている。また、トランジスタ４７のコレクタ端子はバイアスされ、そのエミッタ端子は電流源２５ｂに接続されている。さらに、トランジスタ４７のベース端子は、抵抗素子４９及びエミッタフォロア回路５１を介して検出信号Ｖｐｍが印加されるとともに、電流値Ｉｖ１の電流源５３が接続されている。このエミッタフォロア回路５１は、検出信号Ｖｐｍを分岐させるためのトランジスタであり、検出信号Ｖｐｍをダイオード１個分レベルシフトさせる。抵抗素子４９は、電流源５３から供給される電流に応じた電圧降下を発生させることにより、検出信号Ｖｐｍに負電圧−Ｖ１を加えて参照電圧Ｖｒｅｆを生成するための素子である。例えば、この電圧Ｖ１は５０ｍＶ程度に設定される。このような構成により、ダイオード３５ａ，３５ｂからの２つの検出電圧と参照電圧Ｖｒｅｆとを比較し、２つの検出電圧の少なくとも一方が参照電圧Ｖｒｅｆを超える場合には、電流値Ｉｓｗ１をオンしＩｓｗ１＝Ｉ１と設定することができる。トランジスタ４５ａ，４５ｂ，４７は、１０〜１００μＡ程度の小さい電流値Ｉ１をスイッチするだけであるため、それらの動作速度を高速にすることが容易であり、４０Ｇｂｐｓ程度の通信速度における動作も可能である。

一般に、差動のピークホールド回路においては、差動トランジスタ対のエミッタに、ホールド用キャパシタに加えて差動回路を動作させるための電流源を接続することが必須である。キャパシタと電流源との間には何も接続されていないので、このキャパシタからは定電流放電が常に生じていることになる。そして、ピークに至らない時間の割合が大きい信号が入力信号として与えられると、差動トランジスタ対がオンになる時間の割合が小さくなり、オン時のエミッタ電流が、電流源の電流値よりも増加する。一方で、平均値検出回路のトランジスタでは、入力信号の平均値を常に検知しているので、そのエミッタ電流値は、入力信号のピークに至らない時間の割合に影響されずに、電流源の電流値と等しい。従って、ピークホールド回路と平均値検出回路との差により信号振幅を検出する場合には、ピークに至らない時間の割合により誤差を生じることになる。

本実施形態の振幅検出回路１１では、ピークに至らない時間の割合に関わらず、ピークホールド回路を構成する差動トランジスタのオン時におけるエミッタ電流が、電流源２５ｂの電流値とほぼ等しくなる。これは、ピークに至らない時間は、トランジスタ４５ａと４５ｂのベース電位が、トランジスタ４７のベース電位より低くなるため、電流源２５ｂの電流はトランジスタ４７に流れ、ホールドキャパシタ２７からは放電されないためである。また、電流源２５ａからは定電流が放電されているが、その電流値は電流源２５ｂに比べて１０分の１程度と小さい値に設定されており、トランジスタ２１ａ、２１ｂのオン時のエミッタ電流に影響を与えない。電流源２５ａの役割は、入力信号のピーク値が大きい値から小さい値に変化した場合に、Ｖｐｍ電位を低下させる目的にある。入力信号のピーク値が、ある大きい値からそれよりも小さい値に変化し、ピークホールド回路のホールド時間より長い時間が経過する場合、つまり、Ｖｐｍ電位がある高い電位から、ある低い電位に変化するべき場合における動作を考える。これは、図７の時間軸Ｔ２からＴ２＋Ｔｓｔの間の動作に相当する。この場合、ＶｐｍはＴｓｔの時間を経て低いピークに対応した電位まで低下する必要がある。しかし、Ｔ２からＴ２＋Ｔｓｔの期間は、Ｖｐｍ電位は入力信号のピーク値に対して高い電位にあるため、トランジスタ４７のベース電位は常にトランジスタ４５ａ，４５ｂのベース電位より高い状態にある。このため、電流源２５ｂの電流は全てトランジスタ４７のエミッタに流れ、ホールド用キャパシタ２７の放電に寄与しない。しかし、電流源２５ａの電流は常にキャパシタ２７を放電しているため、これによりＶｐｍ電位が低下する。時間Ｔ２＋Ｔｓｔ以降においては、電流源２５ｂの電流が入力信号のピークに至る時間割合と同じ時間割合でキャパシタ２７の放電を開始し、トランジスタ２１ａ、２１ｂのオンによる充電電流と平衡し、Ｖｐｍ電位はある値に収束する。このように、入力信号のピークが大きい値から小さい値に変化した場合においても、ホールドレベルを追随させることができる。

以上、本発明に係る好適な実施形態について図示し説明してきたが、本発明は上述した特定の実施形態に限定されるものではない。すなわち、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能であることは、当業者によって容易に認識される。

１…光送信モジュール、３…光源、５…光変調器、７…光変調器駆動回路、９…差動増幅器、１１…振幅検出回路、１３…ピーク値検出回路、１５…平均値検出回路、２１ａ，２１ｂ…差動トランジスタ対、２３…差動回路、２５ａ，２５ｂ…電流源、２７…ホールドキャパシタ、２９…スイッチ、３４…コンパレータ、３７…レベル検知回路、ＩＮ，ＩＮＢ…入力端子。

Claims (6)

1. 入力差動信号のピーク値を検出し、前記ピーク値を基に前記入力差動信号の振幅を検出する信号振幅検出回路であって、
   前記入力差動信号を受ける差動トランジスタ対を有し、前記差動トランジスタ対の電流出力端子に第１の電流源が共通に接続された差動回路と、
   前記差動トランジスタ対の電流出力端子に共通に接続され、前記ピーク値に相当するホールド電位を生成するホールドキャパシタと、
   前記差動トランジスタ対の電流出力端子と第２の電流源との間に接続されたスイッチと、
   前記入力差動信号のレベルを検知するレベル検知回路と、
   を備え、
   前記スイッチは、前記レベル検知回路によって検知された前記レベルが、前記ホールド電位よりも所定の量だけ低いレベルを超えている間だけ導通する、
   信号振幅検出回路。
2. 前記入力差動信号の平均値を検知する平均値検知回路をさらに備え、
   前記ホールド電位と前記平均値との差により前記入力差動信号の振幅を検出する、
   請求項１記載の信号振幅検出回路。
3. 前記平均値検知回路を駆動する電流源の電流値と、前記第２の電流源の電流値とはほぼ等しい、
   請求項２に記載の信号振幅検出回路。
4. 入力信号のピーク値を検出し、前記ピーク値を基に前記入力差動信号の振幅を検出する信号振幅検出回路であって、
   前記入力信号を制御端子に受け、電流出力端子に第１の電流源とホールドキャパシタとの並列回路が接続されたトランジスタと、
   前記トランジスタの電流出力端子と第２の電流源との間に接続されたスイッチと、
   前記入力信号のレベルを検知するレベル検知回路と、
   を備え、
   前記スイッチは、前記レベル検知回路によって検知された前記レベルが、前記ホールドキャパシタによって規定されるホールド電位よりも所定の量だけ低いレベルを超えている間だけ導通する、
   信号振幅検出回路。
5. 前記第１の電流源の電流値は、前記第２の電流源の電流値よりも小さい、
   請求項４記載の信号振幅検出回路。
6. 前記ホールド電位よりも所定の量だけ低いレベルと、前記入力信号のレベルとを比較するコンパレータをさらに備える、
   請求項４又は５記載の信号振幅検出回路。

Images