ITTO20060515A1 - "dispositivo per rivelare il valore di picco di un segnale" - Google Patents

Description

DESCRIZIONE dell'invenzione industriale dal titolo: "Dispositivo per rivelare il valore di picco di un segnale",

di: STMicroelectronics S.r.l., nazionalità italiana, Via C. Olivetti, 2 - 20041 Agrate Brianza (MI), Inventori designati: Calogero Davide PRESTI, Francesco CARRARA, Antonino SCUDERI, Giuseppe PALMISANO.

Depositata il: 14 luglio 2006

* ★ Ί*Γ

TESTO DELIA DESCRIZIONE

Campo dell'invenzione

La presente invenzione si riferisce ai dispositivi rivelatori di picco e riguarda in particolare un dispositivo per rivelare il valore di picco di un segnale il cui fattore di cresta non è conosciuto a priori. L'invenzione è stata sviluppata con particolare attenzione al possibile impiego nel campo delle telecomunicazioni.

Descrizione della tecnica nota

La misura del valore di picco di un segnale ripetitivo riveste un ruolo importante in diverse applicazioni, soprattutto nel campo delle telecomunicazioni. Tale compito è delegato a circuiti che prendono il nome di rivelatori di picco. Essi sono utilizzati, ad esempio, nei sistemi retroazionati di controllo del guadagno in ricevitori radio e nei collegamenti in fibra ottica, oppure in amplificatori di potenza con "envelope elimination and restoration".

I rivelatori di picco possono essere efficacemente utilizzati anche per la protezione di transistori di potenza dalle elevate sovratensioni che si manifestano in caso di forte disadattamento in uscita. Un tale circuito deve essere integrato insieme al transistore di potenza, poiché ha il compito di monitorare l'effettiva tensione massima al terminale di uscita (drain/collettore) del transistore e produrre un segnale di controllo per attivare con prontezza e precisione la circuiteria di protezione.

Tuttavia, le soluzioni tradizionali soffrono di vari problemi quali, ad esempio:

il fattore di cresta della tensione al terminale di uscita (drain/collettore) può variare considerevolmente in funzione della fase del coefficiente di riflessione del carico. Purtroppo, le topologie circuitali note sono molto sensibili alla effettiva forma della tensione da rivelare, di fatto producendo un'uscita tanto più sottostimata quanto più elevato è il fattore di cresta della tensione da misurare; e

il segnale di uscita è una funzione nonlineare del valore di picco in ingresso.

Questi fenomeni obbligano a sovra-proteggere il transistore di potenza, provocando un calo sensibile delle prestazioni nominali. Inoltre, gli stessi fenomeni sono più accentuati se ci si riferisce ad implementazioni MOSFET delle topologie tradizionalmente adottate. Oltre a ciò, il progetto di tali circuiti è reso particolarmente critico nel caso di segnali ad alta frequenza e/o in presenza di vincoli di dissipazione di potenza.

Le soluzioni proposte in letteratura per la rivelazione di picco comprendono normalmente un elemento per raddrizzare la tensione di ingresso e un condensatore per mantenere il valore di picco.

In J. Millman, A. Grabel, "Microelettronica", McGrawHill (1994), p. 60, viene descritto un primo circuito rivelatore di picco, riprodotto in figura la. L'elemento raddrizzatore è in questo caso rappresentato da un diodo DI, la cui corrente i0dipende dalla tensione applicata secondo la funzione indicata con fD. L'elemento di accumulo è invece rappresentato da una capacità C. Il generatore IDiSserve a scaricare la capacità C e determina quanto velocemente il circuito rivela variazioni negative del valore di picco del segnale. In tale topologia, la corrente di carica i0della capacità C proviene dal segnale di ingresso, il che può essere un problema perché costringe a sovradimensionare i precedenti stadi di condizionamento del segnale.

Per risolvere questo problema, in R. G. Meyer, "Low-Power Monolithic RF Peak Detector Analysis", IEEE J. Solid-State Circuits, voi. 30, pp.65-67, (1995), viene descritto un secondo tipo di rivelatore di picco, riprodotto in figura lb, in cui al diodo DI è stato sostituito un generico transistore TI . Il funzionamento è analogo a quello del primo circuito, ma in questo secondo caso la corrente di carica i0non proviene più dall'ingresso, grazie al guadagno di corrente del transistore Tl .

Entrambi i circuiti sono utilizzati con una debole corrente di scarica, pertanto è lecito trascurare l'ondulazione residua della tensione di uscita e far coincidere v0(t) con il suo valor medio V0. Sotto tale ipotesi, è possibile ricavare una relazione implicita e generale tra la forma d'onda di ingresso e la tensione di uscita. Infatti, in regime periodico, la media temporale della corrente di carica deve coincidere con la corrente di scar

L'equazione (1) è una relazione implicita che definisce il valor medio V0della tensione d'uscita.

L'effettiva forma d'onda in ingresso influenza pesantemente il corretto funzionamento del circuito, in quanto Vi compare nell'integrando ed influenza il valore di al e a2, che sono rispettivamente l'angolo iniziale e finale di conduzione. In altri termini, a parità di valore di picco, l'uscita V0è influenzata in maniera indesiderata dall'effettiva forma di vr.

La dipendenza di V0dalla forma d'onda applicata in ingresso è tanto minore quanto più vicina all'idealità è la caratteristica raddrizzante del diodo o del transistore. Per questo motivo i dispositivi bipolari risultano migliori dei FET (Field Effect Transistor) , data la loro transconduttanza esponenziale.

Come sarà in seguito dimostrato, l'errore commesso nella rivelazione è maggiore se la tensione di ingresso ha un fattore di cresta più elevato.

Per migliorare l'accuratezza della rivelazione di picco, in J. Millman, A. Grabel, "Microelettronica", McGrawHill (1994), p. 834, viene descritto un rivelatore appartenente alla classe dei rivelatori retroazionati. Il circuito del rivelatore retroazionato è visibile in figura 2. Uno stadio ad elevato guadagno A viene utilizzato per rendere più vicina all'idealità la transconduttanza dell'elemento raddrizzatore. In condizioni di funzionamento corretto, la corrente i0è diversa da zero solo per pochi istanti attorno al picco di vIrcompensando la corrente di scarica in tutto il periodo. Purtroppo, la soluzione è praticabile solo a frequenze relativamente basse, essendo presente un ritardo di propagazione aggiuntivo dovuto allo stadio di guadagno.

È opportuno sottolineare che nei circuiti di figura 1 e figura 2 il generatore IDISè talvolta sostituito da un resistore, il che muta solo minimamente le equazioni ricavate e non risolve per nulla il problema in oggetto.

Scopi e sintesi della presente invenzione

Dalla precedente descrizione della situazione attuale, si evince che esiste la necessità di definire rivelatori di picco con una ridotta sensibilità al fattore di cresta della tensione d'ingresso.

La presente invenzione si prefigge lo scopo di soddisfare la suddetta necessità.

In accordo con la presente invenzione, questo scopo è realizzato per mezzo di un dispositivo avente le caratteristiche richiamate nelle rivendicazioni che seguono.

Le rivendicazioni sono parte integrante della descrizione dell'invenzione qui fornita.

Nella forma di attuazione al momento preferita, la soluzione qui descritta si riferisce ad dispositivo per rivelare il valore di picco di un segnale con fattore di crescita non conosciuto a priori. Il dispositivo comprende una coppia di rivelatori di picco, ciascuno comprendente un elemento raddrizzatore ed un elemento di scarica, in cui il rapporto tra una dimensione fisica dell'elemento raddrizzatore e l'intensità di corrente di scarica prodotta dall'elemento di scarica è diversa per i due rivelatori della coppia. Ciascuno dei rivelatori genera un rispettivo segnale di uscita che è funzione del suddetto rapporto tra una dimensione fisica e l'intensità di corrente. Il dispositivo comprende inoltre una rete di combinazione per combinare fra loro i rispettivi segnali di uscita e produrre un segnale combinato indicativo del valore di picco.

Breve descrizione dei disegni annessi L'invenzione sarà ora descritta, a puro titolo di esempio non limitativo, con riferimento ai disegni annessi, nei quali:

le figure la e lb, già descritte in precedenza, mostrano due circuiti rivelatori di picco secóndo la tecnica nota, ed in particolare la figura la un rivelatore di picco a diodo e la figura lb un rivelatore di picco a transistore,

- la figura 2, già descritta in precedenza ed anch'essa relativa alla tecnica nota, illustra un rivelatore di picco retroazionato,

- la figura 3 è uno schema a blocchi di un rivelatore di picco secondo la soluzione qui descritta,

la figura 4 illustra un esempio di realizzazione di un blocco suscettibile di essere inserito nella Figura 3 per realizzare la soluzione qui descritta,

la figura 5 illustra un esempio di realizzazione circuitale a transistori MOSFET dello schema di figura 4,

- la figura 6 mostra l'errore di rivelazione per ingresso ad onda triangolare nel caso di singolo rivelatore e nel caso della soluzione qui descritta, - la figura 7 mostra l'errore di rivelazione per ingresso ad onda quadra nel caso di singolo rivelatore e nel caso della soluzione qui descritta, la figura 8 mostra la differenza tra la rivelazione dell'onda quadra e dell'onda triangolare (in valore assoluto) nel caso di singolo rivelatore e nel caso della soluzione qui descritta.

Descrizione particolareggiata di esempi di attuazioni dell'invenzione

Con riferimento allo schema della figura 3, una tensione di ingresso Vi alimenta due rivelatori di picco RI e R2, costituititi dai due blocchi raddrizzatori MI e M2 (che possono essere due elementi raddrizzatori, come due diodi o due generici transistori), due condensatori CI e C2, e due elementi di scarica IDISIe IDIS2- Gli elementi di scarica IDisi e IDIS2possono essere due generatori di corrente o due resistori o altri dispositivi in grado di determinare la scarica dei condensatori CI e C2.

I due blocchi RI e R2 si trovano su due rami di circuito in parallelo cui è applicata la tensione Vi;. Dai due blocchi escono due correnti i0ie ±02che alimentano, rispettivamente, due rami comprendenti i due condensatori CI e C2 , e i due elementi di scarica IDISIe IDIS2/generando rispettivamente le tensioni v0ie v02-I due rivelatori di picco RI e R2 presentano un diverso rapporto tra una dimensione fisica dell'elemento raddrizzatore e la rispettiva corrente di scarica, ed in particolare si assumerà nel seguito che tale rapporto sia più grande per R2. Inoltre, non è essenziale che i valori di capacità di CI e C2 siano uguali, è sufficiente che siano abbastanza grandi.

Le tensioni d'uscita v0ie ν02dei due rivelatori RI e R2 vengono elaborate da un blocco combinatore F generando in uscita un segnale combinato v0.

Così come si vedrà meglio nel seguito, combinando le due uscite è possibile correggere l'errore commesso da ognuno dei due rivelatori RI e R2, facendo sì che il risultato della combinazione, v0, sia una stima più accurata (più lineare e meno sensibile al fattore di cresta) del valore di picco di Vi. Tale segnale combinato vDviene confrontato con una tensione di riferimento VREFda un blocco Comparatore COMP, la cui uscita VC0Mpè ad un potenziale alto se il valor medio di v0supera VREF.

In particolare, la funzione del blocco combinatore F può essere semplicemente realizzata come rappresentato in figura 4, in cui i componenti identici vengono indicati con lo stesso riferimento usato in figura 3. In particolare, il blocco combinatore F di figura 3, come rappresentato in figura 4, comprende un nodo di differenza SI, che riceve in ingresso le due tensioni v01e v02, uno stadio amplificatore Gain, che amplifica di un fattore N, alimentato dal segnale differenza VDIFFin uscita dal nodo SI, ed un nodo di somma S2 che riceve in ingresso l'uscita del primo rivelatore v0ie l'uscita dello stadio di amplificazione. L'uscita v0del nodo di somma S2 è pari a v0= v0i+ W(v02-v0i).

Seguendo per semplicità lo schema di figura 4, il principio di funzionamento viene ora illustrato nel caso particolare in cui gli elementi raddrizzatori MI e M2 sono due transistori MOSFET (Metal Oxide Semiconductor Field Effect Transistor) a canale corto. Il far riferimento proprio a tali componenti (che soffrono maggiormente di problemi di linearità e di accuratezza nella rivelazione di picco, a causa della loro transconduttanza più lineare) mira a mettere in luce il fatto che la soluzione qui descritta è applicabile anche in altri casi.

A titolo di esempio nel seguito si assume che MI ed M2 siano uguali, e che quindi IDISI>IDIS2-Per comprendere le ragioni della migliore accuratezza della tensione v0, si può stimare il comportamento dei due rivelatori RI ed R2 quando la tensione di ingresso vrha lo stesso valore di picco ma un fattore di cresta notevolmente diverso. In particolare, come casi rappresentativi, saranno scelte un'onda quadra ed un'onda triangolare.

In generale, la tensione Vz è somma di una componente in continua VDCe di una componente periodica a media nulla vAC.

Senza perdere in generalità e per semplificare l'analisi, si riferiscano tutte le tensioni che compaiono nella figura 4 alla tensione VDC, che così scompare dalle equazioni.

Nell'ipotesi di canale corto (e trascurando per semplicità l'effetto body), la corrente i01#2erogata dai transistori RI ed R2 si può esprimere in funzione delle tensioni vre v0in figura approssimativamente come:

dove Wi(2è la larghezza di canale dei transistori mentre LII2è la lunghezza di canale.

Se la tensione di ingresso è un'onda quadra di ampiezza massima VAC, applicando l'equazione (1) si trova che la tensione media di uscita dei due rivelatori Voi,2 {square) vale

Se invece la tensione di ingresso è un'onda triangolare della stessa ampiezza VAC, si trova che

Le equazioni (3) e (4) dimostrano che il segnale d'uscita di ciascuno dei rivelatori dipende, fra l'altro (in generale con legge inversa), dal rapporto fra la larghezza W1;2e l'intensità di corrente IDISI,2(o, meglio dal rapporto fra larghezza Wlj2divisa per la lunghezza LI/2e l'intensità di corrente IDISI,2)■

Questo è appunto il rapporto tra una dimensione fisica dell'elemento raddrizzatore e l'intensità di corrente di scarica prodotta dal generatore che, secondo la soluzione qui descritta, è scelto diverso per i due blocchi rivelatori RI ed R2. Nel caso specifico dell'esempio qui illustrato si è supposto che WI,2/LI,2sia uguale per i due rivelatori RI ed R2, mentre l'intensità di corrente IDISI,2è diversa nei due casi. Si apprezzerà che quanto qui detto continua a valere nel caso in cui la grandezza WI,2/LI,2sia diversa per i due rivelatori RI ed R2, mentre l'intensità di corrente IDISI,2è identica nei due casi.

Dalle equazioni (3) e (4) si evince altresì che:

l'errore commesso da ciascuno dei due rivelatori RI ed R2 dipende dalla particolare forma d'onda in ingresso;

la stima del picco dell'onda triangolare è affetta da un errore in difetto maggiore (è un fatto generale che il massimo di forme d'onda con fattore di cresta più elevato venga sottostimato dai rivelatori di picco);

il rivelatore con minore corrente commette sempre un errore minore;

- nel caso di onda triangolare, l'uscita è una funzione non lineare di VAC.

Si calcoli adesso la differenza tra le uscite dei due rivelatori RI ed R2, nei due casi considerati:

In effetti è possibile dimostrare che la quantità espressa nell'equazione (6) è maggiore della quantità nell'equazione (5). Infatti tale affermazione equivale a dire che

da cui

ψΐ^ΰϊϊ^>{ji Disi -\Jl DISI ) (8) L'equazione (8) è vera poiché le correnti di scarica sono di certo inferiori alla corrente di carica di picco, la quale vale

o

rou >-rt

È quindi lecito generalizzare ed affermare che la differenza tra le uscite dei due rivelatori RI ed R2 è maggiore quanto più elevato è il fattore di cresta della tensione di ingresso.

In base a questo fatto, nella soluzione proposta tale differenza viene letta, amplificata e sommata all'uscita del primo rivelatore, ottenendo così come risultati:

una diminuzione della non linearità della risposta, che è più marcata per ingressi con maggiore fattore di cresta (come si evince dalle equazioni (3) e (4)), e

una diminuzione dell'errore commesso da ciascuno dei due rivelatori RI ed R2 al variare della forma della tensione di ingresso.

La figura 5 si riferisce ad un'implementazione circuitale a transistori MOSFET dello schema di figura 4.

In particolare, i due rivelatori di picco RI ed R2 sono realizzati impiegando come elementi raddrizzatori due transistori MOSFET MI e M2. I due transistori MOSFET MI e M2 vengono alimentati con il segnale d'ingresso Vi sui rispettivi terminali di gate e hanno i terminali di drain connessi ad una tensione VDD. Inoltre, nell'esempio qui considerato, il rapporto tra la larghezza e la lunghezza di canale dei transistori MI e M2 è uguale (W/L)i=(W/L)2.

Le due uscite v0ie v02sono collegate a due stadi amplificatori differenziali che comprendono, rispettivamente, quattro transistori MOSFET.

Il primo dei due stadi amplificatori differenziali comprende i transistori M3 , M4, M5 e M6. Il primo ingresso non invertente (gate del transistore M5) è alimentato con il segnale v01, mentre l'ingresso invertente (gate del transistore M6) è alimentato con la tensione di riferimento VREF. Il secondo stadio amplificatore differenziale comprende i transistori M7 , M8, M9 e MIO. Al fine di implementare la funzione dello stadio di guadagno Gain in figura 4, il rapporto tra la larghezza e la lunghezza di canale (W/L)7,8,9,10di ciascun transistore M7, MS, M9 ed MIO è N volte maggiore del rapporto (W/L)3,4,5,6del corrispettivo transistore M3, M4, M5 ed M6. L'ingresso non invertente dello stadio (ovvero il gate del transistore M9) è alimentato con il segnale v02, mentre l'ingresso invertente (gate del transistore MIO) è alimentato con il segnale v0i.

I due terminali di source dei suddetti transistori M5 e M6 del primo stadio amplificatore, sono connessi a massa tramite due generatori di corrente Jss, e connessi tra loro da una resistenza Rs. Invece, al fine di implementare la funzione dello stadio di guadagno Gain in figura 4, i due terminali di source dei transistori M9 e MIO del secondo stadio amplificatore, sono connessi a massa tramite due generatori di corrente NISS, e connessi tra loro da una resistenza Rs/N.

In questo modo, i due stadi differenziali implementano le funzioni di differenza (SI) , somma ( S2 ) , guadagno (Gain) e comparazione (COMP) .

Al fine di testare l'effettiva efficacia della soluzione proposta, si presentano alcuni risultati ottenuti con una sperimentazione a bilancio armonico.

Due rivelatori sono stati implementati in una tecnologia CMOS fornita dalla Richiedente stessa. La tensione di ingresso è un'onda quadra o triangolare con valore in continua pari a 1.5 V e tensione alternata VACvariabile da 0 a 1 V. L'alimentazione è fissata a 2.5 V. I condensatori Ci e C2valgono 5 pF. Si può inoltre stimare kW1>2/L1(2= 4.2 mA/V. Il fattore di amplificazione N è fissato pari a 5. Le correnti valgono IDISI= 100 μΑ e IDIS2= 25 μΑ. La frequenza è fissata ad 1 GHz.

Nelle figure 6 e 7 è riportato l'errore di rivelazione commesso dai due rivelatori presi singolarmente assieme alla tensione elaborata secondo la soluzione qui descritta, nel caso di ingresso,ad onda triangolare e quadra, rispettivamente .

Si nota che

- la non linearità della risposta dei singoli rivelatori è peggiore per ingresso ad onda triangolare, come atteso dalla teoria,-- la non linearità viene fortemente corretta, in entrambi i casi, dalla soluzione qui descritta.

Il residuo errore di circa 400 mV, poiché costante al variare di VAc e poco dipendente dalla forma d'onda, può essere facilmente corretto alterando congruamente il valore di VREF.

In figura 8 viene riportata la differenza tra il valore rivelato per l'onda quadra e per l'onda triangolare.

Si nota che:

- entrambi i rivelatori commettono un errore che cresce con la tensione di ingresso,

- il rivelatore con meno corrente (quadrati) commette generalmente un errore minore, come previsto dalla teoria,

la soluzione qui descritta riesce a correggere notevolmente 1'errore massimo commesso nel rivelare le due forme d'onda.

In particolare nelle figure 6, 7 e 8 la linea che unisce i triangoli si riferisce al rivelatore RI, la linea che unisce i quadrati si riferisce rivelatore R2, mentre la linea che unisce i cerchi si riferisce alla soluzione qui descritta.

L'impiego della soluzione qui descritta permette di rivelare l'effettivo valore di picco della tensione di ingresso con una precisione maggiore, facilitando quindi la progettazione di amplificatori di potenza robusti ed efficienti. Inoltre, nella forma di attuazione che impiega transistori MOSFET il valore di picco in ingresso viene meglio rivelato e, nel contempo, si ha un confronto con una tensione di riferimento.

La soluzione qui descritta può essere impiegata efficacemente non solo per implementare circuiti di protezione per amplificatori di potenza, ma anche in tutte le situazioni in cui è necessario confrontare con un riferimento il valore di picco di una tensione il cui fattore di cresta non è conosciuto a priori.

Di conseguenza, fermo restando il principio dell'invenzione, i particolari di realizzazione e le forme di attuazione potranno variare, anche in modo significativo, rispetto a quanto descritto ed illustrato, a puro titolo di esempio non limitativo, senza per questo uscire dall'ambito dell'invenzione, così come definito dalle rivendicazioni che seguono.

Claims (10)

1. RIVENDICAZIONI 1. Dispositivo per rivelare il valore di picco di un segnale, il dispositivo comprendendo: - una coppia di rivelatori di picco (RI, R2) ciascuno comprendente un elemento raddrizzatore (Mi, M2 ) ed un elemento di scarica ( IDISI, IDIS2), in cui ciascuno di detti rivelatori (RI, R2) genera un rispettivo segnale di uscita (v0i, v02) che è funzione del rapporto tra una dimensione fisica dell'elemento raddrizzatore (MI, M2) e l'intensità di corrente di scarica prodotta da detto elemento di scarica (IDISI »IDIS2)/detto rapporto tra una dimensione fisica e l'intensità di corrente prodotta essendo diverso per i due rivelatori (RI, R2) di detta coppia, e - una rete di combinazione (F) per combinare fra loro detti rispettivi segnali di uscita e produrre un segnale combinato indicativo di detto valore di picco.
2. 2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detto elemento di scarica è un resistore o un generatore di corrente.
3. 3. Dispositivo secondo la rivendicazione 1 o la rivendicazione 2, caratterizzato dal fatto che detta rete di combinazione (F) comprende almeno un nodo di differenza (SI) per sottrarre fra lorb detti rispettivi segnali di uscita (v0i, V02)generando un segnale di differenza (vDIFF).
4. 4. Dispositivo secondo al rivendicazione 3, caratterizzato dal fatto che detta rete di combinazione comprende almeno un nodo di somma (S2) per sommare detto segnale di differenza con il segnale di uscita (v0i, v02) di uno di detti rivelatori di picco ( RI, R2) di detta coppia.
5. 5. Dispositivo secondo la rivendicazione 4, caratterizzato dal fatto che comprende uno stadio di guadagno (Gain) interposto fra detto nodo di differenza (SI) e detto nodo di somma (S2).
6. 6. Dispositivo secondo la rivendicazione 4 o la rivendicazione 5, caratterizzato dal fatto che detto nodo di somma (S2) è alimentato con il segnale di uscita del rivelatore di picco {RI, R2 ) che presenta il rapporto minore tra detta dimensione fisica dell'elemento raddrizzatore e l'intensità di corrente di scarica.
7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detto elemento raddrizzatore è un FET e detta dimensione fisica è costituita dalla larghezza di canale (Wlf2) o dal rapporto fra detta larghezza (W1/2) e la lunghezza di canale (Lir2).
8. 8. Dispositivo secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che comprende inoltre un comparatore (COMP) per il confronto del segnale combinato con una soglia di riferimento (VREF)·
9. 9. Dispositivo secondo la rivendicazione 3 e la rivendicazione 8, caratterizzato dal fatto che detto nodo di differenza (SI) e detto comparatore (COMP) sono realizzati tramite rispettivi stadi amplificatori differenziali sostanzialmente simmetrici fra loro.
10. 10. Dispositivo secondo la rivendicazione 5 e la rivendicazione 9, caratterizzato dal fatto che detti stadi amplificatori differenziali presentano guadagni differenziati così da implementare detto stadio di guadagno interposto fra detto nodo di differenza e detto nodo di somma.