JP2020010203A - トランスインピーダンス増幅回路 - Google Patents
トランスインピーダンス増幅回路 Download PDFInfo
- Publication number
- JP2020010203A JP2020010203A JP2018130191A JP2018130191A JP2020010203A JP 2020010203 A JP2020010203 A JP 2020010203A JP 2018130191 A JP2018130191 A JP 2018130191A JP 2018130191 A JP2018130191 A JP 2018130191A JP 2020010203 A JP2020010203 A JP 2020010203A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- feedback control
- burst optical
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
【課題】1つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くする。【解決手段】トランスインピーダンス増幅回路11は、断続するバースト光信号に応じた入力電流Iapdを、差動信号Voutに変換して出力する増幅回路である。このトランスインピーダンス増幅回路11は、電流信号Iinを電圧信号Vtiaに変換するTIAコア部14と、電圧信号Vtiaと参照電圧信号Vrefとの差に基づいたコンデンサの充電電圧に応じてバイパス電流Iaoc1を生成する帰還制御回路16と、電圧信号Vtiaと参照電圧信号Vrefとの差に応じて差動信号Voutを生成する差動増幅回路17と、バースト光信号の開始及び終了を検出する検出回路と、を備える。検出回路19は、正相信号Voutpのピーク値及び逆相信号Voutnのピーク値に基づいてバースト光信号の終了を検出し、コンデンサの充電電圧をリセットする。【選択図】図3
Description
本発明は、トランスインピーダンス増幅回路に関する。
光アクセスシステムであるEPON(Ethernet(登録商標) Passive Optical Network)において、局側装置(OLT;Optical Line Terminal)の光受信器にはトランスインピーダンス増幅回路が用いられる。OLTの光受信器は、複数の宅側装置(ONU;Optical Network Unit)からのバースト光信号を時分割多重(TDM;Time Division Multiplexing)にて受信する。複数のONUは、OLTから様々な距離離れた位置に設けられるので、各ONUからOLTまでの伝送路損失は、距離に応じてそれぞれ異なる。従って、例えば、OLTから比較的近い距離に位置するONUからの信号強度は大きく、当該ONUよりもOLTから遠い距離に位置するONUからの信号強度は小さくなる。このように、様々な信号強度のバースト光信号がOLTの光受信器に入力される。このため、OLTの光受信器に含まれるトランスインピーダンス増幅回路は、様々な信号強度のバースト光信号を受信できるように、バースト光信号に応じた電流信号からバイパス電流を引き抜く帰還制御回路を備える(例えば、特許文献1〜4参照)。
また、OLTの光受信器に含まれるトランスインピーダンス増幅回路では、断続するバースト光信号に高速に応答できること及び同じ符号の信号が連続して入力されても増幅動作を制御する帰還制御回路が安定して動作する(同符号連続耐性を有する)ことが望まれる。このため、例えば特許文献1に記載の帰還制御回路では、バースト光信号の入力が開始された初期段階における帰還制御回路の応答速度に係る時定数が、増幅器の出力電圧が早く安定化(平均化)するように小さい値に設定されている。一方、初期段階が過ぎると同符号連続耐性を保つために、時定数が初期段階での時定数よりも大きい値に切り替えられる。さらに、1つのバースト光信号が終了した後、時定数が初期段階での小さい値に再度切り替えられる。
これらの時定数の切り替えは、増幅器の出力電圧の平均値と第1参照電圧とを差動増幅した制御信号の電圧値を、第2参照電圧と比較することで行われる。制御信号の時間当たりの変化量は、帰還制御回路の時定数の値に応じて決まる。例えば、あるONUからのバースト光信号が終了した時点では、帰還制御回路の時定数は大きい値に設定されているので、増幅器の出力電圧における時間当たりの変化に対して制御信号の時間当たりの変化は小さい。従って、制御信号(電圧値)が第2参照電圧の値よりも大きくなるまでに時間を要するので、帰還制御回路の時定数が再度初期段階での小さい値に切り替わるまでに時間を要する。その結果、増幅器の出力電圧の平均値が初期状態に戻るまでに時間を要するので、所定期間入力される1つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間が長くなってしまう。
本発明では、1つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くすることが可能なトランスインピーダンス増幅回路が提供される。
本発明の一側面に係るトランスインピーダンス増幅回路は、断続するバースト光信号に応じて受光素子によって生成された入力電流を、正相信号と逆相信号とを含む差動信号に変換して出力する増幅回路である。このトランスインピーダンス増幅回路は、電流信号を電圧信号に変換するシングルエンド形増幅回路と、コンデンサを有するとともに、電圧信号と参照電圧信号との差に基づいたコンデンサの充電電圧に応じてバイパス電流を生成する第1帰還制御回路と、電圧信号と参照電圧信号との差に応じて差動信号を生成する差動増幅回路と、差動信号に基づきバースト光信号の開始及び終了を検出する検出回路と、を備える。第1帰還制御回路は、入力電流からバイパス電流を差し引いて電流信号を生成し、検出回路は、正相信号のピーク値である第1ピーク値及び逆相信号のピーク値である第2ピーク値に基づいてバースト光信号の終了を検出するとともに、バースト光信号の終了を検出したときに、第1帰還制御回路のコンデンサに蓄えられた電荷を放電することによってコンデンサの充電電圧をリセットする。
本発明によれば、1つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くすることが可能となる。
[本願発明の実施形態の説明]
最初に本発明の実施形態の内容を列記して説明する。
最初に本発明の実施形態の内容を列記して説明する。
本発明の一側面に係るトランスインピーダンス増幅回路は、断続するバースト光信号に応じて受光素子によって生成された入力電流を、正相信号と逆相信号とを含む差動信号に変換して出力する増幅回路である。このトランスインピーダンス増幅回路は、電流信号を電圧信号に変換するシングルエンド形増幅回路と、コンデンサを有するとともに、電圧信号と参照電圧信号との差に基づいたコンデンサの充電電圧に応じてバイパス電流を生成する第1帰還制御回路と、電圧信号と参照電圧信号との差に応じて差動信号を生成する差動増幅回路と、差動信号に基づきバースト光信号の開始及び終了を検出する検出回路と、を備える。第1帰還制御回路は、入力電流からバイパス電流を差し引いて電流信号を生成し、検出回路は、正相信号のピーク値である第1ピーク値及び逆相信号のピーク値である第2ピーク値に基づいてバースト光信号の終了を検出するとともに、バースト光信号の終了を検出したときに、第1帰還制御回路のコンデンサに蓄えられた電荷を放電することによってコンデンサの充電電圧をリセットする。
このトランスインピーダンス増幅回路では、正相信号の第1ピーク値及び逆相信号の第2ピーク値に基づいてバースト光信号の終了が検出されることで、第1帰還制御回路のコンデンサに蓄えられた電荷が放電される。バースト光信号が入力されている間は、バースト光信号に応じた入力電流からバイパス電流を引き抜くことで得られる電流信号がシングルエンド形増幅回路に入力され、シングルエンド形増幅回路で変換された電圧信号と参照電圧信号との差に応じて差動増幅回路によって正相信号と逆相信号とを含む差動信号が生成される。バースト光信号にはハイレベル及びローレベルの信号が混在するので、バースト光信号が入力されている間、正相信号の第1ピーク値と逆相信号の第2ピーク値とのそれぞれは略一定に保たれ、第1ピーク値と第2ピーク値との差分は略一定となる。一方、バースト光信号の終了直後では、第1帰還制御回路によって生成された直流のバイパス電流が残存しており、残存したバイパス電流のみがシングルエンド形増幅回路の入力信号となる。このため、バースト光信号の終了後、正相信号と逆相信号とのどちらか一方の信号の電圧値が、他方の信号の電圧値よりも高い状態が継続する。例えば、検出回路が正相信号及び逆相信号のそれぞれに応じたコンデンサの充電電圧によって第1,第2ピーク値を検出する場合、一方の信号の電圧値が他方の信号の電圧値よりも高い状態が継続すると、第1ピーク値と第2ピーク値との差分が、バースト光信号が入力されている間での差分よりも大きくなっていく。従って、バースト光信号の終了に伴って、第1ピーク値と第2ピーク値との差分に変化が生じるので、第1ピーク値と第2ピーク値とに基づいてバースト光信号の終了を検出することができる。これにより、バースト光信号の終了直後に第1帰還制御回路のコンデンサの電荷が放電されコンデンサの充電電圧が初期状態となることで、バースト光信号の終了時点から短い期間でバイパス電流の値は初期状態での電流値となる。その結果、第1帰還制御回路が初期状態に戻るまでの時間が短くなるので、1つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くすることが可能となる。
検出回路は、第2ピーク値を検出する単相ピーク保持回路と、第1ピーク値に応じて第1閾値を生成する第1閾値生成回路と、を備えてもよく、検出回路は、第2ピーク値が第1閾値よりも大きくなることで、バースト光信号の終了を検出してもよい。
この場合、バースト光信号が終了した直後に第2ピーク値が第1閾値よりも大きくなるように第1閾値が設定されることで、バースト光信号の終了直後に、バースト光信号の終了を検出することが可能となる。
検出回路は、差動信号のピーク値である第3ピーク値及び差動信号の平均電圧ピーク値に基づいてバースト光信号の開始を検出するとともに、バースト光信号の開始を検出したときに、所定期間、第1帰還制御回路の時定数を第1時定数から第1時定数よりも小さい第2時定数に切り替えてもよい。
この場合、バースト光信号の開始が第3ピーク値及び平均電圧ピーク値に基づいて検出されることで、第1帰還制御回路の時定数が第1時定数よりも小さい第2時定数に切り替えられる。その結果、バースト光信号の開始時点からバイパス電流の値が収束するまでの時間を短くすることが可能となる。
検出回路は、第3ピーク値を検出する差動ピーク保持回路と、平均電圧ピーク値に応じて第2閾値を生成する第2閾値生成回路と、を備えてもよく、検出回路は、第3ピーク値が第2閾値よりも大きくなることで、バースト光信号の開始を検出してもよい。
この場合、バースト光信号が開始した直後に差動信号の第3ピーク値が上昇する。その結果、バースト光信号の入力が開始した直後に第3ピーク値が第2閾値よりも大きくなるように第2閾値が設定されることで、バースト光信号の開始直後に、バースト光信号の開始を検出することが可能となる。
バースト光信号は、プリアンブル信号とプリアンブル信号に続くペイロード信号とを有してもよく、所定期間は、プリアンブル信号の期間よりも短くてもよい。
この場合、プリアンブル信号の入力が終了するまでに、第1帰還制御回路の時定数が第2時定数よりも大きい第1時定数に戻され、ペイロード信号が入力される間での同符号連続耐性を保つことが可能となる。
トランスインピーダンス増幅回路は、正相信号と逆相信号とに応じて差動増幅回路に帰還制御を行うことによって、差動信号の直流オフセットを除去する第2帰還制御回路をさらに備えてもよい。
この場合、差動増幅回路で発生する直流オフセットが差動信号から除去され、バースト光信号の開始及び終了を精度よく検出することが可能となる。
[本願発明の実施形態の詳細]
本発明の実施形態に係るトランスインピーダンス増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
本発明の実施形態に係るトランスインピーダンス増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
まず、本発明の一実施形態に係る光アクセスシステムの一例として、PON方式の通信システムについて説明する。図1の(a)は、PON方式の通信システムを示すブロック図である。図1に示される通信システム1は、局側通信装置2と、複数の家庭側通信装置3と、オプティカルスプリッタ4と、通信経路L1と、複数の通信経路L2と、を備えている。
局舎5内に配置された局側通信装置2は、複数(ここでは3つ)の家庭6a〜6c内にそれぞれ配置された家庭側通信装置3と光ファイバである通信経路L1,L2を介して接続されている。なお、図1では、家庭6b及び家庭6c内に配置された家庭側通信装置3の図示は省略されている。局側通信装置2は、例えばOLTである。家庭側通信装置3は、例えばONUである。局側通信装置2とオプティカルスプリッタ4とは、1本の通信経路L1で接続されている。オプティカルスプリッタ4と各家庭側通信装置3との間は、通信経路L2を介して接続されている。オプティカルスプリッタ4は、局側通信装置2から通信経路L1に出力された光信号を分割することによって、各通信経路L2に分割した光信号を出力する。オプティカルスプリッタ4から各通信経路L2に出力された光信号は家庭側通信装置3に入力される。オプティカルスプリッタ4は、家庭側通信装置3から通信経路L2に出力された光信号を結合することによって、通信経路L1に結合した光信号を出力する。オプティカルスプリッタ4から通信経路L1に出力された光信号は局側通信装置2に入力される。
局側通信装置2は、制御回路7と、送信部8と、受信部9と、を有している。送信部8は、各家庭側通信装置3に光信号を送信する送信回路である。受信部9は、各家庭側通信装置3からの光信号を受信する受信回路である。制御回路7は、送信部8及び受信部9を制御する回路である。送信部8から送信される光信号と受信部9で受信される光信号とは、互いに異なった波長を有している。
図1の(b)は、局側通信装置に入力される光信号の時間変化を示す模式図である。図1の(b)に示されるように、局側通信装置2の受信部9に入力される光信号は、断続するバースト光信号Sa〜Scを含む。言い換えると、間欠的にバースト光信号Sa〜Scが受信部9に入力される。ここでは、バースト光信号Sa、バースト光信号Sb、及びバースト光信号Scが、この順で受信部9に入力される。期間Ton1〜Ton3の間に、バースト光信号Sa〜Scが受信部9に入力される。具体的には、期間Ton1の間、家庭6aに配置された家庭側通信装置3から出力されるバースト光信号Saが受信部9に入力される。つまり、バースト光信号Saの入力が開始する時間からバースト光信号Saの入力が終了する時間までの期間が、期間Ton1に相当する。期間Ton2の間、家庭6bに配置された家庭側通信装置3から出力されるバースト光信号Sbが受信部9に入力される。つまり、バースト光信号Sbの入力が開始する時間からバースト光信号Sbの入力が終了する時間までの期間が、期間Ton2に相当する。期間Ton3の間、家庭6cに配置された家庭側通信装置3から出力されるバースト光信号Scが受信部9に入力される。つまり、バースト光信号Scの入力が開始する時間からバースト光信号Scの入力が終了する時間までの期間が、期間Ton3に相当する。
バースト光信号Sa〜Scのそれぞれは、プリアンブル信号とプリアンブル信号に続くペイロード信号とを有している。プリアンブル信号は、当該プリアンブル信号が受信部9に入力されている間に、受信部9が有する増幅回路からの出力信号を安定化させるための信号である。バースト光信号Sa〜Scのそれぞれに含まれるプリアンブル信号が受信部9に入力される期間Tsは、互いに略同一である。期間Tsは、例えば一定の時間に設定される。プリアンブル信号の期間Tsは、バースト光信号Sa〜Scを受信部9が正常に受信するまでに必要なセトリング時間(settling time)である。言い換えると、受信部9は、期間Tsの間(セトリング時間内)に、ペイロード信号を正常に受信できるように準備を完了させる必要がある。
また、受信部9において増幅回路の後段に接続される信号処理部では、各家庭側通信装置3から出力される光信号の周波数及び位相のずれが補正され、光信号を正しく再生するためにペイロード信号が用いられる。このため、受信部9の増幅回路においてバースト光信号の制御(安定化)を出来る限り高速に実現することが望まれる。つまり、受信部9の増幅回路を構成する後述のトランスインピーダンス増幅回路11は、バースト光信号の開始(立上り)及び終了(立下り)を適切に検出し、期間Tsの間にバースト光信号の強弱による影響を除去することが望まれる。
ペイロード信号は、各家庭側通信装置3から送信されるデータによって構成される信号である。バースト光信号Sa〜Scのそれぞれに含まれるペイロード信号の期間は、各ペイロード信号のデータ量に応じて異なる。なお、バースト光信号Sa〜Scのそれぞれには、ペイロード信号に続けてバースト光信号の終了を示すバースト終端信号(BTS:Burst Termination Signal)が含まれてもよい。
バースト光信号Sa〜Scのそれぞれは、ハイレベル及びローレベルの信号を含んでいる。言い換えると、バースト光信号Sa〜Scのそれぞれには、ハイレベル及びローレベルの信号が混在している。例えば、ハイレベルの信号は、所定の振幅を有する光信号であり、ローレベルの信号は、振幅の大きさが0に略等しい光信号である。例えば、プリアンブル信号では、ハイレベル及びローレベルの信号が規則的に交互に繰り返される。ペイロード信号は、データに応じたハイレベル及びローレベルの信号によって構成される。
期間Toff1の間には、受信部9に光信号は入力されない。バースト光信号Saの入力が終了する時間からバースト光信号Sbの入力が開始する時間までの期間が、期間Toff1に相当する。期間Toff2の間には、受信部9に光信号は入力されない。バースト光信号Sbの入力が終了する時間からバースト光信号Scの入力が開始する時間までの期間が、期間Toff2に相当する。期間Toff1,Toff2は、通信経路L2を切り替えるための期間(インターバル期間)である。
局側通信装置2と各家庭側通信装置3との距離が互いに異なるので、家庭側通信装置3から出力されるバースト光信号Sa〜Scの振幅及び各通信経路L2において発生する光信号の損失は、互いに異なる。このため、期間Ton1〜Ton3の間に受信部9に入力されるバースト光信号Sa〜Scの振幅は、互いに異なった大きさとなる。このように、受信部9には、異なる家庭から出力された互いに異なる振幅を有する光信号(バースト光信号)が不定期に入力される。受信部9の増幅回路においては、バースト光信号の振幅が異なるため、帰還制御回路が用いられる。
次に、局側通信装置2の受信部9の構成について説明する。図2は、図1の(a)に示された受信部の構成例を示す図である。受信部9は、例えば10G−EPON方式の光受信器である。受信部9は、受光素子10と、トランスインピーダンス増幅回路(TIA:Trans-Impedance Amplifier)11と、リミット増幅器(LIA:Limiting Amplifier)12とを備えている。
受光素子10は、受信部9に入力されるバースト光信号を電気信号(電流信号)に変換する素子である。例えば、受光素子10は、アバランシェ・フォト・ダイオード(APD:Avalanche-PhotoDiode)である。具体的には、受光素子10は、バースト光信号Sa〜Scの振幅に応じて、DC(Direct Current)成分を含む入力電流Iapdを電流信号として生成する。受光素子10は、バースト光信号Sa〜Scの振幅に応じた入力電流Iapdを生成する。例えば、バースト光信号Sa〜Scの振幅が大きいほど、入力電流Iapdは大きい。バースト光信号Sa〜Scのうちのローレベルの信号が受信部9に入力されると、受光素子10は、0に略等しい入力電流Iapdを生成する。受光素子10は、生成した入力電流Iapdをトランスインピーダンス増幅回路11に出力する。ここでは、受光素子10のカソードは、印加電圧Vapdに接続され、受光素子10のアノードは、トランスインピーダンス増幅回路11の入力端子11aに接続される(図3参照)。
トランスインピーダンス増幅回路11は、入力電流Iapdをインピーダンス変換するとともに増幅し、電圧信号である差動信号Voutを出力する回路である。トランスインピーダンス増幅回路11は、例えばIC(Integrated Circuit)として構成される。具体的には、トランスインピーダンス増幅回路11は、入力電流Iapdを、正相信号Voutpと逆相信号Voutnとを含む差動信号Voutに変換してリミット増幅器12に出力する。トランスインピーダンス増幅回路11は、入力電流Iapdの大きさが比較的小さい場合には高い増幅率でインピーダンス変換及び増幅を行い、入力電流Iapdの大きさが比較的大きい場合には低い増幅率でインピーダンス変換及び増幅を行う。このように、トランスインピーダンス増幅回路11は、入力電流Iapdの大きさに応じて利得を制御する。トランスインピーダンス増幅回路11の詳細については後述する。
差動信号Voutは、コンデンサ13a,13bを介してリミット増幅器12に入力される。トランスインピーダンス増幅回路11とリミット増幅器12とは、コンデンサ13a,13bによってAC(alternating current)結合されている。AC結合に用いられるコンデンサ13a,13bの容量は、バースト光信号に高速に応答するために、幹線系システム用等の主に連続信号を受信する受信器において用いられるコンデンサと比較して小さい。例えば、コンデンサ13a,13bの容量は、互いに同一である。AC結合によって、差動信号Voutに含まれるDC成分が除去される。DC成分が除去された差動信号Voutの正相信号Voutpが、正相信号Vliapとしてリミット増幅器12に入力され、DC成分が除去された差動信号Voutの逆相信号Voutnが、逆相信号Vlianとしてリミット増幅器12に入力される。
リミット増幅器12は、様々な強度の差動信号を一定振幅の電圧信号に変換して出力する回路である。リミット増幅器12は、例えばICとして構成される。リミット増幅器12は、コンデンサ13a,13bを介して入力される正相信号Vliap及び逆相信号Vlianの電圧値を揃えて出力する。言い換えると、リミット増幅器12は、正相信号Vliap及び逆相信号Vlianを飽和増幅する。リミット増幅器12から出力された一定振幅の電圧信号は、CDR(Clock and Data Recovery)(不図示)に入力される。CDRによって電圧信号から所定のクロック信号が抽出され、ジッタの少ないクロック信号で識別再生処理を行うことにより波形が成形される。
次に、トランスインピーダンス増幅回路11の詳細について説明する。図3は、一実施形態に係るトランスインピーダンス増幅回路を示す回路図である。図3に示されるトランスインピーダンス増幅回路11は、TIAコア部14(シングルエンド形増幅回路)と、ダミーTIA部15と、帰還制御回路16(第1帰還制御回路)と、差動増幅回路17と、帰還制御回路18(第2帰還制御回路)と、検出回路19と、を備えている。
TIAコア部14は、入力電流Iapdを電圧信号Vtiaに変換するシングルエンド形の増幅回路(トランスインピーダンスアンプ)である。具体的には、TIAコア部14は、アンプ14aと帰還抵抗素子14bとを備え、入力電流Iapdからバイパス電流Iaoc1を差し引くことによって得られる電流信号Iinに応じた電圧信号Vtiaを生成する。TIAコア部14は、電圧信号Vtiaを帰還制御回路16及び差動増幅回路17(差動増幅器17a)に出力する。電流信号Iinの大きさに対する電圧信号Vtiaの大きさの比であるTIAコア部14の利得は、帰還抵抗素子14bの抵抗値(トランスインピーダンス)によって決まる。
ダミーTIA部15は、電圧信号である参照電圧信号Vrefを生成する回路である。ダミーTIA部15は、生成した参照電圧信号Vrefを帰還制御回路16及び差動増幅回路17(差動増幅器17a)に出力する。参照電圧信号Vrefは、差動増幅回路17において単一の電圧信号Vtiaを差動信号Voutに変換するために用いられ、所定の電圧値を有する。例えば、参照電圧信号Vrefの電圧値は、入力電流Iapdが0である場合の電圧信号Vtiaの値に設定される。ダミーTIA部15は、アンプ15aと帰還抵抗素子15bとを備える。例えば、TIAコア部14とダミーTIA部15とは、互いに同様の構成を有する。
帰還制御回路16は、電圧信号Vtiaと参照電圧信号Vrefとの差に応じてバイパス電流Iaoc1を生成する回路である。帰還制御回路16には、電圧信号Vtiaと参照電圧信号Vrefとが入力される。帰還制御回路16は、電圧信号Vtiaに含まれるDC成分を含む低周波成分のみを増幅することによって、バイパス電流Iaoc1を生成する。帰還制御回路16の出力端子はTIAコア部14の入力端子に接続されており、帰還制御回路16が生成するバイパス電流Iaoc1は帰還制御回路16に向かって流れるので、入力電流Iapdからバイパス電流Iaoc1が差し引かれる。言い換えると、帰還制御回路16は、入力電流Iapdからバイパス電流Iaoc1を差し引くことによって電流信号Iinを生成する。これにより、入力電流Iapdに含まれるDC成分がバイパス電流Iaoc1によって除去され、TIAコア部14には入力電流Iapdに含まれるAC成分のみが電流信号Iinとして入力される。入力電流Iapdからバイパス電流Iaoc1が差し引かれることによって、電圧信号Vtiaの平均値と参照電圧信号Vrefとが一致する。これにより、入力電流IapdによりTIAコア部14で発生するDCオフセットが除去される。その結果、バースト光信号の強度が強く、入力電流Iapdに応じた電圧信号が後述の差動増幅器17bの飽和による振幅制限を受ける場合であっても、当該電圧信号のデューティ比の変化が抑制される。
図4を用いて帰還制御回路16の詳細について説明する。図4は、図3に示された帰還制御回路の一例を示す図である。帰還制御回路16の入力端子16aは、ダミーTIA部15の出力端子に接続されており、参照電圧信号Vrefが入力端子16aに入力される。帰還制御回路16の入力端子16bは、TIAコア部14の出力端子に接続されており、電圧信号Vtiaが入力端子16bに入力される。帰還制御回路16の出力端子16cに、電圧信号Vtiaと参照電圧信号Vrefとの差に応じたバイパス電流Iaoc1が出力される。帰還制御回路16は、差動増幅器21と、抵抗素子22a,22b,23a,23bと、スイッチ24a,24bと、コンデンサ25と、OTA26と、リセット部27と、を備えている。本実施形態では、抵抗素子22aと抵抗素子22bとは、互いに同一の抵抗値R1を有し、抵抗素子23aと抵抗素子23bとは、互いに同一の抵抗値R2を有する。
差動増幅器21には、入力端子16a,16bを介して参照電圧信号Vref及び電圧信号Vtiaが入力される。差動増幅器21の出力端子の一方(逆相出力端子)は、抵抗素子22aの一端及びスイッチ24aの一端に接続される。差動増幅器21の出力端子の他方(正相出力端子)は、抵抗素子22bの一端及びスイッチ24bの一端に接続される。抵抗素子22aの他端及びスイッチ24aの他端は、抵抗素子23aの一端に接続される。抵抗素子22bの他端及びスイッチ24bの他端は、抵抗素子23bの一端に接続される。つまり、抵抗素子22aとスイッチ24aとは、互いに並列に接続され、抵抗素子22bとスイッチ24bとは、互いに並列に接続される。抵抗素子23aの他端は、OTA26の正相入力端子に接続され、抵抗素子23bの他端は、OTA26の逆相入力端子に接続される。抵抗素子23aの他端及び抵抗素子23bの他端は、コンデンサ25を介して互いに接続される。言い換えると、コンデンサ25は、OTA26の差動入力間に挿入されている。コンデンサ25の両端に、リセット部27が接続される。具体的には、リセット部27のスイッチ27aが、コンデンサ25に並列に接続される。OTA26の出力端子は、帰還制御回路16の出力端子16cを構成する。
差動増幅器21は、参照電圧信号Vrefと電圧信号Vtiaとの電圧差を増幅することによって差動信号を生成する。差動増幅器21は、生成した差動信号を出力する。差動増幅器21から出力される差動信号は、逆相出力端子から出力される逆相信号と、正相出力端子から出力される正相信号と、を含む。スイッチ24a,24bは、例えば、トランスファーゲートスイッチである。スイッチ24a,24bには、検出回路19からスイッチ信号SW,SWBが入力される。スイッチ信号SW,SWBは、ハイレベル及びローレベルの状態を含む信号である。スイッチ信号SWの論理値とスイッチ信号SWBの論理値は、互いに反対である。例えば、スイッチ信号SWBは、スイッチ信号SWが反転回路(NOT回路)に入力されることによって生成される。スイッチ信号SW(スイッチ信号SWB)によって、スイッチ24a,24bは制御される。スイッチ24a,24bは、スイッチ信号SW,SWBに応じて開状態(オフ状態)又は閉状態(オン状態)に切り替わる。ここでは、スイッチ信号SWがハイレベル(スイッチ信号SWBがローレベル)である場合、スイッチ24a,24bは開状態に維持される。スイッチ信号SWがローレベル(スイッチ信号SWBがハイレベル)である場合、スイッチ24a,24bは閉状態に維持される。スイッチ信号SW,SWBの詳細は後述する。
OTA26は、オペレーショナルトランスコンダクタンスアンプ(Operational Transconductance Amplifier)であり、電圧信号を電流信号に変換する回路である。OTA26は、公知の構成を有する回路であり、例えば、差動増幅回路にカレントミラー回路が付加された構成を有する。OTA26は、トランスコンダクタンスGmを有しており、OTA26の入出力インピーダンスは例えば無限大である。OTA26の単一の出力端子(出力端子16c)に流れるバイパス電流Iaoc1は、式(1)に示されるように、OTA26に入力される電圧Vinpと電圧Vinnとの差である入力差動電圧にトランスコンダクタンスGmを乗算することによって求められる。電圧Vinpと電圧Vinnとの差は、電圧信号Vtiaと参照電圧信号Vrefとの差に基づいたコンデンサ25の充電電圧に応じて変化するので、バイパス電流Iaoc1はコンデンサ25の充電電圧に応じて生成される。入力差動電圧(バイパス電流Iaoc1の電流値)が正の値である場合、バイパス電流Iaoc1は、OTA26(帰還制御回路16)から外部に向かって流れる。入力差動電圧(バイパス電流Iaoc1の電流値)が負の値である場合、バイパス電流Iaoc1は、帰還制御回路16の外部からOTA26(帰還制御回路16)に向かって流れる。この場合、入力電流Iapdからバイパス電流Iaoc1が差し引かれる。
帰還制御回路16は、時定数を有するとともに、時定数の値によって調整される応答速度でバイパス電流Iaoc1を制御する。帰還制御回路16の時定数の値は、スイッチ24a,24bの開閉状態及び回路素子の定数によって定まる。帰還制御回路16の時定数の値は、スイッチ24a,24bが開状態であるときに時定数τ1(第1時定数)であり、スイッチ24a,24bが閉状態であるときに時定数τ2(第2時定数)である。スイッチ信号SWがローレベルである場合、スイッチ24a,24bが開状態であるので、時定数τ1は、式(2)に示されるように、抵抗素子22a,22bの抵抗値R1、抵抗素子23a,23bの抵抗値R2、及びコンデンサ25の容量C1によって定まる。一方、スイッチ信号SWがハイレベルである場合、スイッチ24a,24bが閉状態であるので、スイッチ24a,24bと抵抗素子22a,22bとによって構成される並列回路の抵抗値は0に略等しい。このため、時定数τ2は、式(3)に示されるように、抵抗値R2と容量C1とによって定まる。
式(2),(3)に示されるように、時定数τ2は時定数τ1よりも小さい。つまり、帰還制御回路16の時定数が時定数τ2に設定されている場合、帰還制御回路16がバイパス電流Iaoc1を制御する応答速度は、帰還制御回路16の時定数が時定数τ1に設定されている場合に比べて速い。言い換えると、ハイレベルのスイッチ信号SW(ハイレベルの状態に維持されているスイッチ信号SW)が帰還制御回路16に入力されているとき、帰還制御回路16によって調整されるバイパス電流Iaoc1の単位時間当たり時間変化は、ローレベルのスイッチ信号SW(ローレベルの状態に維持されているスイッチ信号SW)が帰還制御回路16に入力されているときと比べて大きい。なお、帰還制御回路16の時定数が変化することによって、帰還制御回路16の制御ループにおける一巡伝達関数の直流利得に変化は生じず、時定数の切り替えによってバイパス電流Iaoc1の値が不連続にはならない。なお、帰還制御回路16の差動増幅器21は差動信号を出力するが、帰還制御回路16は、差動増幅器21に代えて単一の出力信号を出力するシングルエンド形の差動増幅器を備えてもよい。この場合、帰還制御回路16は、上述と同様にバイパス電流Iaoc1を生成してもよい。
リセット部27は、コンデンサ25の電荷を放電する回路である。リセット部27は、スイッチ27aと反転回路27bとを備えている。リセット部27は、スイッチ27aと反転回路27bとを備えている。リセット部27には、検出回路19から信号TRIGが入力される。信号TRIGは、ハイレベル及びローレベルの状態を含む信号である。スイッチ27aは、例えばトランスファーゲートスイッチである。反転回路27bは、信号TRIGの論理値を反転することで得られる反転信号を生成し、生成した反転信号をスイッチ27aに出力する。スイッチ27aには、信号TRIGと信号TRIGの論理値を反転することで得られる反転信号とが入力される。信号TRIGによって、スイッチ27aは制御される。スイッチ27aは、信号TRIGと反転信号とに応じて開状態又は閉状態に切り替わる。ここでは、信号TRIGがハイレベルである場合、スイッチ27aは閉状態に維持される。信号TRIGがローレベルである場合、スイッチ27aは開状態に維持される。スイッチ27aが閉状態である場合、コンデンサ25とスイッチ27aとによって閉回路が形成され、コンデンサ25の電荷が放電される。つまり、この場合、コンデンサ25の充電電圧がリセットされる。スイッチ27aが開状態である場合、コンデンサ25は充電可能な状態になる。信号TRIGの詳細については後述する。
差動増幅回路17は、電圧信号Vtiaと参照電圧信号Vrefとの差(差分)に応じて、正相信号Voutp及び逆相信号Voutnを含む差動信号Voutを生成する回路である。差動増幅回路17は、差動増幅器17aと差動増幅器17bとを備えている。差動増幅器17aは、電圧信号Vtiaと参照電圧信号Vrefとの差分を増幅することによって、差動信号を生成する。差動増幅器17aは、生成した差動信号を差動増幅器17bに出力する。差動増幅器17bは、差動増幅器17aから出力された差動信号を増幅することによって、正相信号Voutp及び逆相信号Voutnを含む差動信号Voutを生成する。差動増幅回路17(差動増幅器17b)は、差動信号Voutをトランスインピーダンス増幅回路11の出力端子11b,11cを介して、リミット増幅器12に出力する。また、差動増幅回路17は、差動信号Voutを帰還制御回路18及び検出回路19に出力する。
帰還制御回路18は、差動増幅回路17に帰還制御を行うことによって差動信号Voutに含まれるDCオフセット(直流オフセット)を除去する回路である。電圧信号Vtiaの平均値と参照電圧信号Vrefの電圧値が一致していても、差動増幅回路17において発生する雑音によって、電圧信号Vtiaの平均値と参照電圧信号Vrefとの差分が差動増幅回路17によって増幅される。このため、差動信号VoutにDCオフセットが生じるおそれがある。差動信号Voutに含まれるDCオフセットとは、正相信号Voutpに含まれるDC成分の電位と逆相信号Voutnに含まれるDC成分の電位との差分である。帰還制御回路18の正相出力端子及び逆相出力端子は、それぞれ差動増幅器17aの出力抵抗素子(不図示)に接続される。帰還制御回路18は、正相信号Voutpに含まれるDC成分の電位と逆相信号Voutnに含まれるDC成分の電位とが互いに一致するように動作する。具体的には、帰還制御回路18は、正相信号Voutpと逆相信号Voutnとに含まれるDC成分を含む低周波数成分の差分のみを増幅することによって、当該差分に応じたバイパス電流Iaoc2p,Iaoc2nを生成する。なお、帰還制御回路18は公知の帰還制御回路と同様の構成を有するので、帰還制御回路18の構成についての詳細な説明を省略する。帰還制御回路18が帰還制御を行うことによって、差動増幅器17aから出力される差動信号に含まれるDC成分の電位が調整され、差動信号Voutの電圧の平均値が0に略等しくなる。
検出回路19は、バースト光信号の開始及び終了を検出する回路である。検出回路19は、差動信号Voutに基づいてバースト光信号の強度をモニタするとともに、制御閾値を調整する。検出回路19は、BTG(Burst Timing Generator)とも称される。検出回路19は、バースト光信号の開始及び終了を検出することによって、帰還制御回路16に時定数を切り替えるためのスイッチ信号SW、及びコンデンサ25の充電電圧をリセットするための信号TRIGを出力する。本実施形態では、検出回路19は、差動信号Voutのピーク値Vp1(第3ピーク値)及び差動信号Voutの平均電圧ピーク値Vaveに基づいてバースト光信号の開始を検出する。具体的には、検出回路19は、ピーク値Vp1が、閾値Vth1(第2閾値)よりも大きくなることで、バースト光信号の開始を検出する。閾値Vth1は、平均電圧ピーク値Vaveに応じて生成される。また、検出回路19は、逆相信号Voutnのピーク値Vp2(第2ピーク値)及び正相信号Voutpのピーク値Vp3(第1ピーク値)に基づいて、バースト光信号の終了を検出する。具体的には、検出回路19は、ピーク値Vp2が、閾値Vth2(第1閾値)よりも大きくなることで、バースト光信号の終了を検出する。閾値Vth2は、ピーク値Vp3に応じて生成される。
検出回路19は、スイッチ信号SWを帰還制御回路16に出力する。なお、スイッチ信号SWは、初期状態では、ローレベルに設定されている。つまり、初期状態では、帰還制御回路16の時定数は、時定数τ1に設定されている。検出回路19は、バースト光信号の開始又は終了を検出した場合、スイッチ信号SWをローレベルからハイレベルに切り替える。ここでは、検出回路19は、所定期間、スイッチ信号SWをハイレベルに維持する。帰還制御回路16にハイレベルに維持されたスイッチ信号SWが入力されることにより、帰還制御回路16の時定数は、時定数τ1から時定数τ2に切り替えられる。所定期間が経過すると、検出回路19は、スイッチ信号SWをハイレベルからローレベルに切り替える。これにより、帰還制御回路16の時定数は、時定数τ2から時定数τ1に切り替えられる。なお、本実施形態では、検出回路19がハイレベルのスイッチ信号SWを出力し続ける所定期間は、プリアンブル信号の期間Tsよりも短い。検出回路19は、バースト光信号の開始又は終了を検出するたびに、上述のスイッチ信号SWの切替え動作を行う。このように、検出回路19は、バースト光信号の開始又は終了を検出したときに、スイッチ信号SWの切替え動作によって、帰還制御回路16の時定数を時定数τ1から時定数τ2に切り替える。
検出回路19は、信号TRIGを帰還制御回路16に出力する。なお、信号TRIGは、初期状態では、ローレベルに設定されている。つまり、初期状態では、帰還制御回路16においてコンデンサ25は充電可能な状態に設定されている。検出回路19は、バースト光信号の開始又は終了を検出した場合、信号TRIGをローレベルからハイレベルに切り替える。ここでは、検出回路19は、ハイレベルのスイッチ信号SWを出力する期間よりも短い期間、ハイレベルの信号TRIGを帰還制御回路16に出力し続ける。ハイレベルに維持された信号TRIGが帰還制御回路16に入力されることにより、帰還制御回路16においてコンデンサ25の充電電圧はリセットされる。そして、検出回路19は、信号TRIGをハイレベルからローレベルに切り替える。これにより、帰還制御回路16において、コンデンサ25は充電可能な状態になる。なお、コンデンサ25が充電可能な状態に戻った際、帰還制御回路16の時定数は時定数τ2に設定されている。検出回路19は、バースト光信号の開始又は終了を検出するたびに、上述の信号TRIGの切替え動作を行う。このように、検出回路19は、バースト光信号の開始又は終了を検出したときに、信号TRIGの切替え動作によって、コンデンサ25の充電電圧をリセットする。
図5〜図9を用いて検出回路19の詳細について説明する。図5は、図3に示された検出回路を示す回路図である。図6の(a)は、図5に示された差動ピーク保持回路を示す回路図である。図6の(b)は、図5に示された閾値生成回路を示す回路図である。図7の(a)は、図5に示された単相ピーク保持回路を示す回路図である。図7の(b)は、図5に示された閾値生成回路を示す回路図である。図8の(a)は、図5に示されたエッジ検出回路を示す回路図である。図8の(b)は、図5に示されたエッジ検出回路の動作を示すタイミングチャートである。図9の(a)は、図5に示されたスイッチ信号生成回路を示す回路図である。図9の(b)は、図5に示されたスイッチ信号生成回路の動作を示すタイミングチャートである。
図5に示される検出回路19は、レベルモニタ回路31と、コンパレータ回路32a,32bと、エッジ検出回路33a,33bと、XOR回路34と、スイッチ信号生成回路35と、を備えている。検出回路19の入力端子19aには正相信号Voutpが入力され、検出回路19の入力端子19bには逆相信号Voutnが入力される。
レベルモニタ回路31は、差動信号Voutの振幅等を監視する回路である。具体的には、レベルモニタ回路31は、ピーク値Vp1、平均電圧ピーク値Vave、ピーク値Vp2、及びピーク値Vp3を検出する。レベルモニタ回路31は、閾値Vth1及び閾値Vth2を生成する。レベルモニタ回路31は、ピーク値Vp1及び閾値Vth1をコンパレータ回路32aに出力し、ピーク値Vp2及び閾値Vth2をコンパレータ回路32bに出力する。レベルモニタ回路31は、差動ピーク保持回路36と、閾値生成回路37(第2閾値生成回路)と、単相ピーク保持回路38と、閾値生成回路39(第1閾値生成回路)と、を備えている。正相信号Voutpは、入力端子19aを介して差動ピーク保持回路36、閾値生成回路37、及び閾値生成回路39に入力される。逆相信号Voutnは、入力端子19bを介して差動ピーク保持回路36、閾値生成回路37、及び単相ピーク保持回路38に入力される。つまり、差動ピーク保持回路36及び閾値生成回路37には差動信号Voutが入力される。
差動ピーク保持回路36は、差動信号Voutのピーク値Vp1を検出する回路である。差動ピーク保持回路36は、検出したピーク値Vp1をコンパレータ回路32aに出力する。図6の(a)に示されるように、差動ピーク保持回路36は、トランジスタ41,42と、電流源43,44と、コンデンサ45と、を備えている。トランジスタ41のベースは、入力端子19aに接続され、トランジスタ42のベースは入力端子19bに接続される。トランジスタ41,42のコレクタは、電源電圧VCCに接続される。トランジスタ41,42のエミッタは、出力端子36aに接続される。電流源43の一端が出力端子36a(トランジスタ41,42のエミッタ)に接続され、電流源43の他端が接地電位GNDに接続される。電流源44の一端が電源電圧VCCに接続され、電流源44の他端が出力端子36a(トランジスタ41,42のエミッタ)に接続される。コンデンサ45は、電流源43に並列に接続される。つまり、コンデンサ45の一端は出力端子36aに接続され、コンデンサ45の他端は接地電位GNDに接続される。コンデンサ45は、容量Ch1を有する。電流源43は、電流Ih1を生成し、電流源44は、電流Is1を生成する。電流源43,44は、接地電位GNDに向かう方向に電流Ih1,Is1を流す。コンデンサ45の両端に発生する充電電圧が、ピーク値Vp1として差動ピーク保持回路36から出力される。
差動ピーク保持回路36では、トランジスタ41,42のベースに入力される入力信号に応じて、コンデンサ45が充電される。トランジスタ41,42のいずれか一方がオン状態であるときに、コンデンサ45に充電電流が流れ、コンデンサ45に電荷が蓄えられる。このとき、コンデンサ45の両端に発生する充電電圧が、ピーク値Vp1に相当する。電流源43は、コンデンサ45に蓄えられた電荷を放出(放電)させる。電流Is1の電流値は、電流Ih1の電流値よりも小さく設定されている。電流源43,44は、トランジスタ41,42をバイアスする。つまり、電流源43,44によって、トランジスタ41,42の動作基準電位が設定される。電流源43,44により生成される合成電流によって、コンデンサ45を放電させる方向に放電電流が流れる。
差動信号Voutの振幅が増加していくと、正相信号Voutpと逆相信号Voutnとのピーク値はそれぞれ大きくなっていく。トランジスタ41は、正相信号Voutpの振幅が所定値より大きくなると、オン状態となり、トランジスタ42は、逆相信号Voutnの振幅が所定値より大きくなるとオン状態となる。所定値は、例えば、トランジスタ41,42がオフ状態からオン状態に変化するベース−エミッタ間の電圧値によって定まる。正相信号Voutp及び逆相信号Voutnのいずれか一方の振幅が所定値より大きくなると、コンデンサ45が充電される。差動信号Voutの振幅の増加が止まると、コンデンサ45に流れる充電電流は小さくなり、電流Ih1及び電流Is1の差である放電電流とトランジスタ41,42を介した充電電流とが平衡状態になることで、コンデンサ45の充電電圧が安定する。このときの充電電圧がピーク値Vp1(ピーク電位)に対応する。
差動信号Voutの振幅が小さくなっていくと、コンデンサ45に流れる充電電流が更に小さくなり、コンデンサ45からの放電が開始する。このとき、電流源43,44のインピーダンスは非常に高く、トランジスタ41,42がオフ状態となるため、コンデンサ45の放電時の時定数は充電時の時定数より大きい。このため、ピーク値Vp1は所定の期間、略一定に維持(保持)される。差動信号Voutには相補的な正相信号Voutp及び逆相信号Voutnが含まれ、相補的に(交互に)トランジスタ41とトランジスタ42がオン状態となるので、差動ピーク保持回路36は、差動信号Voutに対する全波整流に対応する動作(検出)を行う。つまり、差動信号Voutに含まれるデータの遷移区間を除いて、コンデンサ45がほぼ充電状態となりピーク値Vp1が維持される。
閾値生成回路37は、差動信号Voutの平均電圧に応じて閾値Vth1を生成する回路である。閾値生成回路37は、平均電圧ピーク値Vaveを検出し、バースト光信号の有無(開始)を判定するための閾値Vth1をコンパレータ回路32aに出力する。平均電圧ピーク値Vaveは、差動信号Voutの平均電圧のピーク値に相当する。図6の(b)に示されるように、閾値生成回路37は、抵抗素子46,47と、コンデンサ48と、トランジスタ49,50と、電流源51,52と、抵抗素子53と、コンデンサ54と、を備えている。電流源51は、電流Ih2を生成し、電流源52は、電流Is2を生成する。コンデンサ54は、容量Ch2を有する。
閾値生成回路37では、入力端子19aに抵抗素子46の一端が接続され、入力端子19bに抵抗素子47の一端が接続される。抵抗素子46,47の他端は互いに接続される。抵抗素子46と抵抗素子47との接続点(ノード)は、コンデンサ48を介して接地電位GNDに接続される。また、抵抗素子46と抵抗素子47との接続点は、トランジスタ49,50のベースに接続される。トランジスタ49,50のコレクタは、電源電圧VCCに接続される。トランジスタ49,50のエミッタは、互いに並列に接続された電流源51とコンデンサ54とから構成される並列回路を介して接地電位GNDに接続される。また、トランジスタ49,50のエミッタは、抵抗素子53を介して出力端子37aに接続される。電源電圧VCCと出力端子37aとの間に電流源52が接続される。
抵抗素子46の抵抗値と抵抗素子47の抵抗値とは、互いに同一である。これにより、抵抗素子46と抵抗素子47との接続点において差動信号Voutの平均電圧(コモン電位)が検出される。コンデンサ48によって、コモンモードの高周波雑音がバイパスされる。閾値生成回路37は、差動信号Voutの平均電圧のピーク値を維持する。これにより、差動信号Voutの平均電圧ピーク値Vaveが、トランジスタ49,50のエミッタの電位(コンデンサ54の両端電圧)として検出される。抵抗素子53に電流源52から電流Is2が流れることによって、トランジスタ49,50のエミッタの電位が、抵抗素子53の両端の電圧Vs2だけDCオフセットされる。つまり、平均電圧ピーク値Vave(トランジスタ49,50のエミッタの電位)に抵抗素子53の両端に発生する電圧Vs2を加えることによって閾値Vth1が生成される。言い換えると、差動信号Voutの平均電圧のピーク値に電圧Vs2を加算することで閾値Vth1が生成される。
本実施形態では、差動ピーク保持回路36のトランジスタ41,42と閾値生成回路37のトランジスタ49,50とは、全て同じサイズのトランジスタによって構成される。電流Ih1と電流Ih2との電流値が、互いに同一となるように、電流源43,51は構成される。電流Is1と電流Is2との電流値が、互いに同一となるように、電流源44,52は構成される。これら電流Ih1,Ih2,Is1,Is2の設定により、トランジスタ41,42のコレクタ電流密度が互いに同じとなる。また、雑音に対するフィルタリング効果を一致させるために、容量Ch1と容量Ch2とが互いに同一となるようにコンデンサ45,54が構成されてもよい。
単相ピーク保持回路38は、逆相信号Voutnのピーク値Vp2(バースト光信号のボトム値に対応)を検出する回路である。単相ピーク保持回路38は、ピーク値Vp2をコンパレータ回路32bに出力する。図7の(a)に示されるように、単相ピーク保持回路38は、トランジスタ55と、電流源56,57と、コンデンサ58と、を備えている。電流源56は、電流Ih3を生成し、電流源57は、電流Is3を生成する。コンデンサ58は、容量Ch3を有する。トランジスタ55のベースは入力端子19bに接続され、トランジスタ55のベースに逆相信号Voutnが入力される。トランジスタ55のコレクタは、電源電圧VCCに接続される。トランジスタ55のエミッタは、出力端子38aに接続される。また、トランジスタ55のエミッタは、互いに並列に接続された電流源56とコンデンサ58とから構成される並列回路を介して接地電位GNDに接続される。電源電圧VCCと出力端子38aとの間に電流源57が接続される。
単相ピーク保持回路38では、逆相信号Voutnによってコンデンサ58が充電される。差動ピーク保持回路36と同様に、トランジスタ55は、逆相信号Voutnの振幅が所定値よりも大きくなると、オン状態となり、コンデンサ58に電荷が蓄えられる。電流源56は、コンデンサ58に蓄えられた電荷を放出(放電)させる。電流Is3の電流値は、電流Ih3の電流値よりも小さく設定されている。電流源56,57は、トランジスタ55をバイアスする。つまり、電流源56,57によって、トランジスタ55の動作電圧の基準が設定される。電流源56,57により生成される合成電流によって、コンデンサ58を放電させる方向に放電電流が流れる。
逆相信号Voutnの振幅が増加すると、逆相信号Voutnのピーク値は大きくなっていく。トランジスタ55は、逆相信号Voutnの振幅が所定値よりも大きくなるとオン状態となる。トランジスタ55がオン状態となったときに、コンデンサ58に充電電流が流れ、コンデンサ58が充電される。逆相信号Voutnの振幅の増加が止まると、コンデンサ58に流れる充電電流は小さくなり、電流Ih3から電流Is3を差し引くことで得られる放電電流と、トランジスタ55を介した充電電流とが平衡状態になることによって、コンデンサ58の両端電圧が安定する。このときのコンデンサ58の両端電圧が逆相信号Voutnのピーク値Vp2に対応する。逆相信号Voutnの振幅がさらに小さくなっていくと、コンデンサ58に流れる充電電流がさらに小さくなり、コンデンサ58からの放電が開始する。このとき、電流源56,57のインピーダンスは非常に高く、コンデンサ58の放電時の時定数は充電時の時定数よりも大きい。このため、ピーク値Vp2は所定の期間、略一定に維持される。差動ピーク保持回路36と異なり単相ピーク保持回路38に入力される信号は、片相の逆相信号Voutnであるので、単相ピーク保持回路38は、差動信号Voutに対する半波整流に対応する動作(検出)を行う。
閾値生成回路39は、ピーク値Vp3に応じて閾値Vth2を生成する回路である。閾値生成回路39は、ピーク値Vp3を検出し、閾値Vth2をコンパレータ回路32bに出力する。図7の(b)に示されるように、閾値生成回路39は、トランジスタ59と、電流源60,61と、抵抗素子62と、コンデンサ63と、を備えている。電流源60は、電流Ih4を生成し、電流源61は、電流Is4を生成する。コンデンサ63は、容量Ch4を有する。閾値生成回路39は、抵抗素子62を除き、単相ピーク保持回路38と同様の構成を有している。トランジスタ59のベースは入力端子19aに接続され、トランジスタ59のベースには正相信号Voutpが入力される。トランジスタ59のコレクタは電源電圧VCCに接続される。トランジスタ59のエミッタは、互いに並列に接続された電流源60とコンデンサ63とによって構成される並列回路を介して接地電位GNDに接続される。また、トランジスタ59のエミッタは、抵抗素子62を介して出力端子39aに接続される。電源電圧VCCと出力端子39aとの間に、電流源61が接続される。
閾値生成回路39は、単相ピーク保持回路38と同様に、片相の入力信号に対してピーク値を維持する動作を行い、ピーク値Vp3がトランジスタ49のエミッタ電位として検出される。抵抗素子62に電流Is4が流れることによって、このエミッタ電位に対して抵抗素子62の両端に発生する電圧Vs4だけDCオフセットされた電位が、閾値Vth2として生成される。閾値生成回路39は、単相ピーク保持回路38と同様にピーク値を検出する回路であるが、入力信号が正相信号Voutpであるために、振幅が大きいバースト光信号が終了した瞬間、正相信号Voutpの電圧値は低くなり、閾値Vth2は、高い電圧値からピーク値Vp2と比較して速い速度で低下する。
本実施形態では、単相ピーク保持回路38のトランジスタ55と、閾値生成回路39のトランジスタ59とは、同じサイズのトランジスタによって構成される。電流Ih3と電流Ih4との電流値が互いに同じになるように、電流源56,60は構成される。電流Is3と電流Is4との電流値が互いに同じになるように、電流源57,61は構成される。これら電流Ih3,Ih4,Is3,Is4の電流値の設定により、トランジスタ55,59のコレクタ電流密度が、互いに同じとなる。また、雑音に対するフィルタリング効果を一致させるため、コンデンサ58の容量Ch3とコンデンサ63の容量Ch4とが互いに同じになるように、コンデンサ58,63が構成されてもよい。
さらに、容量Ch3,Ch4は、連続した同符号の信号を有するバースト光信号が入力された場合に、放電による誤動作が起きないように設定されてもよい。例えば、信号の伝送速度が10Gb/s(bps;ビット毎秒)である通信システムにおいて、72bitを設定ビット数として同一符号連続耐性を満たすように容量Ch3,Ch4が設定される。なお、伝送速度が10Gb/sである通信システムでは、1シンボルの信号毎に100psecが割り当てられる。この場合、コンデンサ58,63において、上述の設定ビット数に相当する信号の期間に対して少なくとも2倍程度の値を有する放電時定数で放電が行われるように、単相ピーク保持回路38及び閾値生成回路39が構成されてもよい。例えば、コンデンサ58,63が放電するときの放電時定数が14.4nsec以上に設定されてもよい。
一方、バースト光信号の終了の検出において、放電時定数が大きすぎると、検出が遅れてしまうおそれがある。単相ピーク保持回路38における放電時定数は、電流源56,57のインピーダンスが無限大であるとすると、電流Ih3の電流値から電流Is3の電流値を減算した値を容量Ch3で除算することにより得られる値によって決まる。差動ピーク保持回路36、閾値生成回路37、及び閾値生成回路39における放電時定数も、単相ピーク保持回路38と同様に決まる。例えば、電流Ih3の電流値から電流Is3の電流値を減算した値が10μAであり、容量Ch3が10pFであるとした場合、信号振幅が100mVであるとすると、14.4nsecでの電圧変化は14.4mVとなり、14.4%の振幅低下に相当する。100nsecでの電圧変化は100mVとなり、0%まで振幅が低下する。このため、バースト光信号の終了の検出に影響する遅延時間は、最大でも100nsec程度である。
バースト光信号の開始の検出では、ピーク値Vp1と閾値Vth1とを比較することによって、バースト光信号の開始時のエッジが検出される。ピーク値Vp1は、差動信号Voutを全波整流することで得られる電圧であり、バースト光信号の開始に対し高速に応答できる。一方、ピーク値Vp1をバースト光信号の終了時における立下りの検出に用いると、ピーク値Vp1の応答は、帰還制御回路16により低速状態の帰還制御が行われている残留DCオフセットの変化に放電時定数分遅れて追従するので、ピーク値Vp1の応答時間が遅くなってしまう。一方、ピーク値Vp2と閾値Vth2とを比較することによって、バースト光信号の終了時における立下りが検出される。ピーク値Vp2及び閾値Vth2は、差動信号Voutを半波整流することで得られる電圧であるので、ピーク値を保持するための放電容量(ピークホールド放電容量)を同符号が連続する場合に誤検出(誤動作)が起きない範囲で小さくしておけば、閾値Vth2がピーク値Vp2より高速に低下し、バースト光信号の終了時における立下りが検出される。
本実施形態のトランスインピーダンス増幅回路11では、バースト光信号が受信部9に入力されると、ハイレベル及びローレベルの両方の状態を含む入力電流Iapdが入力され、参照電圧信号Vrefと電圧信号Vtiaとの間に差分が生じる。このため、所定の振幅を有する差動信号Voutが生成され、差動信号Voutのピーク値Vp1は上昇する。バースト光信号が入力される前(インターバル期間)では、ピーク値Vp1と平均電圧ピーク値Vaveとは略同一である。閾値Vth2は、平均電圧ピーク値Vaveに電圧Vs2を加算することで得られるので、ピーク値Vp1は閾値Vth2よりも小さい。一方、バースト光信号が開始(入力)されると、閾値生成回路37では差動信号Voutの平均電圧のピーク値が平均電圧ピーク値Vaveとして検出されるので、ピーク値Vp1は平均電圧ピーク値Vaveよりも大きくなる(平均電圧ピーク値Vaveの2倍に略等しくなる)。従って、バースト光信号の開始直後に、ピーク値Vp1が平均電圧ピーク値Vaveに応じた閾値Vth1を超えるように、閾値Vth1が設定されることにより、バースト光信号の開始が検出される。例えば、閾値Vth1は、バースト光信号の開始時のピーク値Vp1及び平均電圧ピーク値Vaveを事前に測定することによって設定される。
また、バースト光信号が終了すると、入力電流Iapdはローレベルの状態となり、TIAコア部14には残存したバイパス電流Iaoc1のみが電流信号Iinとして入力される。このため、バースト光信号の終了後、逆相信号Voutnの振幅が、正相信号Voutpの振幅よりも高い状態が継続する。このとき、正相信号Voutpはローレベルの状態となる。バースト光信号が入力されている間、逆相信号Voutnと正相信号Voutpとの振幅は互いに略同じ値であるので、ピーク値Vp2とピーク値Vp3は互いに略同一である。閾値Vth2は、ピーク値Vp3に電圧Vs4を加えることによって得られるので、ピーク値Vp2は閾値Vth2よりも小さい。一方、バースト光信号が終了すると、正相信号Voutpがローレベルの状態になるので、閾値生成回路39ではコンデンサ63の電荷が放電され、ピーク値Vp3は減少する。単相ピーク保持回路38ではピーク値Vp2は略一定に維持される。これにより、ピーク値Vp2は、ピーク値Vp3よりも大きくなる。従って、バースト光信号の終了直後に、ピーク値Vp2がピーク値Vp3に応じた閾値Vth2を超えるように、閾値Vth2が設定されることにより、バースト光信号の終了が検出される。例えば、閾値Vth2は、バースト光信号の終了時のピーク値Vp2,Vp3を事前に測定することによって設定される。
コンパレータ回路32a,32bは、例えば、ヒステリシス特性を有するコンパレータ回路である。具体的には、コンパレータ回路32aは、ピーク値Vp1と閾値Vth1とを比較することによって、比較結果に応じてハイレベル及びローレベルのいずれかの状態の信号SDをエッジ検出回路33aに出力する。コンパレータ回路32aは、ピーク値Vp1が閾値Vth1以下である場合、ローレベルの信号SDを出力する。一方、コンパレータ回路32aは、ピーク値Vp1が閾値Vth1よりも大きい場合に、ハイレベルの信号SDを出力する。
コンパレータ回路32bは、ピーク値Vp2と閾値Vth2とを比較することによって、比較結果に応じてハイレベル及びローレベルのいずれかの状態の信号LOSをエッジ検出回路33bに出力する。コンパレータ回路32bは、ピーク値Vp2が閾値Vth2以下である場合、ローレベルの信号LOSを出力する。一方、ピーク値Vp2が閾値Vth2よりも大きい場合に、ハイレベルの信号LOSを出力する。例えば、コンパレータ回路32a,32bのヒステリシス量は、レベルモニタ回路31において入力信号の変調状態によって発生する雑音に起因する誤検出を防止できる値に設定される。
エッジ検出回路33a,33bは、信号SD及び信号LOSそれぞれにおける論理値の変化を検出する回路である。具体的には、エッジ検出回路33aは、信号SDにおけるローレベルからハイレベルへの切替(立上りエッジ)を検出する。エッジ検出回路33aは、切替を検出したときに、所定の期間、ハイレベルの信号REをXOR回路34に出力する。エッジ検出回路33bは、信号LOSにおけるローレベルからハイレベルへの切替を検出する。エッジ検出回路33bは、切替を検出したときに所定の期間、ハイレベルの信号FEをXOR回路34に出力する。エッジ検出回路33a,33bは、切替を検出していないときは、ローレベルの信号RE,FEをXOR回路34に出力している。エッジ検出回路33a,33bは、互いに同様の構成を有する。
図8の(a)に示されるように、エッジ検出回路33a,33bは、抵抗素子65と、コンデンサ66と、反転回路67と、AND回路68と、を備えている。エッジ検出回路33a,33bの入力端子64aには、信号SD,LOSが入力される。入力端子64aは、抵抗素子65の一端とAND回路68の一方の入力端子とに接続される。抵抗素子65の他端は、コンデンサ66を介して接地電位に接続されるとともに、反転回路67の入力端子に接続される。反転回路67の出力端子は、AND回路68の他方の入力端子に接続される。エッジ検出回路33a,33bでは、抵抗素子65とコンデンサ66とによって遅延回路が構成されている。
図8の(b)には、信号SD,LOS、遅延信号Va、反転信号Vb、及び信号RE,FEの時間変化(タイミングチャート)が示されている。図8の(b)に示されるように、反転回路67の入力端子には、信号SD,LOSが時定数τd1だけ遅れた遅延信号Vaが入力される。時定数τd1は、抵抗素子65の抵抗値とコンデンサ66の容量とを乗算することで得られる。反転回路67によって遅延信号Vaの論理値が反転された反転信号Vbが、反転回路67の出力端子から出力される。AND回路68は、信号SD,LOSと反転信号Vbとの論理積を演算し、演算結果を信号RE,FEとして出力端子64bから出力する。出力端子64bから出力される信号RE,FEは、入力信号である信号SD,LOSがローレベルからハイレベルに切り替わるときのみ、ハイレベルである。このように、エッジ検出回路33a,33bでは、信号SD,LOSの立上りエッジが検出され、エッジ検出回路33a,33bは、時定数τd1に略等しいパルス幅を有するハイレベルの信号RE,FEを出力する。なお、ハイレベルの信号RE,FEのパルス幅は、ハイレベルの信号SD,LOSのパルス幅よりも短い。パルス幅は、信号RE,FE,SD,LOSがハイレベルの状態に維持される期間に相当する。
XOR回路34は、信号REと信号FEとの排他的論理和を演算し、演算結果を信号TRIGとしてスイッチ信号生成回路35及び帰還制御回路16に出力する。具体的には、信号RE及び信号FEのいずれか一方の状態がハイレベルである場合、ハイレベルの信号TRIGを出力する。なお、ハイレベルの信号TRIGのパルス幅は、ハイレベルの信号RE,FEのパルス幅と略等しい。信号RE及び信号FEが、ともにハイレベル及びローレベルのいずれか一方の状態である場合、XOR回路34はローレベルの信号TRIGを出力する。なお、検出回路19は、XOR回路34に代えて、信号REと信号FEとの論理和を演算するOR回路を備えてもよい。
図9の(a)には、スイッチ信号SWを生成するスイッチ信号生成回路35が示されている。スイッチ信号生成回路35は、信号TRIGに基づいたスイッチ信号SWを生成する回路である。スイッチ信号生成回路35は、スイッチ信号SWを帰還制御回路16に出力する。スイッチ信号生成回路35は、One Shot Timer回路とも称される。図9の(a)に示されるように、スイッチ信号生成回路35は、RSフリップフロップ回路69と、MOSトランジスタ70と、抵抗素子71と、コンデンサ72と、を備えている。RSフリップフロップ回路69は、2つのNOR回路69a,69bを有している。
スイッチ信号生成回路35の入力端子35aは、RSフリップフロップ回路69のS(セット)端子に接続される。つまり、RSフリップフロップ回路69のS端子に、信号TRIGが入力される。S端子は、NOR回路69aの一方の入力端子に接続される。NOR回路69bの一方の入力端子には、NOR回路69aの出力端子であるRSフリップフロップ回路69のQ端子が接続される。NOR回路69bの出力端子であるRSフリップフロップ回路69のQB端子は、NOR回路69aの他方の入力端子に接続される。また、QB端子は、MOSトランジスタ70のゲート端子に接続される。なお、MOSトランジスタ70は、N型(nチャンネル)のMOSトランジスタである。MOSトランジスタ70のソース端子は接地電位に接続される。MOSトランジスタ70のドレイン端子は、抵抗素子71(プルアップ抵抗素子)を介して電源電圧VDDに接続されるとともに、コンデンサ72を介して接地電位に接続される。
QB端子から出力される信号の倫理値は、MOSトランジスタ70のドレイン端子において反転する。MOSトランジスタ70のドレイン端子において論理値が反転した信号が、抵抗素子71の抵抗値とコンデンサ72の容量との積で決まる時定数τd2で遅延することによって、遅延信号Vd2が生成される。MOSトランジスタ70のドレイン端子は、RSフリップフロップ回路69のR(リセット)端子に接続されており、遅延信号Vd2がNOR回路69aの他方の入力端子に入力される。RSフリップフロップ回路69のQ端子は、出力端子19cに接続される。
図9の(b)には、TRIG信号、QB端子における信号、遅延信号Vd2、及びスイッチ信号SWの時間変化(タイミングチャート)が示される。図9の(b)に示されるように、入力端子35aに、ハイレベルの信号TRIGが入力されると、RSフリップフロップ回路69のQ端子(出力端子19c)における信号(スイッチ信号SW)がローレベルからハイレベルに変化する。このとき、MOSトランジスタ70がオン状態からオフ状態に変化し、遅延信号Vd2がローレベルからハイレベルに向けて時定数τd2によって規定される速さでゆっくりと上昇する。上昇した遅延信号Vd2の電圧値が、所定値を超えると、NOR回路69aの一方の入力端子(R端子)にリセット指示が入力される。これにより、Q端子における信号がハイレベルからローレベルに変化する。R端子にリセット指示が入力されることによって、QB端子の信号は、初期状態のハイレベルに戻る。つまり、出力端子19cから出力されるスイッチ信号SWがハイレベルからローレベルに変化する。
このように、遅延信号Vd2(リセット信号)の電圧値の上昇速度に応じた時間によってリセット動作が行われる。このリセット動作が信号TRIGの立上りエッジから所定時間経過後に確実に行われるために、リセット信号の論理値が有効になる(リセット信号がアサートされる)前に信号TRIGがローレベルに戻っていることが望まれる。このために、時定数τd2が時定数τd1よりも大きくなるように、エッジ検出回路33a,33b及びスイッチ信号生成回路35が構成されてもよい。また、時定数τd2は、バースト光信号のプリアンブル信号の期間Ts(セトリング時間)に応じて設定される。本実施形態では、入力端子19aから出力されるスイッチ信号SWがハイレベルである期間が期間Tsよりも短くなるように、時定数τd2が設定される。
検出回路19では、ピーク値Vp1が閾値Vth1を超えた場合に、コンパレータ回路32aはハイレベルの信号SDをエッジ検出回路33aに出力する。同様に、ピーク値Vp2が閾値Vth2を超えた場合に、コンパレータ回路32bはハイレベルの信号LOSをエッジ検出回路33bに出力する。エッジ検出回路33a,33bは、信号SD,LOSがローレベルからハイレベルに切り替わったことを検出したときに、ハイレベルの信号RE,FEをXOR回路34に出力する。XOR回路34から出力される信号TRIGは、信号RE及び信号FEのどちらか一方がハイレベルの状態であるときに、ローレベルからハイレベルに変化する。そして、スイッチ信号生成回路35は、信号TRIGがハイレベルであるときに、スイッチ信号SWをローレベルからハイレベルに変化する。スイッチ信号SWがハイレベルである期間のパルス幅は、信号TRIGがハイレベルである期間のパルス幅よりも拡大される。このように、ピーク値Vp1が閾値Vth1を超えた場合、又はピーク値Vp2が閾値Vth2を超えた場合に、検出回路19から出力されるスイッチ信号SW及び信号TRIGがハイレベルの状態に維持される。
次に、図10を用いて帰還制御回路16による帰還制御の状態遷移について説明する。図10は、帰還制御回路による帰還制御の状態遷移を示す状態遷移図である。帰還制御回路16による帰還制御には、低速で帰還制御が行われる状態である状態Iと、コンデンサ25の充電電圧がリセットされる状態である状態IIと、高速で帰還制御が行われる状態である状態IIIとが含まれる。なお、以下では、説明の便宜のために、帰還制御回路16による帰還制御を単に「帰還制御」と表記する。状態Iでは、帰還制御回路16の時定数が時定数τ1に設定され、状態IIでは、コンデンサ25の充電電圧がリセットされる。状態IIIでは、帰還制御回路16の時定数が時定数τ2に設定される。トランスインピーダンス増幅回路11が動作を開始する初期状態では、帰還制御の状態は状態Iである。バースト光信号の入力がない場合、スイッチ信号SWはローレベルであるので、帰還制御の状態は状態Iに維持される。バースト光信号が受信部9に入力されると、トランスインピーダンス増幅回路11によって電流信号Iinが変換された差動信号Voutが生成される。そして、検出回路19においてピーク値Vp1が閾値Vth1よりも大きくなったことが検出されると、信号TRIGがローレベルからハイレベルに変化し、帰還制御の状態は状態IIに遷移する。なお、このとき、信号TRIGがハイレベルに変化することによって、スイッチ信号生成回路35が動作を開始する。その結果、検出回路19(スイッチ信号生成回路35)から出力されるスイッチ信号SWがローレベルからハイレベルに変化する。状態IIに遷移すると、コンデンサ25に蓄えられた電荷が放電され、帰還制御回路16は初期状態にリセットされる。信号TRIGがハイレベルである間、帰還制御は状態IIに維持される。
そして、信号TRIGがハイレベルからローレベルに変化すると、帰還制御の状態は状態IIIに遷移する。このとき、帰還制御回路16の時定数が時定数τ1から時定数τ2に切り替わる。なお、帰還制御の状態が状態IIであるときに、帰還制御回路16の時定数を切り替えるためのスイッチ24a,24bは、閉状態となっている。スイッチ信号SWがハイレベルである間、帰還制御の状態は状態IIIに維持される。帰還制御が状態IIIに維持される時間は、スイッチ信号生成回路35の時定数τd2によって決まる。バースト光信号の開始直後では、電流信号IinにはDC成分が含まれているので、電圧信号Vtiaに含まれるDCオフセット(DC成分)を除去するように、帰還制御が高速に行われる。スイッチ信号SWがハイレベルからローレベルに変化すると(スイッチ信号生成回路35がタイムアウトすると)、帰還制御の状態は状態Iに遷移する。つまり、帰還制御回路16の時定数が時定数τ2から時定数τ1に切り替わる。そして、バースト光信号のペイロード信号が入力される間、帰還制御の状態は状態Iに維持される。つまり、ペイロード信号の期間では、帰還制御回路16の時定数は、時定数τ1に維持される。
そして、バースト光信号が終了すると、受光素子10から出力される入力電流Iapdの電流値が急激に0になる。バースト光信号が終了した瞬間の状態では、帰還制御の状態は状態Iに維持されており、電圧信号Vtiaと参照電圧信号Vrefとの直流成分の電位差である残留DCオフセットが大きくなる。そして、検出回路19においてピーク値Vp2が閾値Vth2よりも大きくなったことが検出されると、信号TRIGがローレベルからハイレベルに変化し、帰還制御は状態IIに遷移する。このとき、信号TRIGがハイレベルに変化することによって、スイッチ信号生成回路35が動作を開始する。その結果、検出回路19(スイッチ信号生成回路35)から出力されるスイッチ信号SWがローレベルからハイレベルに変化する。状態IIに遷移すると、コンデンサ25に蓄えられた電荷が放電され、帰還制御回路16は初期状態にリセットされる。そして、信号TRIGがハイレベルからローレベルに変化すると、帰還制御の状態は状態IIIに遷移する。つまり、帰還制御回路16の時定数が時定数τ1から時定数τ2に切り替わる。スイッチ信号SWがハイレベルである間、帰還制御の状態は状態IIIに維持され、帰還制御回路16は残留DCオフセットを除去するように、高速に帰還制御を行う。そして、スイッチ信号SWがハイレベルからローレベルに変化すると(スイッチ信号生成回路35がタイムアウトすると)、帰還制御の状態は状態Iに遷移する。つまり、帰還制御の状態は初期状態に戻り、帰還制御回路16は、次のバースト光信号の受信に向けた待機状態となる。本実施形態では、バースト光信号の終了後に帰還制御の状態が状態IIIに維持される期間は、バースト光信号の開始後に帰還制御の状態が状態IIIに維持される期間と同一である。
次に、帰還制御回路16、帰還制御回路18、及びトランスインピーダンス増幅回路11とリミット増幅器12との間のAC結合における各時定数の設定方法について説明する。図11は、複数の高域通過フィルタが連続して接続された場合における理想応答の計算結果を示す図である。図11には、帰還制御回路16、帰還制御回路18、及びトランスインピーダンス増幅回路11とリミット増幅器12との間のAC結合を想定した3つの高域通過フィルタ(HPF:High-Pass filter)が連続して接続された場合の理想応答を計算した結果が示されている。なお、以降の説明では、トランスインピーダンス増幅回路11とリミット増幅器12との間のAC結合を単に「AC結合」と表記する。各高域通過フィルタは、1次の高域通過フィルタであり、各高域通過フィルタの伝達関数が角速度の関数として示されている。図11において、角速度ωaoc1は帰還制御回路16の遮断角速度であり、角速度ωaoc2は帰還制御回路18の遮断角速度であり、角速度ωacはAC結合の遮断角速度である。例えば、帰還制御回路16の時定数は、遮断角速度ωaoc1の逆数であり、遮断周波数faoc1は、遮断角速度ωaoc1を円周率πの2倍の値で除算することによって得られる値である。
図11に示される計算結果は、時間10μsecにおけるステップ応答の計算結果である。ここで、遮断周波数faoc2を16kHzに、遮断周波数facを1.6MHzに設定して計算を行った。なお、遮断周波数facを、同符号が連続する信号を誤りなく伝送できる下限の周波数として1.6MHzに設定し、遮断周波数faoc2を、遮断周波数facの設定値の100分の1倍の値に設定した。図11には、遮断周波数faoc1を遮断周波数facに対してN倍に変化させた場合のステップ応答の計算結果が示されている。ここでは、遮断周波数faoc1を、遮断周波数facの0.005倍、0.05倍、0.5倍、及び5倍に設定した場合の計算結果が示されている。例えば、セトリング時間を400nsec以下に設定したい場合、Nが0.5であるときの計算結果が示すステップ応答では、10.4μsecの時点で誤差が10%以内に収束していない。Nが5であるときの計算結果が示すステップ応答では、10.4μsecの時点で誤差が0に略等しく、当該ステップ応答は収束している。同様に、Nが0.05であるときの計算結果が示すステップ応答は、10.4μsecの時点で収束している。これらのことから、遮断周波数faoc2を16kHzに設定し、遮断周波数facを1.6MHzに設定した場合、帰還制御回路16による高速時の帰還制御では、遮断周波数の目標値を8MHzに設定し、帰還制御回路16による低速時の帰還制御では、遮断周波数の目標値を80kHzにすればよいことが分かる。
なお、バースト光信号の開始及び終了を検出するための閾値Vth1,Vth2を生成するための電圧Vs2,Vs4は、トランスインピーダンス増幅回路11の内部の回路が信号を飽和させずに線形に増幅できる最大値よりも低い値に設定されてもよい。閾値を超えないような信号強度が弱いバースト光信号が入力され、帰還制御回路16の帰還制御の状態が低速状態に維持される場合がある。この場合であっても、トランスインピーダンス増幅回路11とリミット増幅器12との間のAC結合効果により、リミット増幅器12への入力において、DCオフセットがセトリング時間内に除去される。
次に、図12〜図18を用いて、トランスインピーダンス増幅回路11の効果について説明する。図12は、シミュレーション結果を示す図である。図13〜図16は、図12に示されたシミュレーション結果の一部を拡大した図である。図17は、別のシミュレーション結果を示す図である。図18は、図17に示されたシミュレーション結果の一部を拡大した図である。図12では、各電流値及び各電圧値の時間変化及び帰還制御回路16の帰還制御の状態が示されている。このシミュレーション結果は、遮断周波数faoc2を16kHz、遮断周波数facを1.6MHz、電流Ih1の電流値から電流Is1の電流値を減算した値を20μA、電流Ih2の電流値から電流Is2の電流値を減算した値を20μAに設定した場合の計算結果である。また、容量Ch1,Ch2を10pF、電流Ih3の電流値から電流Is3の電流値を減算した値を10μA、電流Ih4の電流値から電流Is4の電流値を減算した値を10μA、容量Ch3,Ch4を5pF、時定数τd1を50nsec、時定数τd2を500nsec、電圧Vs2,Vs4を50mVに設定して計算を行った。
図12〜図18では、帰還制御回路16の帰還制御の状態の変化、及び、入力電流Iapdと、電圧信号Vtia及び参照電圧信号Vrefと、正相信号Voutp及び逆相信号Voutnと、正相信号Vliap及び逆相信号Vlianと、ピーク値Vp1及び閾値Vth1と、ピーク値Vp2及び閾値Vth2と、信号TRIG及びスイッチ信号SWと、バイパス電流Iaoc1と、バイパス電流Iaoc2p,Iaoc2nと、の時間変化が示されている。このシミュレーションでは、時間tが100nsecのときに、最初に信号強度が強い第1のバースト光信号が入力され、時間tが2μsecのときに、第1のバースト光信号が終了する。第1のバースト光信号による入力電流Iapdの平均値は、1mAである。そして、時間tが2.3μsecのときに、信号強度が弱い第2のバースト光信号が入力される。第2のバースト光信号による入力電流Iapdの平均値は、20μAである。第1のバースト光信号と第2のバースト光信号との間の間隔(インターバル期間)は、300nsecに設定されている。変調信号であるバースト光信号に応じた入力電流Iapdは、同符号が連続する信号を模している。ここでは、入力電流Iapdは、10nsec周期で連続した正の符号(ハイレベル)の信号及び連続した負の符号(ローレベル)の信号が交互に繰り返される信号(繰返し信号)である。
第1のバースト光信号の入力に伴い、ピーク値Vp1が大きくなっていき、閾値Vth1を超える。これにより、バースト光信号の開始が検出され、信号TRIGがローレベルからハイレベルに変化する。そして、帰還制御回路16の帰還制御は状態IIに遷移する。その結果、コンデンサ25の充電電圧がリセットされることにより、帰還制御回路16は初期状態となる。コンデンサ25の電荷が放電されている間、帰還制御回路16は帰還制御動作を停止している。また、ハイレベルとなった信号TRIGがスイッチ信号生成回路35に入力されることによって、約500nsecのパルス幅を有するハイレベルのスイッチ信号SWが生成される。そして、信号TRIGがハイレベルからローレベルに変化すると、帰還制御は状態IIIに遷移し、帰還制御回路16は帰還制御(自動オフセット制御)動作を開始する。帰還制御回路16は、信号TRIGがローレベルに変化した後、スイッチ信号SWがハイレベルである間、高速で帰還制御を行う。バイパス電流Iaoc1はバースト光信号の開始を検出したときから200nsec程度で十分に収束しており、時間tが600nsec付近であるときに(第1のバースト光信号がプリアンブル信号からペイロード信号に移行する前に)、帰還制御回路16の帰還制御の状態は状態Iに連続的に遷移する。
時間tが2μsecであるとき、第1のバースト光信号は終了する。その後、ごく短い期間、差動信号Voutの正相信号Voutpの振幅(電位)が徐々に減少し、逆相信号Voutnの振幅(電位)が徐々に増加する。これら振幅の減少及び増加は、バースト光信号の終了に伴い、変調信号成分が無くなるので、AC結合による差動増幅器17bの高周波利得と低周波利得との差によって生じている。ピーク値Vp1は、差動信号Voutの全波整流に対応する検出の結果であるので、逆相信号Voutnにおける電位の変動に追従している。ピーク値Vp2もピーク値Vp1と同様に時間変化しており、閾値Vth2の電位は減少する方向に時間変化している。ピーク値Vp2が閾値Vth2よりも大きくなることでバースト光信号の終了が検出される。これにより、信号TRIGがローレベルからハイレベルに変化する。そして、帰還制御回路16の帰還制御の状態は状態IIに遷移する。その結果、コンデンサ25の充電電圧がリセットされることにより、帰還制御回路16は初期状態となる。また、ハイレベルとなった信号TRIGがスイッチ信号生成回路35に入力されることによって、約500nsecのパルス幅を有するハイレベルのスイッチ信号SWが生成される。
そして、信号TRIGがハイレベルからローレベルに変化すると、帰還制御の状態は状態IIIに遷移し、帰還制御回路16は帰還制御(自動オフセット制御)動作を開始し、スイッチ信号SWがハイレベルである間、高速で帰還制御を行う。バイパス電流Iaoc1は、リセットされているので、バースト光信号の入力が無い状態に近い電流値から応答を開始し、即座に収束する。なお、このシミュレーション結果では、信号TRIGがハイレベルである間に、コンデンサ25の電荷が十分に放電されているので、状態IIIに遷移したときに、電圧信号Vtiaの平均値と参照電圧信号Vrefとは一致している。そして、時間tが2.5μsec付近で帰還制御回路16の帰還制御の状態は状態Iに連続的に遷移する。
時間tが2.3μsecであるとき、第2のバースト光信号が開始されている。このとき、第1のバースト光信号の終了に伴う帰還制御の状態遷移の影響により、帰還制御回路16の帰還制御の状態は状態IIIである。帰還制御回路16の帰還制御は高速制御の状態で開始されるが、帰還制御が開始される前に、電圧信号Vtia(差動信号Vout)の残留DCオフセットは十分除去されている。
図13は、図12のA部を拡大した図(タイミングチャート)である。図13では、時間tが0.1μsec付近での電流値等の時間変化が示されている。第1のバースト光信号の入力に伴い、ピーク値Vp1が大きくなっていき、ピーク値Vp1が閾値Vth1よりも大きくなる。これにより、信号TRIGがローレベルからハイレベルに変化する。信号TRIGがハイレベルに変化することで、帰還制御回路16の初期化動作が行われるとともに、スイッチ信号生成回路35の動作を開始させることにより帰還制御回路16の時定数切替を行うためのハイレベルのスイッチ信号SWが生成される。電圧信号Vtiaの平均値は、第1のバースト光信号の開始直後では、参照電圧信号Vrefよりも低い値を有する。そして、時間tが136nsec付近であるときから、帰還制御回路16の帰還制御により入力電流IapdのDC成分が引き抜かれ始めることで、電圧信号Vtiaの平均値は上昇し始め、徐々に、参照電圧信号Vrefの値と一致するように制御される。この間、バイパス電流Iaoc2p,Iaoc2nは、時定数が長いため、殆ど変化しない。
図14は、図12のB部を拡大した図(タイミングチャート)である。図14では、時間tが0.57μsec付近での電流値等の時間変化が示されている。また、差動ピーク保持回路36等におけるコンデンサの放電に対する同符号が連続することによる影響が示されている。時間tが572nsec付近において、スイッチ信号SWがハイレベルからローレベルに遷移し、帰還制御回路16の帰還制御が状態IIIから状態Iに遷移している。このとき、帰還制御回路16によって生成されるバイパス電流Iaoc1には、特段の外乱が生じていない。ピーク値Vp1及び閾値Vth1は、差動信号Voutを全波整流した電圧であるので、ピーク値Vp1及び閾値Vth1では、繰返し信号による雑音は見られない。一方、ピーク値Vp2及び閾値Vth2は、差動信号Voutを半波整流した電圧であり、単相ピーク保持回路38及び閾値生成回路39における放電時定数が短く設定されているので、繰返し信号により電圧値が僅かに変動している。この僅かな変動により生じる誤検出(誤動作)は、検出回路19のコンパレータ回路32a,32bのヒステリシス特性によって抑制される。
図15は、図12のC部を拡大した図(タイミングチャート)である。図15では、時間tが2.0μsec付近での電流値等の時間変化が示されている。時間tが2.0μsecであるとき、第1のバースト光信号が終了している。このバースト光信号の終了により、入力電流Iapdの電流値が0に略等しくなるので、電圧信号Vtiaが高い振幅から減少するように変化していく。電圧信号Vtiaは差動増幅回路17において振幅制限を受けるので、正相信号Voutpはローレベルから変化していき、逆相信号Voutnはハイレベルから変化していく。正相信号Voutpの振幅(電位)は徐々に減少していき、逆相信号Voutnの振幅(電位)は徐々に増加していく。この変化は、バースト光信号の終了に伴い、入力電流Iapdにおいて変調信号成分が無くなることに起因し、差動増幅器17bにおける高周波利得と低周波利得との差によって生じる。AC結合による遮断周波数facを小さくすることによって、上述の正相信号Voutp及び逆相信号Voutnの振幅の変化は緩慢になる。この変化が緩慢になったとしてもバースト光信号の終了に伴い正相信号Voutpの振幅が小さくなることによりバースト終了条件が発生するため、閾値Vth2は、遮断周波数facの影響を大きく受けない。
バースト光信号の終了後、時間tが2.01μsecである付近で、ピーク値Vp2が閾値Vth2よりも大きくなることによって、バースト光信号の終了が検出され、スイッチ信号SW(信号TRIG)がローレベルからハイレベルに変化する。これにより、帰還制御回路16が初期化され、参照電圧信号Vrefと電圧信号Vtiaとの差は、即座に0に略等しくなり、正相信号Voutpと逆相信号Voutnとが一致するように収束し始める。また、コンデンサ25の充電電圧のリセットに伴い、バイパス電流Iaoc1は、初期化され、収束状態から初期状態に即座にリセットされる。一方、ハイレベルの信号TRIGによってスイッチ信号生成回路35の動作が開始され、帰還制御回路16の時定数を切り替えるためのハイレベルのスイッチ信号SWが生成される。時間tが2.045である付近で信号TRIGがハイレベルからローレベルに変化すると、帰還制御回路16が高速状態(状態III)で帰還制御を開始する。このシミュレーション結果では、時間tが2.02μsecである付近で、電圧信号Vtiaと参照電圧信号Vrefとの間の残留オフセットが収束している。正相信号Voutp及び逆相信号Voutnは、AC結合の影響によりバースト光信号の終了後、時間tが2.06μである付近で収束する。正相信号Vliap及び逆相信号Vlianは、大小関係が一度逆転した後、正相信号Voutp及び逆相信号Voutnよりも若干遅れて収束する。
図16は、図12のD部を拡大した図(タイミングチャート)である。図16では、時間tが2.3μsec付近での電流値等の時間変化が示されている。時間tが2.3μsecであるとき、第2のバースト光信号が入力されるが、その前に正相信号Voutpと逆相信号Voutnとの間の残留DCオフセットは十分に収束している(除去されている)。つまり、正相信号Voutpと逆相信号Voutnとの振幅(電位)が、互いに同じになっている。第2のバースト光信号の強度が弱いため、ピーク値Vp1が閾値Vth1よりも大きくならずに、帰還制御回路16の帰還制御の状態遷移は起こらない。信号の強度が弱くても、第2のバースト光信号によりトランスインピーダンス増幅回路11にはDCオフセットが発生してしまう。しかしながら、第1のバースト光信号の終了に伴う状態遷移により、帰還制御回路16の帰還制御は状態IIに維持されているので、帰還制御回路16は高速制御の状態で帰還制御を開始する。このため、正相信号Voutpと逆相信号Voutnとの間に生じているDCオフセットは、帰還制御回路16による高速状態での帰還制御により、すぐに解消される。正相信号Vliap及び逆相信号Vlianは、正相信号Voutp及び逆相信号Voutnの応答にほぼ追従している。
図17に示される別のシミュレーション結果の設定は、第2のバースト光信号の入力のタイミングにおいて、図12に示されるシミュレーション結果の設定と主に相違する。このシミュレーションでは、時間tが2.8μsecであるときに、第2のバースト光信号が入力される。第1のバースト光信号の入力に伴う各電圧値等の変化は、図12に示されるシミュレーション結果と同様であるので、説明を省略する。図18は、図17のE部を拡大した図(タイミングチャート)である。図18では、時間tが2.8μsec付近での電流値等の時間変化が示されている。第2のバースト光信号は、第1のバースト光信号の終了による帰還制御回路16の帰還制御の切替えの影響を受けないタイミングで入力される。第2のバースト光信号の強度が弱いので、ピーク値Vp1が閾値Vth1よりも大きくならずに、帰還制御回路16の帰還制御の状態遷移は起こらない。信号の強度が弱くても、第2のバースト光信号によりトランスインピーダンス増幅回路11にはDCオフセットが発生してしまう。図12に示されるシミュレーション結果の場合と異なり、第2のバースト光信号は、帰還制御回路16の帰還制御の状態が状態I(低速制御の状態)であるときに入力される。このため、正相信号Voutpと逆相信号Voutnとの間に発生しているDCオフセットはすぐには収束しない。一方、遮断周波数facを1.6MHzに設定しているので、正相信号Vliap及び逆相信号Vlianではセトリング時間内にDCオフセットが除去される。また、第2のバースト光信号の強度は弱く、トランスインピーダンス増幅回路11では信号の飽和が起きないので、差動信号Voutにおいてデューティ歪が生じることが抑制される。
以上説明したように、トランスインピーダンス増幅回路11では、正相信号Voutpのピーク値Vp3及び逆相信号Voutnのピーク値Vp2に基づいてバースト光信号の終了が検出されることで、帰還制御回路16のコンデンサ25に蓄えられた電荷が放電される。バースト光信号が入力されている間は、バースト光信号に応じた入力電流Iapdからバイパス電流Iaoc1を差し引くことで得られる電流信号IinがTIAコア部14に入力され、TIAコア部14により変換された電圧信号Vtiaと参照電圧信号Vrefとの差に応じて差動増幅回路17によって正相信号Voutpと逆相信号Voutnとを含む差動信号Voutが生成される。バースト光信号にはハイレベル及びローレベルの状態の信号が混在するので、バースト光信号が入力されている間、ピーク値Vp2とピーク値Vp3とのそれぞれは略一定に保たれ、ピーク値Vp2とピーク値Vp3との差分は略一定となる。
一方、バースト光信号の終了直後では、帰還制御回路16によって生成された直流のバイパス電流Iaoc1が残存しており、残存したバイパス電流Iaoc1のみがTIAコア部14の入力信号となる。このため、バースト光信号の終了後、逆相信号Voutnの電圧値が、正相信号Voutpの電圧値よりも高い状態が継続する。検出回路19では、逆相信号Voutn及び正相信号Voutpのそれぞれに応じたコンデンサ58,63の充電電圧によってピーク値Vp2,Vp3が検出される。逆相信号Voutnの電圧値が、正相信号Voutpの電圧値よりも高い状態が継続すると、ピーク値Vp2とピーク値Vp3との差分が、バースト光信号が入力されている間での差分よりも大きくなっていく。従って、バースト光信号の終了に伴って、ピーク値Vp2とピーク値Vp3との差分に変化が生じるので、ピーク値Vp2とピーク値Vp3とに基づいてバースト光信号の終了を検出することができる。これにより、バースト光信号の終了直後に帰還制御回路16のコンデンサ25の電荷が放電されコンデンサ25の充電電圧が初期状態となることで、バースト光信号の終了時点から短い期間でバイパス電流Iaoc1の値は初期状態での電流値となる。その結果、帰還制御回路16が初期状態に戻るまでの時間が短くなるので、1つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くすることが可能となる。
バースト光信号が終了した直後に、ピーク値Vp2がピーク値Vp3に応じた閾値Vth2よりも大きくなるように、閾値Vth2が設定されることで、バースト光信号の終了直後に、バースト光信号の終了を検出することが可能となる。
バースト光信号の開始が差動信号Voutのピーク値Vp1及び平均電圧ピーク値Vaveに基づいて検出されることで、帰還制御回路16の時定数が時定数τ1から時定数τ1よりも小さい時定数τ2に切り替えられる。その結果、バースト光信号の開始時点からバイパス電流Iaoc1の値が収束するまでの時間を短くすることが可能となる。
バースト光信号が入力された直後に、ピーク値Vp1は上昇する。その結果、バースト光信号の開始直後に、ピーク値Vp1が平均電圧ピーク値Vaveに応じた閾値Vth1よりも大きくなるように、閾値Vth1が設定されることで、バースト光信号の開始直後に、バースト光信号の開始を検出することが可能となる。
帰還制御回路16の時定数が時定数τ1から時定数τ2に切り替えられる期間は、プリアンブル信号の期間Tsよりも短い。その結果、プリアンブル信号の入力が終了するまでに、帰還制御回路16の時定数が時定数τ2から時定数τ1に戻され、ペイロード信号が入力される間での同符号連続耐性を保つことが可能となる。
帰還制御回路18によって、差動増幅回路17で発生するDCオフセットが差動信号Voutから除去される。その結果、バースト光信号の開始及び終了を検出するためのピーク値Vp1,Vp2,Vp3及び平均電圧ピーク値Vaveが正確に検出されるので、バースト光信号の終了及び開始を精度よく検出することが可能となる。
トランスインピーダンス増幅回路11を備える受信部9は、バースト光信号の強弱、又はバースト光信号同士の前後関係(インターバル期間の長さ)に強い制限を受けることなく、バースト光信号のペイロード信号を受信することができる。また、TIAコア部14において、入力電流Iapdに含まれるDC成分が抑制されているので、TIAコア部14の利得が高まり、トランスインピーダンス増幅回路11(受信部9)の受信感度を高めることが可能となる。また受信感度が高まることにより、トランスインピーダンス増幅回路11内部で信号が飽和しても、信号のデューティ比の変化が抑制される。また、インターバル期間が短くなることによって、通信効率を向上させることが可能となる。
なお、本発明に係るトランスインピーダンス増幅回路は上記実施形態に限定されない。
図19は、変形例に係るトランスインピーダンス増幅回路が備える帰還制御回路を示す回路図である。図19に示されるように、変形例に係るトランスインピーダンス増幅回路が備える帰還制御回路16Aは、OTA81,82,83と、コンデンサ84と、リセット部85と、を備えている。帰還制御回路16Aは、帰還制御回路16と同様に、電圧信号Vtiaと参照電圧信号Vrefとの差に基づいたコンデンサ84の充電電圧に応じてバイパス電流Iaoc1を生成するとともに、入力電流Iapdからバイパス電流Iaoc1を差し引くことによって電流信号Iinを生成する。帰還制御回路16Aの入力端子16dには、参照電圧信号Vrefが入力され、帰還制御回路16Aの入力端子16eには、電圧信号Vtiaが入力される。OTA81の正相入力端子は、入力端子16dに接続され、OTA81の逆相入力端子は、入力端子16eに接続される。OTA81の逆相出力端子、コンデンサ84の一端、OTA82の正相入力端子、及びOTA83の正相入力端子(OTA82の逆相出力端子)は互いに接続される。OTA81の正相出力端子、コンデンサ84の他端、OTA82の逆相入力端子、及びOTA83の逆相入力端子(OTA82の正相出力端子)は互いに接続される。コンデンサ84は、容量C2を有する。コンデンサ84の両端(OTA81の出力端子間)に、リセット部85が接続される。具体的には、リセット部85のスイッチ85aが、コンデンサ84に並列に接続される。
OTA81は、トランスコンダクタンスGmを有しており、OTA81の理想的な入出力インピーダンスは無限大である。OTA81の差動出力端子には、式(4),(5)に示されるように、入力差動電圧とトランスコンダクタンスGmの半分の値とを乗算することで得られる出力差動電流が流れる。なお、式(4),(5)における電圧Vinpは、参照電圧信号Vrefに対応し、電圧Vinnは、電圧信号Vtiaに対応する。入力差動電圧は、参照電圧信号Vrefから電圧信号Vtiaを減算することによって得られる電圧である。入力差動電圧が正の場合、OTA81の正相出力端子から外部に電流Ioutpが流れ、OTA81の逆相出力端子に外部から電流Ioutnが流れる。一方、入力差動電圧が負の場合、OTA81の正相出力端子に外部から電流Ioutpが流れ、OTA81の逆相出力端子から外部に電流Ioutnが流れる。
OTA82は、OTA81と同様にトランスコンダクタンスGmを有する。OTA82の正相入力端子は、OTA82の逆相出力端子に接続され、OTA82の逆相入力端子は、OTA82の正相出力端子に接続される。つまり、OTA82の入出力端子は負帰還接続される。これにより、OTA82は、等価的に抵抗値(1/Gm)を有する抵抗として機能する。OTA83は、帰還制御回路16のOTA26と同様に、差動電圧(コンデンサ84の両端電圧)が入力され、単一の出力端子16fに出力電流を出力するシングルエンド形のオペレーショナルトランスコンダクタンスアンプである。OTA83は、トランスコンダクタンスGmoを有する。帰還制御回路16Aの伝達関数は、式(6)に示されるように、トランスコンダクタンスGm,Gmoとコンデンサ84の容量C2とによって定まる。ここで、電流Ioutはバイパス電流Iaoc1に対応し、電圧Vinは、電圧信号Vtiaと参照電圧信号Vrefとの差分に対応する。
OTA81,82には、スイッチ信号SWが入力される。なお、スイッチ信号SWは、検出回路19から出力される。OTA81,82のトランスコンダクタンスGmの値は、スイッチ信号SWの論理値に応じて変化する。ここでは、スイッチ信号SWの論理値に応じたOTA81,82のトランスコンダクタンスGmの変化量は、互いに同一となるように設定される。例えば、スイッチ信号SWがローレベルであるとき、トランスコンダクタンスGmの値は、トランスコンダクタンスgm1に設定され、スイッチ信号SWがハイレベルであるとき、トランスコンダクタンスGmの値は、トランスコンダクタンス(A×gm1)に設定される。なお、定数Aは、1よりも大きい。このように、スイッチ信号SWの論理値に応じた変化量がOTA81,82において互いに同一であれば、式(6)に示される帰還制御回路16Aの直流利得は変化しない。
帰還制御回路16Aの時定数の値である時定数τ1,τ2は、式(7),(8)に示されるように定まる。ここで、スイッチ信号SWがローレベルであるとき、帰還制御回路16Aの時定数は、時定数τ1であり、スイッチ信号SWがハイレベルであるとき、帰還制御回路16Aの時定数は、時定数τ2である。このように、スイッチ信号SWがハイレベルであるとき、帰還制御回路16Aの時定数は、スイッチ信号SWがローレベルであるときよりも(1/A)倍になり、帰還制御回路16Aは高速に帰還制御を行う。なお、帰還制御回路16Aは、OTA81に代えて、シングルエンド形のOTAを備えてもよい。この場合、上述と同様に帰還制御回路16Aの時定数の切替が行われてもよい。
リセット部85は、帰還制御回路16のリセット部27と同様の構成及び機能を有している。リセット部85は、スイッチ85aと反転回路85bとを有する。リセット部85には、信号TRIGが入力される。信号TRIGがハイレベルである場合、スイッチ85aは閉状態となり、コンデンサ84の両端が短絡されることによってコンデンサ84の電荷が放電(リセット)される。言い換えると、スイッチ85a(リセット部85)は、信号TRIGがハイレベルであるときに、帰還制御回路16Aの状態を初期状態に戻すためのリセット動作を行う。一方、信号TRIGがローレベルである場合、スイッチ85aは開状態となり、コンデンサ84の端子間の直流抵抗は無限大となる。そして、OTA81からの出力信号(出力電流)により、コンデンサ84の充放電が行われる。
帰還制御回路16Aを備えるトランスインピーダンス増幅回路においても、トランスインピーダンス増幅回路11と同様の効果が奏される。
トランスインピーダンス増幅回路は、帰還制御回路16,16Aに代えて、帰還制御回路16,16Aと異なる構成を有する帰還制御回路を備えてもよい。トランスインピーダンス増幅回路が備える帰還制御回路は、コンデンサを有し、参照電圧信号Vrefと電圧信号Vtiaとの差分に応じてバイパス電流Iaoc1を生成できるとともに、コンデンサの充電電圧をリセットできる構成を備えていればよい。
トランスインピーダンス増幅回路は、バースト光信号の終了後、残留したバイパス電流Iaoc1によって、正相信号Voutpの電圧値が、逆相信号Voutnの電圧値よりも高い状態が継続する構成を備えてもよい。この場合、検出回路19は、正相信号Voutpのピーク値Vp3が、逆相信号Voutnのピーク値Vp2に応じた閾値よりも大きくなることで、バースト光信号の終了を検出する構成を備えてもよい。
検出回路19は、バースト光信号の開始を検出したときに、コンデンサの充電電圧をリセットせずに、帰還制御回路16,16Aの時定数を切替えてもよい。例えば、検出回路19は、バースト光信号の開始を検出したときに、コンデンサの充電電圧をリセットするための信号を出力せずに、帰還制御回路16,16Aの時定数を切り替えるための信号のみを出力してもよい。この場合、検出回路19は、バースト光信号の終了を検出したときに、コンデンサ25,84の充電電圧をリセットするための信号と、帰還制御回路の時定数を切り替えるための信号と、をともに出力してもよい。検出回路19は、信号TRIGがハイレベルからローレベルに変化した後に、ハイレベルのスイッチ信号SWを帰還制御回路16に出力してもよい。
ピーク値Vp1,Vp2,Vp3及び平均電圧ピーク値Vaveを検出するための回路は、差動ピーク保持回路36等に限られない。検出回路19は、ピーク値Vp1,Vp2,Vp3及び平均電圧ピーク値Vaveを検出できるとともに、閾値Vth1,Vth2を生成できる回路を備えていればよい。
差動増幅回路17は、1つの差動増幅器によって構成されてもよく、3個以上の差動増幅器によって構成されてもよい。帰還制御回路18の出力端子は、差動増幅器17aの入力端子に接続されてもよい。トランスインピーダンス増幅回路は、帰還制御回路18を備えていなくてもよい。
11…トランスインピーダンス増幅回路、14…TIAコア部、15…ダミーTIA部、16…帰還制御回路、17…差動増幅回路、18…帰還制御回路、19…検出回路、36…差動ピーク保持回路、37…閾値生成回路、38…単相ピーク保持回路、39…閾値生成回路。
Claims (6)
- 断続するバースト光信号に応じて受光素子によって生成された入力電流を、正相信号と逆相信号とを含む差動信号に変換して出力するトランスインピーダンス増幅回路であって、
電流信号を電圧信号に変換するシングルエンド形増幅回路と、
コンデンサを有するとともに、前記電圧信号と参照電圧信号との差に基づいた前記コンデンサの充電電圧に応じてバイパス電流を生成する第1帰還制御回路と、
前記電圧信号と前記参照電圧信号との差に応じて前記差動信号を生成する差動増幅回路と、
前記差動信号に基づき前記バースト光信号の開始及び終了を検出する検出回路と、を備え、
前記第1帰還制御回路は、前記入力電流から前記バイパス電流を差し引いて前記電流信号を生成し、
前記検出回路は、前記正相信号のピーク値である第1ピーク値及び前記逆相信号のピーク値である第2ピーク値に基づいて前記バースト光信号の終了を検出するとともに、前記バースト光信号の終了を検出したときに、前記第1帰還制御回路の前記コンデンサに蓄えられた電荷を放電することによって前記コンデンサの充電電圧をリセットする、
トランスインピーダンス増幅回路。 - 前記検出回路は、前記第2ピーク値を検出する単相ピーク保持回路と、前記第1ピーク値に応じて第1閾値を生成する第1閾値生成回路と、を備え、
前記検出回路は、前記第2ピーク値が前記第1閾値よりも大きくなることで、前記バースト光信号の終了を検出する、
請求項1に記載のトランスインピーダンス増幅回路。 - 前記検出回路は、前記差動信号のピーク値である第3ピーク値及び前記差動信号の平均電圧ピーク値に基づいて前記バースト光信号の開始を検出するとともに、前記バースト光信号の開始を検出したときに、所定期間、前記第1帰還制御回路の時定数を第1時定数から前記第1時定数よりも小さい第2時定数に切り替える、
請求項1又は請求項2に記載のトランスインピーダンス増幅回路。 - 前記検出回路は、前記第3ピーク値を検出する差動ピーク保持回路と、前記平均電圧ピーク値に応じて第2閾値を生成する第2閾値生成回路と、を備え、
前記検出回路は、前記第3ピーク値が前記第2閾値よりも大きくなることで、前記バースト光信号の開始を検出する、
請求項3に記載のトランスインピーダンス増幅回路。 - 前記バースト光信号は、プリアンブル信号と前記プリアンブル信号に続くペイロード信号とを有し、
前記所定期間は、前記プリアンブル信号の期間よりも短い、
請求項3又は請求項4に記載のトランスインピーダンス増幅回路。 - 前記正相信号と前記逆相信号とに応じて前記差動増幅回路に帰還制御を行うことによって、前記差動信号の直流オフセットを除去する第2帰還制御回路をさらに備える、
請求項1から請求項5のいずれか一項に記載のトランスインピーダンス増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018130191A JP2020010203A (ja) | 2018-07-09 | 2018-07-09 | トランスインピーダンス増幅回路 |
US16/504,694 US10819425B2 (en) | 2018-07-09 | 2019-07-08 | Transimpedance amplifier for receiving burst optical signal |
CN201910633422.5A CN110708032A (zh) | 2018-07-09 | 2019-07-08 | 跨阻放大电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018130191A JP2020010203A (ja) | 2018-07-09 | 2018-07-09 | トランスインピーダンス増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020010203A true JP2020010203A (ja) | 2020-01-16 |
Family
ID=69152282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018130191A Pending JP2020010203A (ja) | 2018-07-09 | 2018-07-09 | トランスインピーダンス増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020010203A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11601203B2 (en) | 2020-10-02 | 2023-03-07 | Sumitomo Electric Industries, Ltd. | Transimpedance amplifier for receiving burst optical signal |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008148321A (ja) * | 2006-12-08 | 2008-06-26 | Korea Electronics Telecommun | オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法 |
JP2009246536A (ja) * | 2008-03-28 | 2009-10-22 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
JP2010016740A (ja) * | 2008-07-07 | 2010-01-21 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
JP2010178256A (ja) * | 2009-02-02 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 光受信器の増幅器 |
WO2016035374A1 (ja) * | 2014-09-03 | 2016-03-10 | 三菱電機株式会社 | 光受信器、光終端装置および光通信システム |
-
2018
- 2018-07-09 JP JP2018130191A patent/JP2020010203A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008148321A (ja) * | 2006-12-08 | 2008-06-26 | Korea Electronics Telecommun | オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法 |
JP2009246536A (ja) * | 2008-03-28 | 2009-10-22 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
JP2010016740A (ja) * | 2008-07-07 | 2010-01-21 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
JP2010178256A (ja) * | 2009-02-02 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 光受信器の増幅器 |
WO2016035374A1 (ja) * | 2014-09-03 | 2016-03-10 | 三菱電機株式会社 | 光受信器、光終端装置および光通信システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11601203B2 (en) | 2020-10-02 | 2023-03-07 | Sumitomo Electric Industries, Ltd. | Transimpedance amplifier for receiving burst optical signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10819425B2 (en) | Transimpedance amplifier for receiving burst optical signal | |
KR102157730B1 (ko) | 차지 펌핑을 이용한 고속 피크 검출 장치 및 버스트모드 트랜스 임피던스 증폭 장치 | |
US9160458B2 (en) | Optical signal detection circuit and optical receiver | |
US6803825B2 (en) | Pseudo-differential transimpedance amplifier | |
US9025970B2 (en) | Optical signal cutoff detection circuit and optical receiver | |
US11601203B2 (en) | Transimpedance amplifier for receiving burst optical signal | |
US11394349B2 (en) | Transimpedance amplifier | |
JPH02266630A (ja) | デジタルデータ受信装置 | |
JPH06232917A (ja) | デジタルデータ受信機 | |
JP2009049488A (ja) | 前置増幅回路 | |
US9882539B1 (en) | Multi-data rate, burst-mode transimpedance amplifier (TIA) circuit | |
JP2007508754A (ja) | 光学的受信パルス列を電気的出力パルス列に変換する方法および装置 | |
JP2003168933A (ja) | 光受信回路 | |
JP2020010203A (ja) | トランスインピーダンス増幅回路 | |
JP2020010202A (ja) | トランスインピーダンス増幅回路 | |
JP2017059981A (ja) | トランスインピーダンス増幅回路、及びその半導体装置 | |
KR100381410B1 (ko) | 다단 궤환형 버스트모드 광수신기 | |
JP3551642B2 (ja) | 増幅回路 | |
WO2022263047A1 (en) | Transimpedance amplifier circuit | |
CN115118255A (zh) | 一种峰值检波器和峰值检波方法 | |
US7684518B2 (en) | Logic threshold acquisition circuits and methods using reversed peak detectors | |
JP4691127B2 (ja) | 増幅回路 | |
JP2009153047A (ja) | 電流電圧変換回路、受光アンプ回路、およびパルス再生回路 | |
US20240088851A1 (en) | Detection circuit, reception circuit, and semiconductor integrated circuit | |
JP4060597B2 (ja) | パルス幅検出回路及び受信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220906 |