JP4060597B2 - パルス幅検出回路及び受信回路 - Google Patents
パルス幅検出回路及び受信回路 Download PDFInfo
- Publication number
- JP4060597B2 JP4060597B2 JP2002000668A JP2002000668A JP4060597B2 JP 4060597 B2 JP4060597 B2 JP 4060597B2 JP 2002000668 A JP2002000668 A JP 2002000668A JP 2002000668 A JP2002000668 A JP 2002000668A JP 4060597 B2 JP4060597 B2 JP 4060597B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- component
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 11
- 239000004615 ingredient Substances 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 239000013307 optical fiber Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はパルス幅検出回路及び受信回路に関するものである。
【０００２】
近年の電子機器では、光ファイバーを使用した光通信システムや、空間を介した赤外線による光通信システムが実用化されている。このような光通信システムにおいて、受信回路は、受信光を電気信号に変換し、その電気信号を増幅し、更に２値化した受信信号を生成する。そして、受信精度を向上させるために、入力信号（受信光）に対応した受信信号の生成を正確に行う必要がある。
【０００３】
【従来の技術】
従来、光通信システムの受信回路は、微少な振幅の入力信号を増幅するために複数段のアンプを含む。入力信号の振幅は、光源と受光素子の距離が離れるほど小さくなる。複数段のアンプは、振幅が５〜３桁程度異なる入力信号から受信信号を生成するように総合（トータル）ゲインが設定されている。受信回路は、アンプにて増幅した信号を所定のしきい値電圧に基づいて２値化して生成した受信信号を出力する。
【０００４】
また、受信回路は、入力信号のエッジを取り出すためにフィルタ回路を含む。フィルタ回路は、複数段のアンプの間に適宜挿入接続される。受信回路は、フィルタ回路にて入力信号のエッジ位置に応じたパルス信号を生成し、該パルス信号を上記複数段のアンプにて増幅する。このようにフィルタ回路を用いることで、受信回路は入力信号のパルス幅にほぼ等しいパルス幅を持つ受信信号を生成する。
【０００５】
振幅の大きな入力信号は、スソ引きが起きた波形（立ち下がりが緩やかな波形）を持つ。このスソ引きの部分もアンプにより増幅される。一方、２値化のためのしきい値は、図５に示すように、振幅の小さな入力信号を増幅した信号Ｓａと、振幅の大きな入力信号を増幅した信号Ｓｂとから受信信号ＲＸを生成するように設定されている。そして、信号Ｓｂは、スソ引き部分を持つ。従って、信号Ｓａから生成した受信信号ＲＸのパルス幅（実線で示す）に比べて、信号Ｓｂから生成した受信信号ＲＸのパルス幅（２点鎖線で示す）が大きくなってしまう。
【０００６】
これに対し、フィルタ回路は、入力信号の立ち上がりエッジに対応する第１パルスと、入力信号の立ち下がりエッジに対応する第２パルスを持つ信号を生成する。第１パルスの立ち上がりエッジと第２パルスの立ち上がりエッジの波形は、増幅してもあまり変化しない。従って、受信回路は、この第１パルスの立ち上がりエッジと第２パルスの立ち下がりエッジを用いることで、入力信号のパルス幅と実質的にほぼ等しいパルス幅を持つ受信信号ＲＸを生成する。
【０００７】
また、フィルタ回路は、アンプのオフセット電圧をキャンセルする機能を有している。複数段のアンプのみを直列に接続した場合、最終段のアンプの出力信号には格段のアンプのオフセット電圧を増幅した直流成分を含む。この直流成分は、２値化回路における正確な受信信号ＲＸの生成を阻害する。即ち、直流成分が２値化回路におけるしきい値電圧を超えた場合、該２値化回路は一定（Ｈレベル）の受信信号を出力する。
【０００８】
フィルタ回路は、入力信号の所定周波数成分（直流成分、又は直流から通信周波数を含む周波数帯より低い周波数までの成分を含む）を除去する高帯域通過フィルタ（ＨＰＦ）である。従って、複数段のアンプの間に挿入接続されたフィルタ回路は、前段のアンプのオフセット電圧の影響を除去する。
【０００９】
また、受信回路は、直流成分キャンセル回路を含み、該直流成分キャンセル回路は初段のアンプ（プリアンプ）の入出力端子間に接続されている。直流成分キャンセル回路は、プリアンプの出力電圧に基づいて、プリアンプに入力される電流の直流成分を打ち消すように生成したキャンセル電流をプリアンプの入力にフィードバックする。
【００１０】
空間を介して信号光を受光する光通信システムでは、受光素子に信号光とともに太陽光等が入射される。受光素子は、太陽光等の直流成分を含む受信電流を生成する。この直流成分は、上記アンプのオフセット電圧と同様に正確な受信信号の生成を阻害するからである。
【００１１】
【発明が解決しようとする課題】
ところで、複数のフィルタ回路を含む受信回路では、受信信号に誤を生じることがある。即ち、図６に示すように、入力信号Ｓｉｎに基づいて第１フィルタ回路から第１処理信号Ｓ１が出力され、該信号Ｓ１に基づいて第２フィルタ回路から第２処理信号Ｓ２が出力される。この第２処理信号Ｓ２は、第１処理信号Ｓ１の立ち上がりエッジと立ち下がりエッジに対応するパルスを含む。従って、第２処理信号Ｓ２としきい値電圧とを比較した場合、第１パルスＰ１から第２パルスＰ２（丸で囲むパルス）までＨレベルの受信信号ＲＸを出力し、第４パルスＰ４（丸で囲むパルス）以降Ｈレベルの受信信号ＲＸを出力する。
【００１２】
また、一般的な積分型やＬＰＦ（低域通過フィルタ）直流成分キャンセル回路では、図７（ａ）に示すように、入力信号Ｖｉｎと基準電圧ＶｒｅｆのＤＣオフセットを、図７（ｂ）に示すようにキャンセルする（出力信号Ｖｏｕｔのピークレベルを基準電圧Ｖｒｅｆに近づける）ように動作する。しかし、入力信号Ｖｉｎが長時間続いた場合に出力信号Ｖｏｕｔが図７（ｃ）に示すように直流的にずれる（直流成分がキャンセルできなくなる）。これは、直流成分キャンセル回路が入力信号Ｖｉｎの平均値レベルを基準電圧Ｖｒｅｆに近づけるように働き、図８に示すように、入力信号Ｖｉｎの平均値レベル（破線で示す）が変動するからである。
【００１３】
本発明は上記問題点を解決するためになされたものであって、その目的は入力信号から正確にパルス幅を検出し２値化した信号を出力することのできるパルス幅検出回路を提供することにある。
【００１４】
また、受信電流のパルス幅に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明によれば、第１フィルタ回路は、入力信号を高域通過フィルタを通した第１の成分と、前記入力信号の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号を生成し、第２フィルタ回路は、前記第１処理信号に基づく入力信号を高域通過フィルタを通した成分からなる第２処理信号を生成する。そして、前記第２処理信号に基づいて２値信号を生成することで、該２値信号のパルス幅が入力信号のパルス幅とほぼ等しくなる。なお、第１フィルタ回路は、前記入力信号の低周波成分もしくは直流成分を減衰させて前記第２の成分を生成する。また、増幅器の入出力端子間に接続され、該増幅器の出力信号に基づいて前記入力信号のオフセット電圧を解消するように前記増幅器の入力端子に供給する帰還信号を生成する直流成分キャンセル回路は、前記出力信号のピーク電圧を保持した保持電圧を出力する電圧保持回路と、前記保持電圧と基準電圧とを比較して前記帰還信号を生成する増幅器と、を備えた。従って、保持電圧の平均レベルは時間経過に対する変動が少ないため、電圧信号のオフセットをほぼ正確にキャンセルされる。
【００１６】
前記入力信号を増幅する増幅器は、請求項２に記載の発明のように、複数段の増幅器にて構成され、前記第１及び第２フィルタ回路は前記複数段の増幅器の間に挿入接続されている。従って、必要な信号を増幅させることができる。
【００１８】
請求項３に記載の発明のように、前記直流成分キャンセル回路内の増幅器は、入力信号の電流を電圧に変換した電圧信号と、一定レベルの基準信号を出力するものであり、前記電圧保持回路は前記電圧信号のピーク電圧を保持した保持電圧を出力し、前記直流成分キャンセル回路内の増幅器は前記保持電圧と前記基準信号とを比較して前記帰還信号を生成する。従って、容易に電圧信号のオフセットを解消することができる。
【００１９】
請求項４に記載の発明によれば、第１フィルタ回路は、入力信号を高域通過フィルタを通した第１の成分と、前記入力信号の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号を生成し、第２フィルタ回路は、前記第１処理信号に基づく入力信号を高域通過フィルタを通した成分からなる第２処理信号を生成する。そして、前記第２処理信号に基づいて２値信号を生成することで、該２値信号のパルス幅が受信電流のパルス幅とほぼ等しくなる。なお、第１フィルタ回路は、前記入力信号の低周波成分もしくは直流成分を減衰させて前記第２の成分を生成する。また、増幅器の入出力端子間に接続され、該増幅器の電圧信号に基づいて前記受信電流のオフセット電圧を解消するように前記増幅器の入力端子に供給する帰還信号を生成する直流成分キャンセル回路は、前記電圧信号のピーク電圧を保持した保持電圧を出力する電圧保持回路と、前記保持電圧と基準電圧とを比較して前記帰還信号を生成する増幅器と、を備えた。従って、受信電流のＤＣオフセットがほぼ正確にキャンセルされるとともに、その受信電流のパルス幅とほぼ等しいパルス幅を持つ受信信号が出力される。
【００２０】
前記受信電流を電圧信号に変換する増幅器は、請求項５に記載の発明のように、複数段の増幅器にて構成され、前記第１及び第２フィルタ回路は前記複数段の増幅器の間に挿入接続されている。従って、必要な信号を増幅させることができる。
【００２２】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図１〜図４に従って説明する。
図１（ａ）は、光通信装置の受信に係る部分のブロック回路図である。
【００２３】
光通信装置１０は、フォトダイオード（ＰＤ）１１と受信回路１２を含む。
フォトダイオード１１は、受信した光に対応した受信電流ＩＰＤを生成する。受信回路１２は、受信電流ＩＰＤを電流−電圧（Ｉ−Ｖ）変換して受信電圧を生成し、その受信電圧を２値化して生成した受信信号ＲＸを出力する。
【００２４】
受信回路１２は、複数（本実施形態では３つ）のアンプ２１，２２，２３、フィルタ回路２４，２５、２値化回路２６を含む。
初段の第１アンプ（プリアンプ）２１は、入力端子にフォトダイオード１１が接続されている。第１アンプ２１は、フォトダイオード１１が生成する受信電流ＩＰＤを電圧信号ＶＡ１に電流−電圧（Ｉ−Ｖ）変換する。
【００２５】
第１〜第３アンプ２１〜２３は直列接続され、第１及び第２フィルタ回路２４，２５は第１〜第３アンプ２１〜２３それぞれの間に挿入接続されている。
即ち、第１アンプ２１の出力端子には第１フィルタ回路２４が接続されている。第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタ（ＨＰＦ）を通したと等価な第１の成分と、電圧信号ＶＡ１の直流成分に基づく第２の成分とを含む第１処理信号Ｓ１を生成する。
【００２６】
第１フィルタ回路２４の出力端子には第２アンプ２２が接続されている。第２アンプ２２は、第１処理信号Ｓ１を増幅した電圧信号ＶＡ２を出力する。
第２アンプ２２の出力端子には第２フィルタ回路２５が接続されている。第２フィルタ回路２５は、電圧信号ＶＳ２を高域通過フィルタを通した成分からなる第２処理信号Ｓ２を生成する。
【００２７】
第２フィルタ回路２５の出力端子には第３アンプ２３が接続されている。第３アンプ２３は、第２処理信号Ｓ２を増幅した電圧信号ＶＡ３を出力する。
第３アンプ２３の出力端子には２値化回路２６が接続されている。２値化回路２６は、最終段の第３アンプ２３の出力信号ＶＡ３を２値化した受信信号ＲＸを出力する。例えば、２値化回路２６はコンパレータを含み、該コンパレータは出力信号を所定のしきい値電圧と比較して２値化した受信信号ＲＸを生成する。
【００２８】
この受信信号ＲＸは、入力信号（本実施携帯の場合は受信電流ＩＰＤ）のパルス幅とほぼ等しいパルス幅を有している。即ち、受信回路１２は、入力信号のパルス幅を検出し、該パルス幅に応じた出力信号（本実施例の場合は受信信号ＲＸ）を生成するパルス幅検出回路としての機能を有している。
【００２９】
第１〜第３アンプ２１〜２３は、総合のゲインが、振幅が異なる複数の入力信号に応答して受信信号ＲＸを生成可能に設定されている。受信電流ＩＰＤの振幅は、光通信装置を有する機器が通信可能な空間的な距離に対応し、機器間が離れているほど振幅が小さくなる。従って、空間的に所定範囲内の機器間の通信を可能とするために、振幅の小さな受信電流ＩＰＤに応答して第３アンプ２３から出力される電圧信号ＶＡ３が２値化回路２６のしきい値電圧を超えるように総合のゲインが設定されている。
【００３０】
第１アンプ２１には、入出力端子間に直流成分キャンセル回路２７が接続されている。直流成分キャンセル回路２７の入力端子は第１アンプ２１の出力端子に接続され、直流成分キャンセル回路２７の出力端子は第１アンプ２１の入力端子に接続されている。
【００３１】
直流成分キャンセル回路２７は、太陽光等のＤＣ光（フォトダイオード１１に流れる受信電流ＩＰＤの直流成分を生成する光）によってフォトダイオード１１に流れる受信電流ＩＰＤに含まれる直流成分（ＤＣ成分）の影響を打ち消すために設けられている。このＤＣ成分は、通信に使用される周波数帯より低い周波数成分を含む。直流成分キャンセル回路２７は電圧信号ＶＡ１に含まれる直流成分に応じてそれを打ち消すように生成した電流を第１アンプ２１の入力にフィードバックする。
【００３２】
第１及び第２フィルタ回路２４，２５について説明する。
図１（ｂ）は、第１フィルタ回路２４の回路図である。
第１フィルタ回路２４は、コンデンサＣ１、抵抗Ｒ１、アッテネータ３１を含む。コンデンサＣ１の第１端子には電圧信号ＶＡ１が印加され、コンデンサＣ１の第２端子は抵抗Ｒ１の第１端子に接続され、抵抗Ｒ１の第２端子は低電位電源（例えばグランド）に接続されている。コンデンサＣ１にはアッテネータ３１が並列に接続されている。そして、第１フィルタ回路２４は、コンデンサＣ１と抵抗Ｒ１の接続点から第１処理信号Ｓ１を出力する。
【００３３】
第１フィルタ回路２４のコンデンサＣ１は、図１（ａ）の第１及び第２アンプ２１，２２の間に直列に接続されている。従って、コンデンサＣ１は、第１アンプ２１から出力される電圧信号ＶＡ１の交流成分を透過させ、直流成分を除去する働きをする。アッテネータ３１は、電圧信号ＶＡ１の低周波成分もしくは直流成分を減衰させる働きをする素子であり、例えば抵抗よりなる。
【００３４】
即ち、第１フィルタ回路２４は、第１アンプ２１から出力される電圧信号ＶＡ１に含まれる交流成分を高域通過フィルタを通したと等価な第１の成分（交流成分）と、電圧信号ＶＡ１に含まれる低周波成分もしくは直流成分に基づく第２の成分（低周波成分もしくは直流成分）を含む第１処理信号Ｓ１を生成する。
【００３５】
従って、第１処理信号Ｓ１は、入力される電圧信号ＶＡ１を高域通過フィルタを通した波形に、電圧信号ＶＡ１の低周波成分もしくは直流成分を加算した波形を持つ。
【００３６】
第２フィルタ回路２５は、図示しないが通常のフィルタ回路であり、コンデンサ及び抵抗から構成される。第２フィルタ回路２５は、入力される電圧信号ＶＡ２を高域通過フィルタを通した成分（交流成分）からなる第２処理信号Ｓ２を出力する。
【００３７】
尚、第１フィルタ回路２４に含まれるアッテネータ３１の損失は、後段のアンプ（第２アンプ２２及び第３アンプ２３）の利得を加味し、誤動作が発生しないように設定されている。詳しくは、アッテネータ３１の損失は、第２フィルタ回路２５から出力される第２処理信号Ｓ２が意図しない場所で２値化回路２６のしきい値電圧を超えないように設定されている。例えば、第１〜第３アンプ２１〜２３それぞれの利得を１０倍とした場合、電圧信号ＶＡ１の交流成分に対するアッテネータ３１と第２アンプ２２の総合利得は１０倍となる。これに対し、電圧信号ＶＡ１の低周波成分もしくは直流成分に対するアッテネータ３１及び第２アンプ２２の総合利得を１〜２倍とするように、アッテネータ３１の損失（アッテネータを抵抗で構成した場合にはその抵抗値）が設定されている。
【００３８】
第１及び第２フィルタ回路２４，２５の動作を図２に従って説明する。尚、第２及び第３アンプ２２，２３は、それぞれ第１及び第２フィルタ回路２４，２５の出力信号を増幅しているため、図２には、第１及び第２フィルタ回路２４，２５から出力される第１及び第２処理信号Ｓ１，Ｓ２に代えて、それらを増幅した電圧信号ＶＡ２，ＶＡ３の波形を示す。
【００３９】
第１フィルタ回路２４は、入力される電圧信号ＶＡ１を高域通過フィルタを通した第１の成分（交流成分）に、電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分（低周波成分もしくは直流成分）を加算した第１処理信号Ｓ１を出力する。この第１処理信号Ｓ１の波形は、電圧信号ＶＡ１の信号部分４１，４２と、低周波成分もしくは直流成分の部分４３を持つ。この低周波成分もしくは直流成分４３は、信号部分４１，４２の振幅を見かけ上小さくする。例えば、電圧信号ＶＡ１の立ち上がりエッジに対応する信号部分４１は、立ち上がりの振幅に比べて立ち下がりの振幅が相対的に上小さい。また、電圧信号ＶＡ１の立ち下がりエッジに対応する信号部分４２は、立ち下がりの振幅に比べて立ち上がりの振幅が相対的に小さい。
【００４０】
第２フィルタ回路２５は第１フィルタ回路２４の出力信号（実際には第２アンプ２２が出力する電圧信号ＶＡ２）を高域通過フィルタを通した成分を持つ第２処理信号Ｓ２を出力する。この第２処理信号Ｓ２は、入力信号の振幅に応じた振幅を持つ。第１処理信号Ｓ１の信号部分４１の立ち上がりエッジに対応する部分４４の振幅は、立ち上がりエッジに対応する部分４５の振幅より大きい。そして、部分４４は２値化回路２６の入力立ち上がりエッジを検出する第１のしきい値電圧Ｖｔｈ１を越え、部分４５は立ち下がりエッジを検出する第２のしきい値電圧Ｖｔｈ２を越えない（下回らない）。
【００４１】
同様に、信号部分４２の立ち下がりエッジに対応する部分４６は第２のしきい値電圧Ｖｔｈ２を越え、立ち上がりエッジに対応する部分４７は第１のしきい値電圧Ｖｔｈ１を越えない。
【００４２】
従って、２値化回路２６は、２回目の微分後の信号（第２フィルタ回路２５から出力される第２処理信号Ｓ２）を第３アンプ２３にて増幅した電圧信号ＶＡ３から、ほぼ正確な（受信電流ＩＰＤのパルス幅とほぼ等しい）パルス幅を持つ受信信号ＲＸを出力する。
【００４３】
次に、直流成分キャンセル回路２７について詳述する。
図３は、第１アンプ２１と直流成分キャンセル回路２７の回路図である。
第１アンプ２１は、抵抗Ｒ１１，Ｒ１２、トランジスタＴ１，Ｔ２、電流源５１，５２を含む。第１及び第２抵抗Ｒ１１，Ｒ１２は、それぞれ第１端子が高電位電源に接続され、第２端子が第１及び第２トランジスタＴ１，Ｔ２にそれぞれ接続されている。
【００４４】
第１及び第２トランジスタＴ１，Ｔ２は、ＮＰＮトランジスタであり、コレクタが第１及び第２抵抗Ｒ１１，Ｒ１２にそれぞれ接続され、エミッタが第１及び第２電流源５１，５２にそれぞれ接続され、ベースに基準信号ＲＥＦが共通に印加されている。
【００４５】
第１及び第２電流源５１，５２は、第１端子がそれぞれ第１及び第２トランジスタＴ１，Ｔ２に接続され、第２端子が低電位電源に接続されている。
第１アンプ２１は、第１トランジスタＴ１と第１電流源５１の間の第１ノードＮ１に入力信号（受信電流ＩＰＤ）が印加されている。そして、第１アンプ２１は、第１抵抗Ｒ１１と第１トランジスタＴ１の間の第２ノードＮ２の電位を持つ信号と、第２抵抗Ｒ１２と第２トランジスタＴ２の間の第３ノードＮ３の電位を持つ信号を、電圧信号ＶＡ１として出力する。
【００４６】
第１アンプ２１は、同じ電気的特性を持つ素子から構成されている。詳述すると、第１抵抗Ｒ１１と第２抵抗Ｒ１２は実質的に同じ抵抗値を持つ。第１トランジスタＴ１と第２トランジスタＴ２は実質的に同じ電気手特性を持つ。更に、第１電流源５１と第２電流源５２は実質的に同一値の電流を流すように構成されている。
【００４７】
そして、第１及び第２トランジスタＴ１，Ｔ２のベースには基準信号ＲＥＦが共通に印加されている。従って、第１ノードＮ１に印加される受信電流ＩＰＤの電流値が０（ゼロ）の場合、第２及び第３ノードＮ２，Ｎ３は実質的に同じ電位となる。
【００４８】
第１抵抗Ｒ１１と第１トランジスタＴ１と第１電流源５１は、受信電流ＩＰＤの電流に応じて第２ノードＮ２の電位を変更し、該第２ノードＮ２の電位を電圧信号ＶＡ２として出力する。
【００４９】
従って、第１抵抗Ｒ１１と第１トランジスタＴ１と第１電流源５１は電流電圧変換回路２１ａを構成し、第２抵抗Ｒ１２と第２トランジスタＴ２と第２電流源５２は基準電圧生成回路２１ｂを構成する。
【００５０】
直流成分キャンセル回路２７は、ピークホールド回路（電圧保持回路）５３とアンプ５４を含む。ピークホールド回路５３は、入力端子が第２ノードＮ２に接続され、出力端子がアンプ５４に接続されている。アンプ５４は、第１入力端子が第３ノードＮ３に接続され、第２入力端子がピークホールド回路５３に接続され、出力端子が第１ノードＮ１に接続されている。
【００５１】
ピークホールド回路５３はコンデンサを有し、該コンデンサに第２ノードＮ２の電位に応じた電荷を蓄積することで、該ノードＮ２の電位のピークレベルを保持した信号Ｖｐを出力する。
【００５２】
アンプ５４は、両入力端子間の電位差に応じて生成した電流を第１ノードＮ１（第１アンプ２１の入力）に供給し、両入力端子間の電位差を少なくするように動作する。
【００５３】
上記の直流成分キャンセル回路２７の動作を説明する。
第２ノードＮ２の電位ＶＮ２は、入力信号（受信電流ＩＰＤ）に基づいて図４に実線で示すようにパルス状に変化する。一方、第３ノードＮ３の電位ＶＮ３は、基準信号ＲＥＦに基づき一定電位である。そして、第２ノードＮ２の電位ＶＮ２のピークレベルと第３ノードＮ３の電位ＶＮ３の電位差がオフセットレベルに相当する。
【００５４】
ピークホールド回路５３は、第２ノードＮ２の電位ＶＮ２のピークレベルを保持し、図４に破線で示すように変化する信号Ｖｐを出力する。この信号Ｖｐの変動幅は電位ＶＮ２の変動幅に比べて極めて小さく、信号Ｖｐの平均値レベルは電位ＶＮ２のピークレベルとほぼ等しい。
【００５５】
アンプ５４は、電位ＶＮ３と信号Ｖｐの平均値レベルの電位差を打ち消す（０（ゼロ）にする）よう働く。従って、直流成分キャンセル回路２７は、第２ノードＮ２の電位ＶＮ２のピークレベルと第３ノードＮ３の電位ＶＮ３をほぼ等しくし、入力信号のオフセットレベル（受信電流ＩＰＤのＤＣ成分）をほぼ正確にキャンセルする。
【００５６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタを通した第１の成分と、前記電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号Ｓ１を生成する。第２フィルタ回路２５は、第１処理信号Ｓ１を増幅した電圧信号ＶＡ２を高域通過フィルタを通した成分からなる第２処理信号Ｓ２を生成する。そして、２値化回路２６は、第２処理信号Ｓ２を増幅した電圧信号ＶＡ３を２値化して受信信号ＲＸを生成する。その結果、受信電流ＩＰＤのパルス幅とほぼ等しいパルス幅を持つ受信信号ＲＸを生成することができる。
【００５７】
（２）受信回路１２は、複数段のアンプ２１〜２３を含み、第１及び第２フィルタ回路２４，２５は各アンプ２１〜２３の間に挿入接続されている。その結果、必要な信号を増幅させることができる。
【００５８】
（３）直流成分キャンセル回路２７は、ピークホールド回路５３とアンプ５４を含む。ピークホールド回路５３は、第１アンプ２１から出力される電圧信号ＶＡ１（第２ノードＮ２の電圧ＶＮ２）ピーク電圧を保持した保持電圧Ｖｐを生成する。アンプ５４は、保持電圧Ｖｐと基準電圧（第３ノードＮ３の電圧ＶＮ３）とを比較して第１アンプ２１の入力端子に、両入力端子の電位差を打ち消すように生成した電流を帰還する。保持電圧Ｖｐの平均レベルは時間経過に対する変動が少ないため、受信電流ＩＰＤのＤＣ成分をほぼ正確にキャンセルすることができる。
【００５９】
尚、前記実施形態は、以下の態様に変更してもよい。
・空間を介して入射される信号光を受ける受信回路に具体化したが、光ファイバを介して信号光を受ける受信回路に具体化してもよい。また、光以外により受信した信号から受信信号を生成する受信回路に具体化しても良い。
【００６０】
・光通信システムにおける受信回路に具体化したが、パルス幅検出回路として他のシステムに適用しても良い。
・受信回路１２の構成を適宜変更しても良い。例えば、光ファイバを用いた光通信システムでは太陽光等がフォトダイオード１１に入射されないため、直流成分キャンセル回路２７を省略することができる。
【００６１】
・第１及び第２フィルタ回路２４，２５の挿入位置を適宜変更して実施しても良い。
・第１及び第２フィルタ回路２４，２５の組を、複数組備えた回路に具体化してもよい。
【００６２】
【発明の効果】
以上詳述したように、請求項１〜３に記載の発明によれば、入力信号から正確にパルス幅を検出し２値化した信号を出力することのできるパルス幅検出回路を提供することができる。さらに、ＤＣ成分をほぼ正確にキャンセルすることができる。
【００６３】
また、請求項４，５に記載の発明によれば、受信電流に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供することができる。さらに、受信電流のＤＣオフセットがほぼ正確にキャンセルすることができる。
【図面の簡単な説明】
【図１】 本実施形態の受信回路の回路図である。
【図２】 本実施形態の動作波形図である。
【図３】 プリアンプ及び直流成分キャンセル回路の回路図である。
【図４】 直流成分キャンセル回路の動作波形図である。
【図５】 入力信号と出力信号を示す波形図である。
【図６】 従来の動作波形図である。
【図７】 従来の動作波形図である。
【図８】 従来の動作波形図である。
【符号の説明】
２１〜２３ 増幅器（アンプ）
２４ 第１フィルタ回路
２５ 第２フィルタ回路
２６ ２値化回路
２７ 直流成分キャンセル回路
５３ 電圧保持回路（ピークホールド回路）
５４ 増幅器
ＲＸ ２値信号（受信信号）
Ｓ１ 第１処理信号
Ｓ２ 第２処理信号
ＩＰＤ 受信電流
ＶＡ１ 電圧信号
Ｖｐ 保持電圧
【発明の属する技術分野】
本発明はパルス幅検出回路及び受信回路に関するものである。
【０００２】
近年の電子機器では、光ファイバーを使用した光通信システムや、空間を介した赤外線による光通信システムが実用化されている。このような光通信システムにおいて、受信回路は、受信光を電気信号に変換し、その電気信号を増幅し、更に２値化した受信信号を生成する。そして、受信精度を向上させるために、入力信号（受信光）に対応した受信信号の生成を正確に行う必要がある。
【０００３】
【従来の技術】
従来、光通信システムの受信回路は、微少な振幅の入力信号を増幅するために複数段のアンプを含む。入力信号の振幅は、光源と受光素子の距離が離れるほど小さくなる。複数段のアンプは、振幅が５〜３桁程度異なる入力信号から受信信号を生成するように総合（トータル）ゲインが設定されている。受信回路は、アンプにて増幅した信号を所定のしきい値電圧に基づいて２値化して生成した受信信号を出力する。
【０００４】
また、受信回路は、入力信号のエッジを取り出すためにフィルタ回路を含む。フィルタ回路は、複数段のアンプの間に適宜挿入接続される。受信回路は、フィルタ回路にて入力信号のエッジ位置に応じたパルス信号を生成し、該パルス信号を上記複数段のアンプにて増幅する。このようにフィルタ回路を用いることで、受信回路は入力信号のパルス幅にほぼ等しいパルス幅を持つ受信信号を生成する。
【０００５】
振幅の大きな入力信号は、スソ引きが起きた波形（立ち下がりが緩やかな波形）を持つ。このスソ引きの部分もアンプにより増幅される。一方、２値化のためのしきい値は、図５に示すように、振幅の小さな入力信号を増幅した信号Ｓａと、振幅の大きな入力信号を増幅した信号Ｓｂとから受信信号ＲＸを生成するように設定されている。そして、信号Ｓｂは、スソ引き部分を持つ。従って、信号Ｓａから生成した受信信号ＲＸのパルス幅（実線で示す）に比べて、信号Ｓｂから生成した受信信号ＲＸのパルス幅（２点鎖線で示す）が大きくなってしまう。
【０００６】
これに対し、フィルタ回路は、入力信号の立ち上がりエッジに対応する第１パルスと、入力信号の立ち下がりエッジに対応する第２パルスを持つ信号を生成する。第１パルスの立ち上がりエッジと第２パルスの立ち上がりエッジの波形は、増幅してもあまり変化しない。従って、受信回路は、この第１パルスの立ち上がりエッジと第２パルスの立ち下がりエッジを用いることで、入力信号のパルス幅と実質的にほぼ等しいパルス幅を持つ受信信号ＲＸを生成する。
【０００７】
また、フィルタ回路は、アンプのオフセット電圧をキャンセルする機能を有している。複数段のアンプのみを直列に接続した場合、最終段のアンプの出力信号には格段のアンプのオフセット電圧を増幅した直流成分を含む。この直流成分は、２値化回路における正確な受信信号ＲＸの生成を阻害する。即ち、直流成分が２値化回路におけるしきい値電圧を超えた場合、該２値化回路は一定（Ｈレベル）の受信信号を出力する。
【０００８】
フィルタ回路は、入力信号の所定周波数成分（直流成分、又は直流から通信周波数を含む周波数帯より低い周波数までの成分を含む）を除去する高帯域通過フィルタ（ＨＰＦ）である。従って、複数段のアンプの間に挿入接続されたフィルタ回路は、前段のアンプのオフセット電圧の影響を除去する。
【０００９】
また、受信回路は、直流成分キャンセル回路を含み、該直流成分キャンセル回路は初段のアンプ（プリアンプ）の入出力端子間に接続されている。直流成分キャンセル回路は、プリアンプの出力電圧に基づいて、プリアンプに入力される電流の直流成分を打ち消すように生成したキャンセル電流をプリアンプの入力にフィードバックする。
【００１０】
空間を介して信号光を受光する光通信システムでは、受光素子に信号光とともに太陽光等が入射される。受光素子は、太陽光等の直流成分を含む受信電流を生成する。この直流成分は、上記アンプのオフセット電圧と同様に正確な受信信号の生成を阻害するからである。
【００１１】
【発明が解決しようとする課題】
ところで、複数のフィルタ回路を含む受信回路では、受信信号に誤を生じることがある。即ち、図６に示すように、入力信号Ｓｉｎに基づいて第１フィルタ回路から第１処理信号Ｓ１が出力され、該信号Ｓ１に基づいて第２フィルタ回路から第２処理信号Ｓ２が出力される。この第２処理信号Ｓ２は、第１処理信号Ｓ１の立ち上がりエッジと立ち下がりエッジに対応するパルスを含む。従って、第２処理信号Ｓ２としきい値電圧とを比較した場合、第１パルスＰ１から第２パルスＰ２（丸で囲むパルス）までＨレベルの受信信号ＲＸを出力し、第４パルスＰ４（丸で囲むパルス）以降Ｈレベルの受信信号ＲＸを出力する。
【００１２】
また、一般的な積分型やＬＰＦ（低域通過フィルタ）直流成分キャンセル回路では、図７（ａ）に示すように、入力信号Ｖｉｎと基準電圧ＶｒｅｆのＤＣオフセットを、図７（ｂ）に示すようにキャンセルする（出力信号Ｖｏｕｔのピークレベルを基準電圧Ｖｒｅｆに近づける）ように動作する。しかし、入力信号Ｖｉｎが長時間続いた場合に出力信号Ｖｏｕｔが図７（ｃ）に示すように直流的にずれる（直流成分がキャンセルできなくなる）。これは、直流成分キャンセル回路が入力信号Ｖｉｎの平均値レベルを基準電圧Ｖｒｅｆに近づけるように働き、図８に示すように、入力信号Ｖｉｎの平均値レベル（破線で示す）が変動するからである。
【００１３】
本発明は上記問題点を解決するためになされたものであって、その目的は入力信号から正確にパルス幅を検出し２値化した信号を出力することのできるパルス幅検出回路を提供することにある。
【００１４】
また、受信電流のパルス幅に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明によれば、第１フィルタ回路は、入力信号を高域通過フィルタを通した第１の成分と、前記入力信号の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号を生成し、第２フィルタ回路は、前記第１処理信号に基づく入力信号を高域通過フィルタを通した成分からなる第２処理信号を生成する。そして、前記第２処理信号に基づいて２値信号を生成することで、該２値信号のパルス幅が入力信号のパルス幅とほぼ等しくなる。なお、第１フィルタ回路は、前記入力信号の低周波成分もしくは直流成分を減衰させて前記第２の成分を生成する。また、増幅器の入出力端子間に接続され、該増幅器の出力信号に基づいて前記入力信号のオフセット電圧を解消するように前記増幅器の入力端子に供給する帰還信号を生成する直流成分キャンセル回路は、前記出力信号のピーク電圧を保持した保持電圧を出力する電圧保持回路と、前記保持電圧と基準電圧とを比較して前記帰還信号を生成する増幅器と、を備えた。従って、保持電圧の平均レベルは時間経過に対する変動が少ないため、電圧信号のオフセットをほぼ正確にキャンセルされる。
【００１６】
前記入力信号を増幅する増幅器は、請求項２に記載の発明のように、複数段の増幅器にて構成され、前記第１及び第２フィルタ回路は前記複数段の増幅器の間に挿入接続されている。従って、必要な信号を増幅させることができる。
【００１８】
請求項３に記載の発明のように、前記直流成分キャンセル回路内の増幅器は、入力信号の電流を電圧に変換した電圧信号と、一定レベルの基準信号を出力するものであり、前記電圧保持回路は前記電圧信号のピーク電圧を保持した保持電圧を出力し、前記直流成分キャンセル回路内の増幅器は前記保持電圧と前記基準信号とを比較して前記帰還信号を生成する。従って、容易に電圧信号のオフセットを解消することができる。
【００１９】
請求項４に記載の発明によれば、第１フィルタ回路は、入力信号を高域通過フィルタを通した第１の成分と、前記入力信号の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号を生成し、第２フィルタ回路は、前記第１処理信号に基づく入力信号を高域通過フィルタを通した成分からなる第２処理信号を生成する。そして、前記第２処理信号に基づいて２値信号を生成することで、該２値信号のパルス幅が受信電流のパルス幅とほぼ等しくなる。なお、第１フィルタ回路は、前記入力信号の低周波成分もしくは直流成分を減衰させて前記第２の成分を生成する。また、増幅器の入出力端子間に接続され、該増幅器の電圧信号に基づいて前記受信電流のオフセット電圧を解消するように前記増幅器の入力端子に供給する帰還信号を生成する直流成分キャンセル回路は、前記電圧信号のピーク電圧を保持した保持電圧を出力する電圧保持回路と、前記保持電圧と基準電圧とを比較して前記帰還信号を生成する増幅器と、を備えた。従って、受信電流のＤＣオフセットがほぼ正確にキャンセルされるとともに、その受信電流のパルス幅とほぼ等しいパルス幅を持つ受信信号が出力される。
【００２０】
前記受信電流を電圧信号に変換する増幅器は、請求項５に記載の発明のように、複数段の増幅器にて構成され、前記第１及び第２フィルタ回路は前記複数段の増幅器の間に挿入接続されている。従って、必要な信号を増幅させることができる。
【００２２】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図１〜図４に従って説明する。
図１（ａ）は、光通信装置の受信に係る部分のブロック回路図である。
【００２３】
光通信装置１０は、フォトダイオード（ＰＤ）１１と受信回路１２を含む。
フォトダイオード１１は、受信した光に対応した受信電流ＩＰＤを生成する。受信回路１２は、受信電流ＩＰＤを電流−電圧（Ｉ−Ｖ）変換して受信電圧を生成し、その受信電圧を２値化して生成した受信信号ＲＸを出力する。
【００２４】
受信回路１２は、複数（本実施形態では３つ）のアンプ２１，２２，２３、フィルタ回路２４，２５、２値化回路２６を含む。
初段の第１アンプ（プリアンプ）２１は、入力端子にフォトダイオード１１が接続されている。第１アンプ２１は、フォトダイオード１１が生成する受信電流ＩＰＤを電圧信号ＶＡ１に電流−電圧（Ｉ−Ｖ）変換する。
【００２５】
第１〜第３アンプ２１〜２３は直列接続され、第１及び第２フィルタ回路２４，２５は第１〜第３アンプ２１〜２３それぞれの間に挿入接続されている。
即ち、第１アンプ２１の出力端子には第１フィルタ回路２４が接続されている。第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタ（ＨＰＦ）を通したと等価な第１の成分と、電圧信号ＶＡ１の直流成分に基づく第２の成分とを含む第１処理信号Ｓ１を生成する。
【００２６】
第１フィルタ回路２４の出力端子には第２アンプ２２が接続されている。第２アンプ２２は、第１処理信号Ｓ１を増幅した電圧信号ＶＡ２を出力する。
第２アンプ２２の出力端子には第２フィルタ回路２５が接続されている。第２フィルタ回路２５は、電圧信号ＶＳ２を高域通過フィルタを通した成分からなる第２処理信号Ｓ２を生成する。
【００２７】
第２フィルタ回路２５の出力端子には第３アンプ２３が接続されている。第３アンプ２３は、第２処理信号Ｓ２を増幅した電圧信号ＶＡ３を出力する。
第３アンプ２３の出力端子には２値化回路２６が接続されている。２値化回路２６は、最終段の第３アンプ２３の出力信号ＶＡ３を２値化した受信信号ＲＸを出力する。例えば、２値化回路２６はコンパレータを含み、該コンパレータは出力信号を所定のしきい値電圧と比較して２値化した受信信号ＲＸを生成する。
【００２８】
この受信信号ＲＸは、入力信号（本実施携帯の場合は受信電流ＩＰＤ）のパルス幅とほぼ等しいパルス幅を有している。即ち、受信回路１２は、入力信号のパルス幅を検出し、該パルス幅に応じた出力信号（本実施例の場合は受信信号ＲＸ）を生成するパルス幅検出回路としての機能を有している。
【００２９】
第１〜第３アンプ２１〜２３は、総合のゲインが、振幅が異なる複数の入力信号に応答して受信信号ＲＸを生成可能に設定されている。受信電流ＩＰＤの振幅は、光通信装置を有する機器が通信可能な空間的な距離に対応し、機器間が離れているほど振幅が小さくなる。従って、空間的に所定範囲内の機器間の通信を可能とするために、振幅の小さな受信電流ＩＰＤに応答して第３アンプ２３から出力される電圧信号ＶＡ３が２値化回路２６のしきい値電圧を超えるように総合のゲインが設定されている。
【００３０】
第１アンプ２１には、入出力端子間に直流成分キャンセル回路２７が接続されている。直流成分キャンセル回路２７の入力端子は第１アンプ２１の出力端子に接続され、直流成分キャンセル回路２７の出力端子は第１アンプ２１の入力端子に接続されている。
【００３１】
直流成分キャンセル回路２７は、太陽光等のＤＣ光（フォトダイオード１１に流れる受信電流ＩＰＤの直流成分を生成する光）によってフォトダイオード１１に流れる受信電流ＩＰＤに含まれる直流成分（ＤＣ成分）の影響を打ち消すために設けられている。このＤＣ成分は、通信に使用される周波数帯より低い周波数成分を含む。直流成分キャンセル回路２７は電圧信号ＶＡ１に含まれる直流成分に応じてそれを打ち消すように生成した電流を第１アンプ２１の入力にフィードバックする。
【００３２】
第１及び第２フィルタ回路２４，２５について説明する。
図１（ｂ）は、第１フィルタ回路２４の回路図である。
第１フィルタ回路２４は、コンデンサＣ１、抵抗Ｒ１、アッテネータ３１を含む。コンデンサＣ１の第１端子には電圧信号ＶＡ１が印加され、コンデンサＣ１の第２端子は抵抗Ｒ１の第１端子に接続され、抵抗Ｒ１の第２端子は低電位電源（例えばグランド）に接続されている。コンデンサＣ１にはアッテネータ３１が並列に接続されている。そして、第１フィルタ回路２４は、コンデンサＣ１と抵抗Ｒ１の接続点から第１処理信号Ｓ１を出力する。
【００３３】
第１フィルタ回路２４のコンデンサＣ１は、図１（ａ）の第１及び第２アンプ２１，２２の間に直列に接続されている。従って、コンデンサＣ１は、第１アンプ２１から出力される電圧信号ＶＡ１の交流成分を透過させ、直流成分を除去する働きをする。アッテネータ３１は、電圧信号ＶＡ１の低周波成分もしくは直流成分を減衰させる働きをする素子であり、例えば抵抗よりなる。
【００３４】
即ち、第１フィルタ回路２４は、第１アンプ２１から出力される電圧信号ＶＡ１に含まれる交流成分を高域通過フィルタを通したと等価な第１の成分（交流成分）と、電圧信号ＶＡ１に含まれる低周波成分もしくは直流成分に基づく第２の成分（低周波成分もしくは直流成分）を含む第１処理信号Ｓ１を生成する。
【００３５】
従って、第１処理信号Ｓ１は、入力される電圧信号ＶＡ１を高域通過フィルタを通した波形に、電圧信号ＶＡ１の低周波成分もしくは直流成分を加算した波形を持つ。
【００３６】
第２フィルタ回路２５は、図示しないが通常のフィルタ回路であり、コンデンサ及び抵抗から構成される。第２フィルタ回路２５は、入力される電圧信号ＶＡ２を高域通過フィルタを通した成分（交流成分）からなる第２処理信号Ｓ２を出力する。
【００３７】
尚、第１フィルタ回路２４に含まれるアッテネータ３１の損失は、後段のアンプ（第２アンプ２２及び第３アンプ２３）の利得を加味し、誤動作が発生しないように設定されている。詳しくは、アッテネータ３１の損失は、第２フィルタ回路２５から出力される第２処理信号Ｓ２が意図しない場所で２値化回路２６のしきい値電圧を超えないように設定されている。例えば、第１〜第３アンプ２１〜２３それぞれの利得を１０倍とした場合、電圧信号ＶＡ１の交流成分に対するアッテネータ３１と第２アンプ２２の総合利得は１０倍となる。これに対し、電圧信号ＶＡ１の低周波成分もしくは直流成分に対するアッテネータ３１及び第２アンプ２２の総合利得を１〜２倍とするように、アッテネータ３１の損失（アッテネータを抵抗で構成した場合にはその抵抗値）が設定されている。
【００３８】
第１及び第２フィルタ回路２４，２５の動作を図２に従って説明する。尚、第２及び第３アンプ２２，２３は、それぞれ第１及び第２フィルタ回路２４，２５の出力信号を増幅しているため、図２には、第１及び第２フィルタ回路２４，２５から出力される第１及び第２処理信号Ｓ１，Ｓ２に代えて、それらを増幅した電圧信号ＶＡ２，ＶＡ３の波形を示す。
【００３９】
第１フィルタ回路２４は、入力される電圧信号ＶＡ１を高域通過フィルタを通した第１の成分（交流成分）に、電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分（低周波成分もしくは直流成分）を加算した第１処理信号Ｓ１を出力する。この第１処理信号Ｓ１の波形は、電圧信号ＶＡ１の信号部分４１，４２と、低周波成分もしくは直流成分の部分４３を持つ。この低周波成分もしくは直流成分４３は、信号部分４１，４２の振幅を見かけ上小さくする。例えば、電圧信号ＶＡ１の立ち上がりエッジに対応する信号部分４１は、立ち上がりの振幅に比べて立ち下がりの振幅が相対的に上小さい。また、電圧信号ＶＡ１の立ち下がりエッジに対応する信号部分４２は、立ち下がりの振幅に比べて立ち上がりの振幅が相対的に小さい。
【００４０】
第２フィルタ回路２５は第１フィルタ回路２４の出力信号（実際には第２アンプ２２が出力する電圧信号ＶＡ２）を高域通過フィルタを通した成分を持つ第２処理信号Ｓ２を出力する。この第２処理信号Ｓ２は、入力信号の振幅に応じた振幅を持つ。第１処理信号Ｓ１の信号部分４１の立ち上がりエッジに対応する部分４４の振幅は、立ち上がりエッジに対応する部分４５の振幅より大きい。そして、部分４４は２値化回路２６の入力立ち上がりエッジを検出する第１のしきい値電圧Ｖｔｈ１を越え、部分４５は立ち下がりエッジを検出する第２のしきい値電圧Ｖｔｈ２を越えない（下回らない）。
【００４１】
同様に、信号部分４２の立ち下がりエッジに対応する部分４６は第２のしきい値電圧Ｖｔｈ２を越え、立ち上がりエッジに対応する部分４７は第１のしきい値電圧Ｖｔｈ１を越えない。
【００４２】
従って、２値化回路２６は、２回目の微分後の信号（第２フィルタ回路２５から出力される第２処理信号Ｓ２）を第３アンプ２３にて増幅した電圧信号ＶＡ３から、ほぼ正確な（受信電流ＩＰＤのパルス幅とほぼ等しい）パルス幅を持つ受信信号ＲＸを出力する。
【００４３】
次に、直流成分キャンセル回路２７について詳述する。
図３は、第１アンプ２１と直流成分キャンセル回路２７の回路図である。
第１アンプ２１は、抵抗Ｒ１１，Ｒ１２、トランジスタＴ１，Ｔ２、電流源５１，５２を含む。第１及び第２抵抗Ｒ１１，Ｒ１２は、それぞれ第１端子が高電位電源に接続され、第２端子が第１及び第２トランジスタＴ１，Ｔ２にそれぞれ接続されている。
【００４４】
第１及び第２トランジスタＴ１，Ｔ２は、ＮＰＮトランジスタであり、コレクタが第１及び第２抵抗Ｒ１１，Ｒ１２にそれぞれ接続され、エミッタが第１及び第２電流源５１，５２にそれぞれ接続され、ベースに基準信号ＲＥＦが共通に印加されている。
【００４５】
第１及び第２電流源５１，５２は、第１端子がそれぞれ第１及び第２トランジスタＴ１，Ｔ２に接続され、第２端子が低電位電源に接続されている。
第１アンプ２１は、第１トランジスタＴ１と第１電流源５１の間の第１ノードＮ１に入力信号（受信電流ＩＰＤ）が印加されている。そして、第１アンプ２１は、第１抵抗Ｒ１１と第１トランジスタＴ１の間の第２ノードＮ２の電位を持つ信号と、第２抵抗Ｒ１２と第２トランジスタＴ２の間の第３ノードＮ３の電位を持つ信号を、電圧信号ＶＡ１として出力する。
【００４６】
第１アンプ２１は、同じ電気的特性を持つ素子から構成されている。詳述すると、第１抵抗Ｒ１１と第２抵抗Ｒ１２は実質的に同じ抵抗値を持つ。第１トランジスタＴ１と第２トランジスタＴ２は実質的に同じ電気手特性を持つ。更に、第１電流源５１と第２電流源５２は実質的に同一値の電流を流すように構成されている。
【００４７】
そして、第１及び第２トランジスタＴ１，Ｔ２のベースには基準信号ＲＥＦが共通に印加されている。従って、第１ノードＮ１に印加される受信電流ＩＰＤの電流値が０（ゼロ）の場合、第２及び第３ノードＮ２，Ｎ３は実質的に同じ電位となる。
【００４８】
第１抵抗Ｒ１１と第１トランジスタＴ１と第１電流源５１は、受信電流ＩＰＤの電流に応じて第２ノードＮ２の電位を変更し、該第２ノードＮ２の電位を電圧信号ＶＡ２として出力する。
【００４９】
従って、第１抵抗Ｒ１１と第１トランジスタＴ１と第１電流源５１は電流電圧変換回路２１ａを構成し、第２抵抗Ｒ１２と第２トランジスタＴ２と第２電流源５２は基準電圧生成回路２１ｂを構成する。
【００５０】
直流成分キャンセル回路２７は、ピークホールド回路（電圧保持回路）５３とアンプ５４を含む。ピークホールド回路５３は、入力端子が第２ノードＮ２に接続され、出力端子がアンプ５４に接続されている。アンプ５４は、第１入力端子が第３ノードＮ３に接続され、第２入力端子がピークホールド回路５３に接続され、出力端子が第１ノードＮ１に接続されている。
【００５１】
ピークホールド回路５３はコンデンサを有し、該コンデンサに第２ノードＮ２の電位に応じた電荷を蓄積することで、該ノードＮ２の電位のピークレベルを保持した信号Ｖｐを出力する。
【００５２】
アンプ５４は、両入力端子間の電位差に応じて生成した電流を第１ノードＮ１（第１アンプ２１の入力）に供給し、両入力端子間の電位差を少なくするように動作する。
【００５３】
上記の直流成分キャンセル回路２７の動作を説明する。
第２ノードＮ２の電位ＶＮ２は、入力信号（受信電流ＩＰＤ）に基づいて図４に実線で示すようにパルス状に変化する。一方、第３ノードＮ３の電位ＶＮ３は、基準信号ＲＥＦに基づき一定電位である。そして、第２ノードＮ２の電位ＶＮ２のピークレベルと第３ノードＮ３の電位ＶＮ３の電位差がオフセットレベルに相当する。
【００５４】
ピークホールド回路５３は、第２ノードＮ２の電位ＶＮ２のピークレベルを保持し、図４に破線で示すように変化する信号Ｖｐを出力する。この信号Ｖｐの変動幅は電位ＶＮ２の変動幅に比べて極めて小さく、信号Ｖｐの平均値レベルは電位ＶＮ２のピークレベルとほぼ等しい。
【００５５】
アンプ５４は、電位ＶＮ３と信号Ｖｐの平均値レベルの電位差を打ち消す（０（ゼロ）にする）よう働く。従って、直流成分キャンセル回路２７は、第２ノードＮ２の電位ＶＮ２のピークレベルと第３ノードＮ３の電位ＶＮ３をほぼ等しくし、入力信号のオフセットレベル（受信電流ＩＰＤのＤＣ成分）をほぼ正確にキャンセルする。
【００５６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタを通した第１の成分と、前記電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号Ｓ１を生成する。第２フィルタ回路２５は、第１処理信号Ｓ１を増幅した電圧信号ＶＡ２を高域通過フィルタを通した成分からなる第２処理信号Ｓ２を生成する。そして、２値化回路２６は、第２処理信号Ｓ２を増幅した電圧信号ＶＡ３を２値化して受信信号ＲＸを生成する。その結果、受信電流ＩＰＤのパルス幅とほぼ等しいパルス幅を持つ受信信号ＲＸを生成することができる。
【００５７】
（２）受信回路１２は、複数段のアンプ２１〜２３を含み、第１及び第２フィルタ回路２４，２５は各アンプ２１〜２３の間に挿入接続されている。その結果、必要な信号を増幅させることができる。
【００５８】
（３）直流成分キャンセル回路２７は、ピークホールド回路５３とアンプ５４を含む。ピークホールド回路５３は、第１アンプ２１から出力される電圧信号ＶＡ１（第２ノードＮ２の電圧ＶＮ２）ピーク電圧を保持した保持電圧Ｖｐを生成する。アンプ５４は、保持電圧Ｖｐと基準電圧（第３ノードＮ３の電圧ＶＮ３）とを比較して第１アンプ２１の入力端子に、両入力端子の電位差を打ち消すように生成した電流を帰還する。保持電圧Ｖｐの平均レベルは時間経過に対する変動が少ないため、受信電流ＩＰＤのＤＣ成分をほぼ正確にキャンセルすることができる。
【００５９】
尚、前記実施形態は、以下の態様に変更してもよい。
・空間を介して入射される信号光を受ける受信回路に具体化したが、光ファイバを介して信号光を受ける受信回路に具体化してもよい。また、光以外により受信した信号から受信信号を生成する受信回路に具体化しても良い。
【００６０】
・光通信システムにおける受信回路に具体化したが、パルス幅検出回路として他のシステムに適用しても良い。
・受信回路１２の構成を適宜変更しても良い。例えば、光ファイバを用いた光通信システムでは太陽光等がフォトダイオード１１に入射されないため、直流成分キャンセル回路２７を省略することができる。
【００６１】
・第１及び第２フィルタ回路２４，２５の挿入位置を適宜変更して実施しても良い。
・第１及び第２フィルタ回路２４，２５の組を、複数組備えた回路に具体化してもよい。
【００６２】
【発明の効果】
以上詳述したように、請求項１〜３に記載の発明によれば、入力信号から正確にパルス幅を検出し２値化した信号を出力することのできるパルス幅検出回路を提供することができる。さらに、ＤＣ成分をほぼ正確にキャンセルすることができる。
【００６３】
また、請求項４，５に記載の発明によれば、受信電流に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供することができる。さらに、受信電流のＤＣオフセットがほぼ正確にキャンセルすることができる。
【図面の簡単な説明】
【図１】 本実施形態の受信回路の回路図である。
【図２】 本実施形態の動作波形図である。
【図３】 プリアンプ及び直流成分キャンセル回路の回路図である。
【図４】 直流成分キャンセル回路の動作波形図である。
【図５】 入力信号と出力信号を示す波形図である。
【図６】 従来の動作波形図である。
【図７】 従来の動作波形図である。
【図８】 従来の動作波形図である。
【符号の説明】
２１〜２３ 増幅器（アンプ）
２４ 第１フィルタ回路
２５ 第２フィルタ回路
２６ ２値化回路
２７ 直流成分キャンセル回路
５３ 電圧保持回路（ピークホールド回路）
５４ 増幅器
ＲＸ ２値信号（受信信号）
Ｓ１ 第１処理信号
Ｓ２ 第２処理信号
ＩＰＤ 受信電流
ＶＡ１ 電圧信号
Ｖｐ 保持電圧
Claims (5)
- 入力信号を増幅する増幅器と、前記増幅器の出力信号をしきい値に基づいて２値信号に変換する２値化回路とを備え、入力信号のパルス幅を検出し、該パルス幅に対応するパルス幅を持つ２値信号を生成するパルス幅検出回路において、
入力信号を高域通過フィルタを通した第１の成分と、前記入力信号の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号を生成する第１フィルタ回路と、
前記第１処理信号に基づく入力信号を高域通過フィルタを通した成分からなる第２処理信号を生成する第２フィルタ回路と、を備え、
前記第１フィルタ回路は、前記入力信号の低周波成分もしくは直流成分を減衰させて前記第２の成分を生成し、
前記２値化回路は、前記第２処理信号に基づいて前記２値信号を生成し、
当該パルス幅検出回路は、
前記増幅器の入出力端子間に接続され、該増幅器の出力信号に基づいて前記入力信号のオフセット電圧を解消するように前記増幅器の入力端子に供給する帰還信号を生成する直流成分キャンセル回路を備え、
前記直流成分キャンセル回路は、
前記出力信号のピーク電圧を保持した保持電圧を出力する電圧保持回路と、
前記保持電圧と基準電圧とを比較して前記帰還信号を生成する増幅器と、
を備えることを特徴とするパルス幅検出回路。 - 前記入力信号を増幅する増幅器は複数段の増幅器にて構成され、
前記第１及び第２フィルタ回路は前記複数段の増幅器の間に挿入接続されていることを特徴とする請求項１記載のパルス幅検出回路。 - 前記直流成分キャンセル回路内の増幅器は、入力信号の電流を電圧に変換した電圧信号と、一定レベルの基準信号を出力するものであり、
前記電圧保持回路は前記電圧信号のピーク電圧を保持した保持電圧を出力し、
前記直流成分キャンセル回路内の増幅器は前記保持電圧と前記基準信号とを比較して前記帰還信号を生成することを特徴とする請求項１又は２記載のパルス幅検出回路。 - 受信電流を電圧信号に変換する増幅器と、前記電圧信号をしきい値に基づいて２値信号に変換する２値化回路とを備えた受信回路において、
入力信号を高域通過フィルタを通した第１の成分と、前記入力信号の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号を生成する第１フィルタ回路と、
前記第１処理信号に基づく入力信号を高域通過フィルタを通した成分からなる第２処理信号を生成する第２フィルタ回路と、を備え、
前記第１フィルタ回路は、前記入力信号の低周波成分もしくは直流成分を減衰させて前記第２の成分を生成し、
前記２値化回路は、前記第２処理信号に基づいて前記２値信号を生成し、
当該受信回路は、
前記増幅器の入出力端子間に接続され、該増幅器の電圧信号に基づいて前記受信電流のオフセット電圧を解消するように前記増幅器の入力端子に供給する帰還信号を生成する直流成分キャンセル回路を備え、
前記直流成分キャンセル回路は、
前記電圧信号のピーク電圧を保持した保持電圧を出力する電圧保持回路と、
前記保持電圧と基準電圧とを比較して前記帰還信号を生成する増幅器と、
を備えることを特徴とする受信回路。 - 前記受信電流を電圧信号に変換する増幅器は複数段の増幅器にて構成され、
前記第１及び第２フィルタ回路は前記複数段の増幅器の間に挿入接続されていることを特徴とする請求項４記載の受信回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002000668A JP4060597B2 (ja) | 2002-01-07 | 2002-01-07 | パルス幅検出回路及び受信回路 |
| US10/327,094 US6765420B2 (en) | 2002-01-07 | 2002-12-24 | Pulse width detection circuit filtering the input signal and generating a binary signal |
| TW091137887A TWI280745B (en) | 2002-01-07 | 2002-12-30 | Pulse width detection circuit |
| US10/850,395 US20040217780A1 (en) | 2002-01-07 | 2004-05-21 | DC component cancellation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002000668A JP4060597B2 (ja) | 2002-01-07 | 2002-01-07 | パルス幅検出回路及び受信回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007298902A Division JP4791435B2 (ja) | 2007-11-19 | 2007-11-19 | 直流成分キャンセル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003204253A JP2003204253A (ja) | 2003-07-18 |
| JP4060597B2 true JP4060597B2 (ja) | 2008-03-12 |
Family
ID=19190528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002000668A Expired - Fee Related JP4060597B2 (ja) | 2002-01-07 | 2002-01-07 | パルス幅検出回路及び受信回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6765420B2 (ja) |
| JP (1) | JP4060597B2 (ja) |
| TW (1) | TWI280745B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043825A (ja) * | 2005-08-03 | 2007-02-15 | Denso Corp | 車両用発電制御装置 |
| DE102005056843B4 (de) * | 2005-11-28 | 2008-01-24 | Prof. Dr. Horst Ziegler und Partner GbR (vertretungsberechtigter Gesellschafter: Prof. Dr. Horst Ziegler 33100 Paderborn) | Verfahren und Vorrichtung zur empfängerseitigen Eliminierung von statischen oder zeitlich langsam veränderlichen Störsignalen aus Eingangsdatensignalen bei der digitalen Datenübertragung in vorgegebenem Bitraster |
| CN104485929A (zh) * | 2014-11-21 | 2015-04-01 | 成都嵌智捷科技有限公司 | 接收信号灵敏的驱动电路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3633043A (en) * | 1970-02-16 | 1972-01-04 | Dorn Thomas E | Constant slew rate circuits |
| GB1571168A (en) * | 1977-04-11 | 1980-07-09 | Tektronix Inc | Electronic circuit for attenuating spurious electronic signals |
| US4163947A (en) * | 1977-09-23 | 1979-08-07 | Analogic Corporation | Current and voltage autozeroing integrator |
| CA1175919A (en) * | 1980-02-20 | 1984-10-09 | Toshitaka Tsuda | Device for discriminating between two values of a signal with dc offset compensation |
| US4697098A (en) * | 1985-06-10 | 1987-09-29 | Priam Corporation | Composite gate generator circuit for detecting valid data signals |
| JP2503837B2 (ja) * | 1992-07-16 | 1996-06-05 | 日本電気株式会社 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
| US5397945A (en) * | 1992-08-04 | 1995-03-14 | Samsung Semiconductor, Inc. | Duty cycle control circuit |
| JP2625347B2 (ja) * | 1993-04-20 | 1997-07-02 | 日本電気株式会社 | ディジタル受信器の自動オフセット制御回路 |
| JPH08279718A (ja) * | 1995-04-07 | 1996-10-22 | Nec Corp | オフセット除去増幅回路 |
| US5923454A (en) * | 1996-10-09 | 1999-07-13 | Motorola, Inc. | Modem method and device for indicating received signal strength and presence for intensity modulated binary-coded wireless data packets with reduced recovery time |
| US6118567A (en) * | 1997-09-30 | 2000-09-12 | Motorola, Inc. | Efficient encoding and detection method and device for binary intensity modulated optical data signals |
| US6211716B1 (en) * | 1999-05-28 | 2001-04-03 | Kendin Communications, Inc. | Baseline wander compensation circuit and method |
| TW451064B (en) | 1999-10-21 | 2001-08-21 | Ind Tech Res Inst | Apparatus for detecting the AC component of signal and method of the same |
-
2002
- 2002-01-07 JP JP2002000668A patent/JP4060597B2/ja not_active Expired - Fee Related
- 2002-12-24 US US10/327,094 patent/US6765420B2/en not_active Expired - Lifetime
- 2002-12-30 TW TW091137887A patent/TWI280745B/zh not_active IP Right Cessation
-
2004
- 2004-05-21 US US10/850,395 patent/US20040217780A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003204253A (ja) | 2003-07-18 |
| TW200301994A (en) | 2003-07-16 |
| US6765420B2 (en) | 2004-07-20 |
| US20030128060A1 (en) | 2003-07-10 |
| US20040217780A1 (en) | 2004-11-04 |
| TWI280745B (en) | 2007-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798664A (en) | Offset cancelling amplifier circuit having Miller integrator as offset detector | |
| US8841972B2 (en) | Electronic device, fiber-optic communication system comprising the electronic device and method of operating the electronic device | |
| US9160458B2 (en) | Optical signal detection circuit and optical receiver | |
| US20050168276A1 (en) | Method for lowering noise and providing offset correction in a transimpedance amplifier | |
| US7123098B2 (en) | Transimpedance amplifier with differential peak detector | |
| JP2014192895A (ja) | アバランシェフォトダイオード及びＳｉＰＭのための差動光受信器 | |
| US20050047801A1 (en) | Optical receiver circuit | |
| WO2020174628A1 (ja) | リミッティング増幅回路 | |
| CN108141186A (zh) | 光接收器 | |
| JP2003168933A (ja) | 光受信回路 | |
| US5498993A (en) | Pulse light-receiving circuit with means to minimize power source noise | |
| JP4060597B2 (ja) | パルス幅検出回路及び受信回路 | |
| JP4791435B2 (ja) | 直流成分キャンセル回路 | |
| JP2001177355A (ja) | オフセット制御回路及びそれを用いた光受信器並びに光通信システム | |
| JP2001036470A (ja) | バースト伝送対応光受信器 | |
| JP3487893B2 (ja) | 光パルス受信回路 | |
| JP4567177B2 (ja) | 広帯域プリアンプ | |
| JP2020010202A (ja) | トランスインピーダンス増幅回路 | |
| JPS61264816A (ja) | 光パルス受信回路 | |
| JP2020010203A (ja) | トランスインピーダンス増幅回路 | |
| JPH10294622A (ja) | 受信回路 | |
| WO2004068702A1 (ja) | 前置増幅回路及びそれを用いた光受信器 | |
| JP3426910B2 (ja) | 赤外線データ受信器 | |
| JP2004186849A (ja) | 光入力断検出回路 | |
| KR101332880B1 (ko) | 광통신 시스템에서 광수신기용 광신호 유무 검출 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050104 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |