JP2625347B2 - ディジタル受信器の自動オフセット制御回路 - Google Patents

ディジタル受信器の自動オフセット制御回路

Info

Publication number
JP2625347B2
JP2625347B2 JP5091748A JP9174893A JP2625347B2 JP 2625347 B2 JP2625347 B2 JP 2625347B2 JP 5091748 A JP5091748 A JP 5091748A JP 9174893 A JP9174893 A JP 9174893A JP 2625347 B2 JP2625347 B2 JP 2625347B2
Authority
JP
Japan
Prior art keywords
circuit
preamplifier
output voltage
value detection
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5091748A
Other languages
English (en)
Other versions
JPH06310937A (ja
Inventor
剛 長堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5091748A priority Critical patent/JP2625347B2/ja
Priority to US08/228,819 priority patent/US5539779A/en
Priority to AU60566/94A priority patent/AU671003B2/en
Priority to EP94302798A priority patent/EP0624009A1/en
Publication of JPH06310937A publication Critical patent/JPH06310937A/ja
Application granted granted Critical
Publication of JP2625347B2 publication Critical patent/JP2625347B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6933—Offset control of the differential preamplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光加入者伝送システ
ム、光ＬＡＮ、光インターコネクション装置等の、バー
ストディジタル信号伝送系の受信器の自動オフセット制
御回路に関する。
【０００２】
【従来の技術】従来の光伝送システム用のディジタル受
信器ならびにその自動オフセット制御回路について、図
面を用いて簡単に説明する。
【０００３】図３は、入力ディジタル信号を増幅するプ
リアンプの入出力波形を示す波形説明図、図４は、従来
広く用いられている連続信号を対象とした光受信器の構
成を示すブロック図である。図４に示す回路では、プリ
アンプ２の正相出力電圧のピーク値と逆相出力電圧のピ
ーク値をそれぞれピーク値検出回路６、７で検出し、各
々の検出値が一致するように差動入力アンプ５を用いて
帰還を行って自動オフセット制御回路を構成している。
【０００４】しかしながら、図３（ａ）に示す様な、自
動オフセット制御回路の時定数よりも急速にパワーレベ
ルが急変するバースト信号に対して同制御を施すと、図
３（ｂ）に示すように自動オフセット制御回路の時定数
の範囲内でパワーレベル最大のパルス列に対してのみオ
フセットが最適に制御され、他のパルス列が識別回路３
においてスペースと認知される確率が急増するため、バ
ースト信号の受信には不適である。
【０００５】図５は、バースト信号に適した光受信器の
基本構成を示すブロック図、図６は同受信器の従来の実
施例を示すブロック図である。図５に示す回路では、プ
リアンプ２の正相出力電圧のボトム値と逆相出力電圧の
ピーク値をそれぞれボトム値検出回路８、ピーク値検出
回路６で検出し、各々の検出値が一致するように差動入
力アンプ５を用いて帰還を行って自動オフセット制御回
路を構成している。
【０００６】本構成により、図３（ａ）に示す様な、自
動オフセット制御回路の時定数よりも急速にパワーレベ
ルが急変するバースト信号に対して同制御を施しても、
図３（ｃ）に示すようにバーストパルス列のプリアンプ
回路差動出力に対し、入力ディジタル信号の各ビットの
入力レベルのうち最も低い入力レベル時、あるいは無信
号時におけるプリアンプ回路の正相出力電圧と逆相出力
電圧の差を一定値に制御することができる。識別レベル
制御回路４を介して識別回路３で識別を行うことで、図
３（ｃ）に波形を示すプリアンプバースト出力信号パル
ス列は、すべて正しくマークもしくはスペースとして認
識される。ただし、図５の構成は、ピーク値検出回路７
とボトム値検出回路８がともに高精度かつ同一のオフセ
ット特性であることが要求されるため、実現は困難であ
る。
【０００７】ここで、図６に示すように、ボトム値検出
回路８はある一定の直流電圧を発生する基準電圧発生回
路１０であっても図３（ｃ）に示す波形が得られ、か
つ、プリアンプ２とピーク値検出回路７との間にブース
タアンプ１０を挿入することによって、ピーク値検出回
路７の入出力オフセットがプリアンプ２の出力に与える
影響が低減されることが知られており、１９９２年電子
情報通信学会秋期全国大会講演論文集第４分冊第１１０
頁で述べられている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来例
では、制御対象たるプリアンプ２の正相出力電圧と逆相
出力電圧の差電圧が電源電圧変動、温度変動の影響を低
減するためにピーク値検出回路７の出力バイアス電圧と
基準電圧発生回路８の出力電圧の電源電圧変動特性、温
度変動特性が等しくしなければならず、そのために回路
素子数の増加を招くという問題点があった。
【０００９】本発明は、バースト信号の受信可能なディ
ジタル受信器において、回路素子数が少なく、かつ、内
部オフセットの生じにくい自動オフセット制御回路を提
供することを目的としている。
【００１０】
【課題を解決するための手段】本発明の、入力ディジタ
ル信号を増幅するプリアンプ回路に対し、入力ディジタ
ル信号の各ビットの入力レベルのうち最も低い入力レベ
ル時、あるいは無信号時における前記プリアンプ回路の
出力電圧を一定値に制御する自動オフセット制御回路で
は、制御対象たる前記プリアンプ回路出力電圧が前記プ
リアンプの正相出力電圧と逆相出力電圧の差電圧であ
り、該プリアンプもしくは該プリアンプ出力を増幅する
差動入出力ブースタアンプの逆相出力電圧のピーク値を
検出するピーク値検出回路と、該プリアンプもしくは該
プリアンプ出力を増幅する差動入出力ブースタアンプの
正相出力電圧と逆相出力電圧の平均値を検出する平均値
検出回路と、前記ピーク値検出回路出力電圧と前記平均
値検出回路出力電圧の差電圧を増幅して前記プリアンプ
回路のオフセット調整部に帰還する差動入力アンプを含
んで構成されていることを特徴としている。
【００１１】本発明の自動オフセット制御回路では、前
記平均値検出回路が抵抗分割回路で構成されていること
を特徴としている。
【００１２】
【作用】本発明では、基準電圧として用いられる平均値
検出回路出力電圧と、比較対象として用いられるピーク
値検出回路出力電圧の電源電圧変動特性、温度変動特性
がよく一致するため、出力オフセット電圧の電源電圧依
存性、温度依存性が極めて少ない。また、高精度の平均
値検出回路が抵抗分割回路で容易に実現できるため、回
路素子数の増加が少ない。
【００１３】
【実施例】以下、実施例を示して本発明を詳しく説明す
る。
【００１４】図１は、本発明の実施例の構成を示すブロ
ック図であり、本発明の自動オフセット制御回路のバー
スト信号対応ディジタル光受信器への適用例を示してい
る。受光素子１は入力ディジタル光信号を電流に変換す
るフォトダイオードであり、同電流を電圧に変換する差
動出力プリアンプ２に接続されている。プリアンプ２の
出力は２分岐されており、一方は識別レベル制御回路４
を経て識別回路３に入力され、他方は差動入出力ブース
タアンプ９に入力されている。ブースタアンプ９の正相
入力端子はプリアンプ２の逆相出力端子に接続されてお
り、ブースタアンプ９の逆相入力端子はプリアンプ２の
正相出力端子に接続されている。ブースタアンプ９の正
相出力電圧と逆相出力電圧の平均値が平均値検出回路１
１で検出されて差動入力アンプ５の逆相入力端子に入力
されており、また、正相出力のピーク値がピーク値検出
回路７で検出されて差動入力アンプ５の逆相入力端子に
入力されている。差動入力アンプ５の出力はプリアンプ
２のオフセット調整用入力端子に接続されており、プリ
アンプ２、ブースタアンプ９、平均値検出回路１１およ
びピーク値検出回路７、差動入力アンプ５で帰還ループ
を構成している。
【００１５】平均値検出回路１１で検出されるブースタ
アンプ９の正相出力電圧と逆相出力電圧の平均値は、受
光素子１へ入力されるディジタル光信号の入力パワーレ
ベルの大小にかかわらず一定の直流値となるから、平均
値検出回路出力は基準電圧として作用する。さらに、ブ
ースタアンプ９の正相入力端子がプリアンプ２の逆相出
力端子に接続されており、ブースタアンプ９の正相出力
端子がピーク値検出回路７に接続されているから、プリ
アンプ２の逆相出力のピーク値、すなわち正相出力のボ
トム値に相当する電圧が基準電圧たる平均値検出回路１
１の出力電圧と比較・増幅されることとなる。したがっ
て、プリアンプ２の逆相出力のピーク値と正相出力のボ
トム値が帰還ループによって一定に保たれる。
【００１６】図２は、本発明の自動オフセット制御回路
で用いられているブースタアンプ９とピーク値検出回路
１１の回路構成例を示す回路図である。ブースタアンプ
の正相側出力段は、トランジスタ２１、２３のダーリン
トン対で構成されている。平均値検出回路１１において
は、抵抗２７、２８で構成された分割回路で正相および
逆相の出力段第１段目のトランジスタ２１および２２の
出力の平均値を検出し、エミッタフォロワ接続されたレ
ベルシフト用トランジスタ２４を介して出力する。トラ
ンジスタ２３と２４の特性が等しく、抵抗２５と２６の
抵抗値が等しいため、トランジスタ２３と２４のベース
・エミッタ間電圧は電源電圧、周囲温度にかかわらず一
致する。
【００１７】したがって、平均値検出回路１１の出力電
圧は、電源電圧、周囲温度にかかわらずブースタアンプ
９の出力バイアス電圧と一致する。しかるにピーク値検
出回路７が帰還回路で構成されているため、ピーク値検
出回路７の出力バイアス電圧はブースタアンプ９の正相
出力電圧、すなわちトランジスタ２３のエミッタ電位に
追従する。よって、ピーク値検出回路７の出力バイアス
電圧と平均値検出回路２０の出力電圧の電源電圧変動特
性、温度変動特性が等しくしなり、自動オフセット制御
回路の内部オフセットの電源電圧依存性、温度依存性に
伴う出力オフセット電圧の電源電圧依存性、温度依存性
が極めて少ない。しかも、平均値検出回路はトランジス
タ２５、２６、抵抗２７、２８のたかだか４素子で構成
されており、回路素子数の増加量として非常に少ない。
【００１８】本実施例では、抵抗分割回路はブースタア
ンプ出力段の中途に挿入しているが、ブースタアンプ出
力部に挿入しても、また、ブースタアンプ増幅段に挿入
してもよい。
【００１９】
【発明の効果】以上、説明した様に、本発明によればバ
ースト信号の受信可能なディジタル受信器において、回
路素子数が少なく、かつ、内部オフセットの生じにくい
自動オフセット制御回路を提供することを可能であり極
めて有用である。
【図面の簡単な説明】
【図１】本発明の実施例の構成を示すブロック図であ
る。
【図２】本発明で用いられているブースタアンプとピー
ク値検出回路の回路構成例を示す回路図である。
【図３】本発明の自動オフセット制御回路の制御対象で
あるプリアンプの入出力波形を示す波形説明図である。
【図４】従来の光伝送システム用のディジタル受信器な
らびにその自動オフセット制御回路の構成を示すブロッ
ク図である。
【図５】バースト信号に適した光受信器ならびにその自
動オフセット制御回路の基本構成を示すブロック図であ
る。
【図６】バースト信号に適した光受信器ならびにその自
動オフセット制御回路の従来の実施例を示すブロック図
である。
【符号の説明】
１ 受光素子 ２ プリアンプ ３ 識別回路 ４ 識別レベル制御回路 ５ 差動入力アンプ ６、７ ピーク値検出回路 ８ ボトム値検出回路 ９ ブースタアンプ １０ 基準電圧発生回路 １１ 平均値検出回路 ２１〜２４ トランジスタ ２５〜２８ 抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/26

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力ディジタル信号を増幅するプリアン
    プ回路に対し、入力ディジタル信号の各ビットの入力レ
    ベルのうち最も低い入力レベル時、あるいは無信号時に
    おける前記プリアンプ回路の出力電圧を一定値に制御す
    る自動オフセット制御回路において、 制御対象たる前記プリアンプ回路出力電圧が前記プリア
    ンプの正相出力電圧と逆相出力電圧の差電圧であり、該
    プリアンプもしくは該プリアンプ出力を増幅する差動入
    出力ブースタアンプの逆相出力電圧のピーク値を検出す
    るピーク値検出回路と、該プリアンプもしくは該プリア
    ンプ出力を増幅する差動入出力ブースタアンプの正相出
    力電圧と逆相出力電圧の平均値を検出する平均値検出回
    路と、前記ピーク値検出回路出力電圧と前記平均値検出
    回路出力電圧の差電圧を増幅して前記プリアンプ回路の
    オフセット調整部に帰還する差動入力アンプを含んで構
    成されていることを特徴とするディジタル受信器の自動
    オフセット制御回路。
  2. 【請求項２】 平均値検出回路が抵抗分割回路で構成さ
    れていることを特徴とする請求項１記載のディジタル受
    信器の自動オフセット制御回路。
JP5091748A 1993-04-20 1993-04-20 ディジタル受信器の自動オフセット制御回路 Expired - Lifetime JP2625347B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5091748A JP2625347B2 (ja) 1993-04-20 1993-04-20 ディジタル受信器の自動オフセット制御回路
US08/228,819 US5539779A (en) 1993-04-20 1994-04-18 Automatic offset control circuit for digital receiver
AU60566/94A AU671003B2 (en) 1993-04-20 1994-04-19 Automatic offset control circuit for digital receiver
EP94302798A EP0624009A1 (en) 1993-04-20 1994-04-20 Automatic offset control circuit for digital receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5091748A JP2625347B2 (ja) 1993-04-20 1993-04-20 ディジタル受信器の自動オフセット制御回路

Publications (2)

Publication Number Publication Date
JPH06310937A JPH06310937A (ja) 1994-11-04
JP2625347B2 true JP2625347B2 (ja) 1997-07-02

Family

ID=14035158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5091748A Expired - Lifetime JP2625347B2 (ja) 1993-04-20 1993-04-20 ディジタル受信器の自動オフセット制御回路

Country Status (4)

Country Link
US (1) US5539779A (ja)
EP (1) EP0624009A1 (ja)
JP (1) JP2625347B2 (ja)
AU (1) AU671003B2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223228A (ja) * 1994-03-17 1996-08-30 Fujitsu Ltd 等化増幅器及びこれを用いた受信機並びにプリアンプ
GB2289177B (en) * 1994-04-29 1998-04-15 Plessey Semiconductors Ltd Receiver arrangement
JP3609152B2 (ja) * 1995-06-13 2005-01-12 沖電気工業株式会社 オフセットキャンセル回路とそれを用いたオフセットキャンセルシステム
JP4091671B2 (ja) * 1995-08-08 2008-05-28 松下電器産業株式会社 直流オフセット補償装置
US5761251A (en) * 1995-11-08 1998-06-02 Philips Electronics North America Corporation Dual automatic gain control and DC offset correction circuit for QAM demodulation
US5612630A (en) * 1995-12-19 1997-03-18 Micron Technology, Inc. Asynchronous self-adjusting input circuit
SE506200C2 (sv) 1996-03-25 1997-11-17 Ericsson Telefon Ab L M Anordning och förfarande för kompensering av offsetspänningar vid mottagning av optiska signaler
JP3350376B2 (ja) * 1996-11-25 2002-11-25 シャープ株式会社 波形整形回路およびそれを用いる赤外線データ通信装置
US5821795A (en) * 1997-02-11 1998-10-13 International Business Machines Corporation Circuit for cancelling the DC offset in a differential analog front end of a read channel
JPH10276048A (ja) * 1997-03-28 1998-10-13 Sanyo Electric Co Ltd オフセット補償回路
US5859461A (en) * 1997-03-28 1999-01-12 International Business Machines Corporation Method and apparatus for interfacing integrated circuits having different supply voltages
FR2762162A1 (fr) * 1997-04-15 1998-10-16 Philips Electronics Nv Dispositif d'alignement numerique
JP3098461B2 (ja) * 1997-06-18 2000-10-16 日本電気株式会社 ディジタル受信回路
JP3042608B2 (ja) * 1997-07-23 2000-05-15 日本電気株式会社 バースト光受信回路
JP4033528B2 (ja) * 1997-10-07 2008-01-16 富士通株式会社 光バースト受信装置および方法
US6084232A (en) * 1997-11-13 2000-07-04 Matsushita Electric Industrial Co., Ltd. Optical receiver pre-amplifier which prevents ringing by shunting an input current of the pre-amplifier
US7065327B1 (en) 1998-09-10 2006-06-20 Intel Corporation Single-chip CMOS direct-conversion transceiver
DE19904376A1 (de) * 1999-02-03 2000-08-17 Siemens Ag Verfahren und Schaltung zur Kompensationssteuerung von Offsetspannungen einer in einem Schaltungsbaustein integrierten Funkempfangsschaltung
US6114980A (en) * 1999-04-13 2000-09-05 Motorola, Inc. Method and apparatus for settling a DC offset
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
US6211716B1 (en) * 1999-05-28 2001-04-03 Kendin Communications, Inc. Baseline wander compensation circuit and method
US6956905B1 (en) * 2000-03-23 2005-10-18 Xilinx, Inc. Peak detector circuit
US6785344B1 (en) 2000-04-11 2004-08-31 Terawave Communications, Inc. Fast threshold determination for packet-multiplexed digital communication
KR100381410B1 (ko) * 2000-08-23 2003-04-23 학교법인 한국정보통신학원 다단 궤환형 버스트모드 광수신기
FR2815502B1 (fr) * 2000-10-13 2002-12-13 Commissariat Energie Atomique Dispositif de detection d'un flux photonique a balayage autoadaptatif
JP4321959B2 (ja) * 2000-10-17 2009-08-26 Ｏｋｉセミコンダクタ株式会社 信号補償回路及び復調回路
DE10121715B4 (de) * 2001-05-04 2009-02-12 Infineon Technologies Ag Schaltungsanordnung zum Auswerten eines Informationssignals sowie Verfahren zum Einstellen einer solchen Schaltungsanordnung
US7058315B2 (en) * 2001-10-09 2006-06-06 Chiaro Networks Ltd. Fast decision threshold controller for burst-mode receiver
JP4060597B2 (ja) * 2002-01-07 2008-03-12 富士通株式会社 パルス幅検出回路及び受信回路
US6882218B2 (en) * 2002-08-26 2005-04-19 Broadcom Corporation Transimpedance amplifier and offset correction mechanism and method for lowering noise
CN1298115C (zh) * 2003-08-08 2007-01-31 中兴通讯股份有限公司 一种实现对不同输入光功率自适应的光接收装置
JP4556481B2 (ja) * 2004-05-14 2010-10-06 住友電気工業株式会社 光送受信器
DE102005002195A1 (de) * 2005-01-17 2006-07-27 Siemens Ag Verfahren und Anordnung zur Regeneration eines optischen Datensignals
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP5270071B2 (ja) * 2006-05-16 2013-08-21 富士通オプティカルコンポーネンツ株式会社 信号増幅装置
JP2008103060A (ja) * 2006-09-20 2008-05-01 Fujitsu Ltd ヘッドｉｃ、リード回路及び媒体記憶装置
JP4724098B2 (ja) 2006-11-29 2011-07-13 東芝ストレージデバイス株式会社 ヘッドｉｃ、リード回路及び媒体記憶装置
JP2009117002A (ja) * 2007-11-09 2009-05-28 Fujitsu Ltd ヘッドｉｃ、リード回路及び媒体記憶装置
EP2073472A1 (en) * 2007-12-19 2009-06-24 Eqcologic NV DC restoration circuit allowing sparse data patterns
JP5279956B2 (ja) * 2011-04-05 2013-09-04 三菱電機株式会社 光受信器
US9151783B2 (en) 2012-04-26 2015-10-06 Synopsys, Inc. Ground offset monitor and compensator
US20140010555A1 (en) * 2012-07-06 2014-01-09 Alcatel-Lucent Usa Inc. PON Video Overlay Amplifier Circuit
JP5541821B1 (ja) * 2013-02-13 2014-07-09 日本電信電話株式会社 振幅検出回路
CN104253780B (zh) * 2013-06-27 2017-07-28 鸿富锦精密工业（深圳）有限公司 直流偏移校准电路
US9628194B2 (en) * 2014-06-05 2017-04-18 Mitsubishi Electric Corporation Burst-signal reception circuit
WO2016135824A1 (ja) * 2015-02-23 2016-09-01 三菱電機株式会社 光受信装置
JP2016225777A (ja) * 2015-05-29 2016-12-28 日本電信電話株式会社 振幅検出回路
US9734847B1 (en) 2016-03-08 2017-08-15 Western Digital Technologies, Inc. Characterizing a sensing circuit of a data storage device
CN108123693B (zh) * 2017-12-20 2021-06-15 湖南智领通信科技有限公司 一种提高射频功率放大器效率的自动控制方法
US10901009B2 (en) 2019-02-21 2021-01-26 Shenzhen GOODIX Technology Co., Ltd. Power detector for radiofrequency power amplifier circuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531323A (en) * 1978-08-29 1980-03-05 Fujitsu Ltd Automatic gain control system for optical communication reception system
US5052021A (en) * 1989-05-19 1991-09-24 Kabushiki Kaisha Toshiba Digital signal decoding circuit and decoding method
US5025251A (en) * 1989-06-29 1991-06-18 Motorola, Inc. Self-tuning direct coupled data limiter of a battery saver type paging receiver
JPH03173289A (ja) * 1989-12-01 1991-07-26 Toshiba Corp 最大値／最小値回路
JPH04150324A (ja) * 1990-10-11 1992-05-22 Nec Corp 光受信回路
JPH04334137A (ja) * 1991-05-09 1992-11-20 Mitsubishi Electric Corp バースト光受信装置
JP2598913Y2 (ja) * 1992-07-27 1999-08-23 ミツミ電機株式会社 データスライサ

Also Published As

Publication number Publication date
US5539779A (en) 1996-07-23
EP0624009A1 (en) 1994-11-09
AU6056694A (en) 1994-10-27
JPH06310937A (ja) 1994-11-04
AU671003B2 (en) 1996-08-08

Similar Documents

Publication Publication Date Title
JP2625347B2 (ja) ディジタル受信器の自動オフセット制御回路
US5430765A (en) Digital data receiver having DC offset cancelling preamplifier and dual-mode transimpedance amplifier
US6907202B1 (en) Burst signal detection circuit
KR950028327A (ko) 등화증폭기 및 이것을 사용한 수신기 및 프리앰프
EP1746725B1 (en) Signal amplifying circuit
JP2001358544A (ja) 増幅回路
JP2655130B2 (ja) ディジタル受信回路
US4142110A (en) Circuit to eliminate DC bias
JP3181458B2 (ja) 利得切り替え型光受信増幅回路
US4795919A (en) Zero signal state detecting circuit
JP3844544B2 (ja) 光受信回路
JP3487893B2 (ja) 光パルス受信回路
JPH0441531B2 (ja)
JP2531922B2 (ja) 単極性符号・双極性符号変換回路
EP0767534A1 (en) Signal processing circuit and method
US5394108A (en) Non-linear burst mode data receiver
JPH06216854A (ja) 光受信回路
JPH0614647B2 (ja) 光受信回路
JPH07131489A (ja) 光信号受信回路
JP3284255B2 (ja) 光パルス受信回路
JPH1127216A (ja) 入力有無検出回路
JPH0661874A (ja) 線形送信回路
US20020084839A1 (en) Circuit arrangement
JPS59193617A (ja) デジタル信号受信回路
JPH07264142A (ja) 光受信回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970212