JP2016225777A - 振幅検出回路 - Google Patents

Abstract

【課題】入力信号に対する不感帯を無くす。【解決手段】振幅検出回路は、入力信号ＩＰ，ＩＮのピーク電圧を検出するピーク検出回路１と、入力信号ＩＰ，ＩＮの平均電圧を検出する平均値検出回路２と、ピーク検出回路１の出力と平均値検出回路２の出力との差に比例する信号を出力する差分検出回路３ａとを備える。差分検出回路３ａは、オペアンプＡ１と、平均値検出回路２の出力とオペアンプＡ１の反転入力端子との間に設けられる抵抗Ｒ１と、ピーク検出回路１の出力とオペアンプＡ１の非反転入力端子との間に設けられる抵抗Ｒ２と、反転入力端子と出力端子との間に設けられるフォードバック抵抗Ｒｆと、ＧＮＤと反転入力端子との間に設けられる抵抗Ｒ４と、オフセット用の入力電圧Ｖｏｆと非反転入力端子との間に設けられる抵抗Ｒ５とを備える。【選択図】 図１

Description

本発明は、例えば光通信、無線通信、ワイヤード通信において、入力信号の振幅を検出してこの振幅値に応じたアナログ電圧を出力する振幅検出回路に関するものである。

図１２に振幅検出回路の従来例を示す。この振幅検出回路は特許文献１に開示されているものである。振幅検出回路には、差動信号ＩＰ，ＩＮが入力される。ピーク検出回路１は、差動信号ＩＰ，ＩＮを入力とし、この差動信号ＩＰ，ＩＮのピーク電圧ＰＫを検出して出力する。一方、平均値検出回路２は、差動信号ＩＰ，ＩＮの両信号の平均電圧ＡＶを検出して出力する。

差分検出回路３は、ピーク検出回路１の出力ＰＫと平均値検出回路２の出力ＡＶとの差を取り、この差を必要に応じて増幅することにより、入力される差動信号ＩＰ，ＩＮの振幅を検出することができる。なお、特許文献１では、差分検出回路３の具体例としてＣＭＬ（Current mode Logic）回路が明示されている。

特許第５６５８２９７号公報

従来の振幅検出回路では、差分検出回路としてＣＭＬ回路が用いられている。ＣＭＬ回路の出力電圧範囲は負荷抵抗の大きさとＣＭＬ回路の定電流源を流れる電流量とによって決定されるが、回路の動作上、入力信号のＤＣ電圧レベルを大きく下回る電圧を出すことができず、出力電圧範囲が限定されてしまう。また、大きな利得を得るにはＣＭＬ回路を多段に用いる必要がある。このため、特許文献１に示されているように増幅回路の出力振幅を検出するのではなく、増幅前の入力振幅を検出する場合には、多段のＣＭＬ回路によって消費電力が増大してしまうという問題点があった。

そこで、図１３に示すようなオペアンプを用いた差動増幅回路を差分検出回路とすることが考えられる。この差分検出回路は、オペアンプＡ１と、抵抗Ｒ１〜Ｒ３と、フィードバック抵抗Ｒｆとから構成される。平均値検出回路２の出力ＡＶを図１３の入力電圧Ｖ１とし、ピーク検出回路１の出力ＰＫを図１３の入力電圧Ｖ２とした場合、すなわち差分検出回路３として図１３の構成を用いた場合の振幅検出回路の出力電圧Ｖｏは、理想的には図１４の実線１００で示すような入力電流振幅に比例した電圧となる。しかし、回路のミスマッチ、バラつきなどにより、振幅検出回路の入出力特性に図１４の点線１０１で示すような負のオフセットがついた場合、入力振幅が小さい側で不感帯が生じてしまうという問題点があった。

本発明は、上記課題を解決するためになされたもので、オペアンプを用いた差動増幅回路を差分検出回路として使用する振幅検出回路において、入力信号に対する不感帯を無くすことを目的とする。

本発明の振幅検出回路は、入力信号のピーク電圧を検出して出力するピーク検出回路と、前記入力信号の平均電圧を検出して出力する平均値検出回路と、前記ピーク検出回路の出力と前記平均値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、前記差分検出回路は、オペアンプと、前記平均値検出回路の出力と前記オペアンプの反転入力端子との間に設けられる第１の抵抗と、前記ピーク検出回路の出力と前記オペアンプの非反転入力端子との間に設けられる第２の抵抗と、前記オペアンプの反転入力端子と出力端子との間に設けられる第３の抵抗と、接地電圧と前記オペアンプの反転入力端子との間に設けられる第４の抵抗と、オフセット用の入力電圧と前記オペアンプの非反転入力端子との間に設けられる第５の抵抗とを備えることを特徴とするものである。

また、本発明の振幅検出回路は、入力信号のピーク電圧を検出して出力するピーク検出回路と、前記入力信号の平均電圧を検出して出力する平均値検出回路と、前記ピーク検出回路の出力と前記平均値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、前記差分検出回路は、オペアンプと、前記平均値検出回路の出力と前記オペアンプの反転入力端子との間に設けられる第１の抵抗と、前記ピーク検出回路の出力と前記オペアンプの非反転入力端子との間に設けられる第２の抵抗と、前記オペアンプの反転入力端子と出力端子との間に設けられる第３の抵抗と、オフセット用の入力電圧と前記オペアンプの反転入力端子との間に設けられる第４の抵抗と、接地電圧と前記オペアンプの非反転入力端子との間に設けられる第５の抵抗とを備えることを特徴とするものである。

また、本発明の振幅検出回路の１構成例は、さらに、前記ピーク検出回路と前記平均値検出回路の前段に、前記入力信号を増幅する増幅回路を備えることを特徴とするものである。
また、本発明の振幅検出回路の１構成例において、前記増幅回路は、外部から利得の制御が可能な可変利得増幅回路である。
また、本発明の振幅検出回路の１構成例は、さらに、前記ピーク検出回路と前記平均値検出回路の前段に、前記入力信号を低域ろ波するローパスフィルタを備えることを特徴とするものである。
また、本発明の振幅検出回路の１構成例は、さらに、前記オフセット用の入力電圧を出力するレギュレータ回路を備えることを特徴とするものである。
また、本発明の振幅検出回路の１構成例は、さらに、前記オフセット用の入力電圧を出力するＤ／Ａ変換回路を備えることを特徴とするものである。

本発明によれば、オペアンプを用いた差動増幅回路を差分検出回路として使用する振幅検出回路において、差分検出回路に、接地電圧とオペアンプの反転入力端子との間に第４の抵抗を追加すると共に、オフセット用の入力電圧とオペアンプの非反転入力端子との間に第５の抵抗を追加することにより、振幅検出回路の出力電圧にオフセットを加算することができるので、回路のミスマッチ、バラつきによるオフセットを補償することができ、入力信号に対する不感帯を無くすことができる。

また、本発明では、オペアンプを用いた差動増幅回路を差分検出回路として使用する振幅検出回路において、差分検出回路に、オフセット用の入力電圧とオペアンプの反転入力端子との間に第４の抵抗を追加すると共に、接地電圧とオペアンプの非反転入力端子との間に第５の抵抗を追加することにより、振幅検出回路の出力電圧からオフセットを減算することができるので、回路のミスマッチ、バラつきによるオフセットを補償することができ、入力信号に対する不感帯を無くすことができる。

また、本発明では、ピーク検出回路と平均値検出回路の前段に増幅回路を設けることにより、入力信号の振幅が小さい場合であっても、入力信号の振幅に比例した出力電圧を得ることができる。

また、本発明では、ピーク検出回路と平均値検出回路の前段に設ける増幅回路として、可変利得増幅回路を用いることにより、増幅回路の利得を切り替えることができ、入力範囲を広くとることができる低利得モードと、信号断検出を目的とした高利得モードとを一つの回路で使い分けることができる。

また、本発明では、ピーク検出回路と平均値検出回路の前段にローパスフィルタを設けることにより、振幅検出回路への入力配線の引き回しがノイズ源となる可能性を低減することができ、他の回路への影響を減じることが可能となる。

また、本発明では、オフセット用の入力電圧を出力するレギュレータ回路を設けることにより、電源電圧変動によらず一定のオフセットを出力電圧に与えることができる。

また、本発明では、オフセット用の入力電圧を出力するＤ／Ａ変換回路を設けることにより、電源電圧変動によらず一定のオフセットを出力電圧に与えることができる。

本発明の第１の実施の形態に係る振幅検出回路の構成を示すブロック図である。 本発明の第２の実施の形態に係る振幅検出回路の構成を示すブロック図である。 本発明の第２の実施の形態に係るピーク検出回路の構成を示す回路図である。 入力信号の振幅と、入力信号のピーク電圧と平均電圧の差分との関係を示す図である。 本発明の第３の実施の形態に係る振幅検出回路の構成を示すブロック図である。 本発明の第３の実施の形態に係る振幅検出回路における入力信号の振幅と出力電圧との関係を示す図である。 本発明の第４の実施の形態に係る振幅検出回路の構成を示すブロック図である。 本発明の第５の実施の形態に係る振幅検出回路の構成を示すブロック図である。 本発明の第６の実施の形態に係る振幅検出回路の構成を示すブロック図である。 本発明の第７の実施の形態に係る振幅検出回路の構成を示すブロック図である。 振幅検出回路の入出力特性に正のオフセットがある場合の問題点を説明する図である。 従来の振幅検出回路の構成を示すブロック図である。 オペアンプを用いた差分検出回路の構成を示す回路図である。 振幅検出回路の入出力特性に負のオフセットがある場合の問題点を説明する図である。

［発明の原理］
本発明では、入力信号のピーク電圧と平均値電圧との差から入力信号の振幅を検出する振幅検出回路において、オペアンプを用いた差動増幅回路を差分検出回路とすることで出力電圧範囲を広くすることができる。また、上記差動増幅回路にオフセットを加算する構成により、回路のバラつきがあっても入力信号に対する不感帯を無くすことができる。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る振幅検出回路の構成を示すブロック図である。本実施の形態の振幅検出回路は、差動信号ＩＰ，ＩＮのピーク電圧ＰＫを検出して出力するピーク検出回路１と、差動信号ＩＰ，ＩＮの両信号の平均電圧ＡＶを検出して出力する平均値検出回路２と、ピーク検出回路１の出力ＰＫと平均値検出回路２の出力ＡＶとの差に比例する信号を出力する差分検出回路３ａとから構成される。

ピーク検出回路１と平均値検出回路２については特許文献１に開示されているので、詳細な説明は省略する。
差分検出回路３ａは、オペアンプＡ１と、平均値検出回路２の出力ＡＶとオペアンプＡ１の反転入力端子との間に設けられる抵抗Ｒ１と、ピーク検出回路１の出力ＰＫとオペアンプＡ１の非反転入力端子との間に設けられる抵抗Ｒ２と、接地電圧（ＧＮＤ）とオペアンプＡ１の非反転入力端子との間に設けられる抵抗Ｒ３と、ＧＮＤとオペアンプＡ１の反転入力端子との間に設けられる抵抗Ｒ４と、オフセット用の入力電圧ＶｏｆとオペアンプＡ１の非反転入力端子との間に設けられる抵抗Ｒ５と、オペアンプＡ１の反転入力端子と出力端子との間に設けられるフィードバック抵抗Ｒｆとから構成される。

本実施の形態の差分検出回路３ａは、図１３に示した差分検出回路（差動増幅回路）に対して、オペアンプＡ１の反転入力端子とＧＮＤとを接続する抵抗Ｒ４を追加すると共に、オペアンプＡ１の非反転入力端子と入力電圧Ｖｏｆとを接続する抵抗Ｒ５を追加したものである。

図１３の差分検出回路では、オペアンプＡ１の非反転入力端子の電圧Ｖ₊は、式（１）のように入力電圧Ｖ２を抵抗Ｒ２，Ｒ３で分圧した電圧となる。

一方、抵抗Ｒ１に流れる電流Ｉ１は、オペアンプＡ１の反転入力端子の電圧Ｖ_-と入力電圧Ｖ１で決まり、その電流Ｉ１は全てフィードバック抵抗Ｒｆに流れる。したがって、図１３の抵抗Ｒ１に流れる電流Ｉ１と差分検出回路の出力電圧Ｖｏとは、以下のように表すことができる。

オペアンプＡ１の非反転入力端子と反転入力端子とは仮想接地しており同電位であることから、Ｒ１＝Ｒ２、Ｒ３＝Ｒｆとすれば、出力電圧Ｖｏは式（４）のようになる。つまり、図１３に示した従来の差分検出回路は、２つの入力電圧Ｖ２，Ｖ１の差を増幅して出力することになる。

ここで、さらに図１に示したようにオペアンプＡ１の反転入力端子とＧＮＤとを接続する抵抗Ｒ４を追加し、オペアンプＡ１の非反転入力端子と入力電圧Ｖｏｆとを接続する抵抗Ｒ５を追加すると、非反転入力端子の電圧Ｖ₊は、抵抗Ｒ２，Ｒ３，Ｒ５、入力電圧ＰＫ，Ｖｏｆを用いて以下のように表すことができる。

次に、図１の差分検出回路３ａの出力電圧Ｖｏは式（６）のように表すことができる。

オペアンプＡ１の非反転入力端子と反転入力端子とは仮想接地しており同電位であることから、Ｒ１＝Ｒ２、Ｒ３＝Ｒｆ、Ｒ４＝Ｒ５とすれば、出力電圧Ｖｏは式（７）のようになる。

つまり、本実施の形態の差分検出回路３ａは、２つの入力電圧ＰＫ，ＡＶの差を増幅し、この増幅結果に一定量のオフセット（Ｒｆ／Ｒ４）×Ｖｏｆを加算して出力することになる。したがって、差分検出回路３ａを備えた図１のような振幅検出回路において、出力電圧Ｖｏに加算するオフセットの量を適切に設定しておけば、回路のミスマッチ、バラつきによるオフセットを補償することができ、入力信号ＩＰ，ＩＮに対する不感帯を無くすことができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は本発明の第２の実施の形態に係る振幅検出回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の振幅検出回路に対して、ピーク検出回路１と平均値検出回路２の前段に、入力信号ＩＰ，ＩＮを増幅する増幅回路４を追加したものである。

特許文献１には、ピーク検出回路として２つのコレクタ接地（エミッタフォロア）の増幅器を基本とし、両方のトランジスタのエミッタにシャント容量を接続した構成が開示されている。具体的には、図３に示すように、ベースに信号ＩＰが入力され、コレクタが電源電圧ＶＣＣに接続されたトランジスタＱ１と、ベースに信号ＩＮが入力され、コレクタが電源電圧ＶＣＣに接続されたトランジスタＱ２と、一端がトランジスタＱ１，Ｑ２のエミッタ（ピーク検出回路の出力端子）に接続され、他端がＧＮＤに接続された容量Ｃ１とからなる構成が開示されている。このピーク検出回路では、入力信号ＩＰ，ＩＮの両者のピーク電圧を保持して出力する。つまり、出力ＰＫは理想的には次のピーク電圧が検出されるまで一定となる。容量Ｃ１から後段の回路に僅かに電流が流れ出るために、厳密にはＰＫには電圧の低下が生じるが、容量Ｃ１の値を十分に大きく設計することにより、ＰＫの電圧低下を実用上問題ない程度に抑圧することができる。

この図３に示したような構成を図１のピーク検出回路１として採用した場合、入力信号ＩＰ，ＩＮのピーク電圧ＰＫと平均電圧ＡＶとの差分（ＰＫ−ＡＶ）は、理想的には入力信号ＩＰ，ＩＮの振幅に比例するが、実際には図４に示すように、入力信号ＩＰ，ＩＮの振幅が小さくなるに従って、振幅との関係が比例関係から外れて、より小さな値を取ってしまう。

そこで、本実施の形態では、入力信号ＩＰ，ＩＮのピーク検出および平均値検出を行う前に入力信号ＩＰ，ＩＮを増幅することで、図４に示した特性のうち、入力信号ＩＰ，ＩＮの振幅が大きい領域を使うことができるので、入力信号ＩＰ，ＩＮの振幅に比例した差分（ＰＫ−ＡＶ）を得ることができ、結果として入力信号ＩＰ，ＩＮの振幅に比例した出力電圧Ｖｏを得ることができる。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図５は本発明の第３の実施の形態に係る振幅検出回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の振幅検出回路に対して、ピーク検出回路１と平均値検出回路２の前段に、入力信号ＩＰ，ＩＮを増幅する可変利得増幅回路５を追加したものである。

第２の実施の形態における、入力信号ＩＰ，ＩＮの振幅に対する出力電圧Ｖｏの利得は、増幅回路４の利得と、オペアンプＡ１を用いた差動増幅回路の利得とを足し合わせたものとなる。出力電圧Ｖｏの範囲はオペアンプＡ１の動作電圧で制限されるため、想定される入力信号ＩＰ，ＩＮの振幅の最大値に合わせて利得を最大化すればよい。

一方、入力振幅検出を信号断検出に用いることを考えると、無信号時の出力電圧Ｖｏと最小信号入力時の出力電圧Ｖｏの差分が大きい方が望ましい。そこで、本実施の形態のように、可変利得増幅回路５を設け、振幅検出回路の利得を切り替えることができるようにする。

本実施の形態の回路を入力信号ＩＰ，ＩＮの振幅検出を目的として使用する場合には、外部から印加する制御信号によって可変利得増幅回路５の利得を下げて低利得モードにし、入力信号ＩＰ，ＩＮの振幅と出力電圧Ｖｏとの関係を図６の６０で示すような特性にすることにより、入力信号ＩＰ，ＩＮの振幅が大きい場合でも出力電圧Ｖｏが飽和し難くなるので、入力信号ＩＰ，ＩＮの検出可能な振幅範囲を広くすることができる。

一方、信号断検出を目的として本実施の形態の回路を使用する場合には、制御信号によって可変利得増幅回路５の利得を上げて高利得モードにし、入力信号ＩＰ，ＩＮの振幅と出力電圧Ｖｏとの関係を図６の６１で示すような特性にすることにより、無信号時の出力電圧Ｖｏと最小信号入力時の出力電圧Ｖｏとの差を大きくすることができるので、信号断検出にとって望ましい入出力特性にすることができる。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図７は本発明の第４の実施の形態に係る振幅検出回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の振幅検出回路に対して、ピーク検出回路１と平均値検出回路２の前段に、ローパスフィルタ（ＬＰＦ）６を追加したものである。

例えば広帯域のベースバンド信号を扱う光通信で使用される回路の入力振幅を測定することを考える。そういった高速信号の経路はなるべく短くなるように設計され、各増幅段もなるべく近傍に配置するのが一般的な手段である。したがって、振幅検出回路は高速な主信号の経路からは外れた場所に配置せざるを得ない。同様にＡＧＣ（Auto Gain Control）回路、ＡＯＣ（Auto Offset Control）回路といった制御回路部も主信号経路とは外れた場所に配置されることが多い。図７の例では、高速な主信号ＩＰ，ＩＮの経路上に３個の増幅回路１０が近接して配置され、このような主信号ＩＰ，ＩＮの経路から外れた場所に第１の実施の形態で説明した振幅検出回路が設けられている。

単に主信号ＩＰ，ＩＮをバイパスして振幅検出回路に入力すると、高速な主信号ＩＰ，ＩＮを長い配線で引き回すことにつながり、その配線の引き回しがノイズ源となって他の回路の動作に影響することが考えられる。一方、平均値検出、ピーク検出においては一定の電圧値が得られれば良く、高速な動作は必要としない。

本実施の形態では、主信号ＩＰ，ＩＮの経路の近傍にＬＰＦ６を設け、ＬＰＦ６で低域ろ波した信号を振幅検出回路に入力するようにしたことにより、ＬＰＦ６と振幅検出回路との間の配線を伝わる信号が主信号ＩＰ，ＩＮよりも低い周波数領域の信号となるため、他の回路への影響を減ずることが可能となる。

なお、本実施の形態では、ＬＰＦ６を第１の実施の形態に適用しているが、第２、第３の実施の形態に適用してもよい。第２、第３の実施の形態に適用する場合には、増幅回路４または可変利得増幅回路５の前段にＬＰＦ６を設けるようにすればよい。

［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図８は本発明の第５の実施の形態に係る振幅検出回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の振幅検出回路において、入力電圧Ｖｏｆをレギュレータ回路７から出力するようにしたものである。

第１の実施の形態で述べたように、振幅検出回路の出力電圧Ｖｏにオフセットとして与えられる電圧は入力電圧Ｖｏｆに比例する。このため、電源電圧から抵抗分割などで入力電圧Ｖｏｆを生成する場合、出力電圧Ｖｏに与えるオフセットが電源電圧変動の影響を大きく受けてしまう。

これに対して、本実施の形態では、図８に示したようにレギュレータ回路７の出力をそのまま入力電圧Ｖｏｆとして与えるか、あるいはレギュレータ回路７の出力から抵抗分割などで入力電圧Ｖｏｆを生成することにより、電源電圧変動によらず一定のオフセットを振幅検出回路の出力電圧Ｖｏに与えることが可能である。
本実施の形態では、レギュレータ回路７を第１の実施の形態に適用しているが、第２〜第４の実施の形態に適用してもよいことは言うまでもない。

［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図９は本発明の第６の実施の形態に係る振幅検出回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の振幅検出回路において、入力電圧ＶｏｆをＤ／Ａ変換回路（ＤＡＣ）８から出力するようにしたものである。

第１の実施の形態で述べたように、振幅検出回路の出力電圧Ｖｏにオフセットとして与えられる電圧は入力電圧Ｖｏｆに比例する。本実施の形態では、入力電圧ＶｏｆをＤＡＣ８を介して制御することで、オフセット量を任意に変えることができる。したがって、回路のバラつきなどによるオフセット量を逆に補償することも可能となる。また、ＤＡＣ８の基準電圧をＧＮＤおよびレギュレータ回路９の出力とすることで、第５の実施の形態と同じく電源電圧変動の影響を減ずることができる。
本実施の形態では、ＤＡＣ８を第１の実施の形態に適用しているが、第２〜第４の実施の形態に適用してもよいことは言うまでもない。

［第７の実施の形態］
次に、本発明の第７の実施の形態について説明する。図１０は本発明の第７の実施の形態に係る振幅検出回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態の振幅検出回路は、ピーク検出回路１と、平均値検出回路２と、差分検出回路３ｂとから構成される。

第１〜第６の実施の形態の差分検出回路３ａでは、オペアンプＡ１の反転入力端子とＧＮＤとを抵抗Ｒ４を介して接続し、オペアンプＡ１の非反転入力端子と入力電圧Ｖｏｆとを抵抗Ｒ５を介して接続していたが、本実施の形態の差分検出回路３ｂは、オペアンプＡ１の反転入力端子と入力電圧Ｖｏｆとを抵抗Ｒ４を介して接続し、オペアンプＡ１の非反転入力端子とＧＮＤとを抵抗Ｒ５を介して接続するようにしたものである。Ｒ１＝Ｒ２、Ｒ３＝Ｒｆ、Ｒ４＝Ｒ５とすれば、出力電圧Ｖｏは式（８）のようになる。

振幅検出回路の出力電圧Ｖｏは、理想的には入力信号ＩＰ，ＩＮの振幅に比例した、図１１の実線１００で示すような電圧となる。しかし、回路のミスマッチ、バラつきなどにより、振幅検出回路の入出力特性に図１１の点線１０２で示すような正のオフセットがついた場合、入力信号ＩＰ，ＩＮの振幅が大きい側で不感帯が生じてしまう。

本実施の形態の差分検出回路３ｂは、２つの入力電圧ＰＫ，ＡＶの差を増幅し、この増幅結果から一定量のオフセット（Ｒｆ／Ｒ４）×Ｖｏｆを減算して出力するので、差分検出回路３ｂを備えた図１０のような振幅検出回路において、出力電圧Ｖｏから減算するオフセットの量を適切に設定しておけば、回路のミスマッチ、バラつきによるオフセットを補償することができ、入力信号ＩＰ，ＩＮに対する不感帯を無くすことができる。

なお、本実施の形態の振幅検出回路を第２〜第６の実施の形態に適用してもよい。第５の実施の形態に適用する場合には、オペアンプＡ１の反転入力端子に抵抗Ｒ４を介してレギュレータ回路７からの入力電圧Ｖｏｆを入力すればよい。第６の実施の形態に適用する場合には、オペアンプＡ１の反転入力端子に抵抗Ｒ４を介してＤＡＣ８からの入力電圧Ｖｏｆを入力すればよい。また、いずれか１つの実施の形態に適用するのではなく、第２〜第６の実施の形態で説明しているように、第２〜第６の実施の形態を適宜組み合わせて本実施の形態の振幅検出回路に適用してもよい。

本発明は、オペアンプを用いた差動増幅回路を差分検出回路として使用する振幅検出回路に適用することができる。

１…ピーク検出回路、２…平均値検出回路、３ａ，３ｂ…差分検出回路、４…増幅回路、５…可変利得増幅回路、６…ローパスフィルタ、７，９…レギュレータ回路、８…Ｄ／Ａ変換回路、１０…増幅回路、Ａ１…オペアンプ、Ｒ１〜Ｒ５…抵抗、Ｒｆ…フィードバック抵抗。

Claims (7)

1. 入力信号のピーク電圧を検出して出力するピーク検出回路と、
   前記入力信号の平均電圧を検出して出力する平均値検出回路と、
   前記ピーク検出回路の出力と前記平均値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、
   前記差分検出回路は、
   オペアンプと、
   前記平均値検出回路の出力と前記オペアンプの反転入力端子との間に設けられる第１の抵抗と、
   前記ピーク検出回路の出力と前記オペアンプの非反転入力端子との間に設けられる第２の抵抗と、
   前記オペアンプの反転入力端子と出力端子との間に設けられる第３の抵抗と、
   接地電圧と前記オペアンプの反転入力端子との間に設けられる第４の抵抗と、
   オフセット用の入力電圧と前記オペアンプの非反転入力端子との間に設けられる第５の抵抗とを備えることを特徴とする振幅検出回路。
2. 入力信号のピーク電圧を検出して出力するピーク検出回路と、
   前記入力信号の平均電圧を検出して出力する平均値検出回路と、
   前記ピーク検出回路の出力と前記平均値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、
   前記差分検出回路は、
   オペアンプと、
   前記平均値検出回路の出力と前記オペアンプの反転入力端子との間に設けられる第１の抵抗と、
   前記ピーク検出回路の出力と前記オペアンプの非反転入力端子との間に設けられる第２の抵抗と、
   前記オペアンプの反転入力端子と出力端子との間に設けられる第３の抵抗と、
   オフセット用の入力電圧と前記オペアンプの反転入力端子との間に設けられる第４の抵抗と、
   接地電圧と前記オペアンプの非反転入力端子との間に設けられる第５の抵抗とを備えることを特徴とする振幅検出回路。
3. 請求項１または２記載の振幅検出回路において、
   さらに、前記ピーク検出回路と前記平均値検出回路の前段に、前記入力信号を増幅する増幅回路を備えることを特徴とする振幅検出回路。
4. 請求項３記載の振幅検出回路において、
   前記増幅回路は、外部から利得の制御が可能な可変利得増幅回路であることを特徴とする振幅検出回路。
5. 請求項１乃至４のいずれか１項に記載の振幅検出回路において、
   さらに、前記ピーク検出回路と前記平均値検出回路の前段に、前記入力信号を低域ろ波するローパスフィルタを備えることを特徴とする振幅検出回路。
6. 請求項１乃至５のいずれか１項に記載の振幅検出回路において、
   さらに、前記オフセット用の入力電圧を出力するレギュレータ回路を備えることを特徴とする振幅検出回路。
7. 請求項１乃至５のいずれか１項に記載の振幅検出回路において、
   さらに、前記オフセット用の入力電圧を出力するＤ／Ａ変換回路を備えることを特徴とする振幅検出回路。

Images