JP6973353B2 - 線形増幅器 - Google Patents
線形増幅器 Download PDFInfo
- Publication number
- JP6973353B2 JP6973353B2 JP2018203543A JP2018203543A JP6973353B2 JP 6973353 B2 JP6973353 B2 JP 6973353B2 JP 2018203543 A JP2018203543 A JP 2018203543A JP 2018203543 A JP2018203543 A JP 2018203543A JP 6973353 B2 JP6973353 B2 JP 6973353B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output
- preamplifier
- amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 20
- 230000007423 decrease Effects 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 101150016601 INP2 gene Proteins 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
- H03G7/08—Volume compression or expansion in amplifiers having semiconductor devices incorporating negative feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/324—An amplitude modulator or demodulator being used in the amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/40—Combined gain and bias control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
本発明は、電気信号を線形増幅して出力する線形増幅器の回路構成に係り、特に増幅器の耐圧限界に近い大きな出力信号強度まで高い線形性を維持することが可能な線形増幅器に関するものである。
例えば光通信用の送信器に用いられる変調器ドライバ回路は、光送信器内の光変調器を駆動するために用いられ、送信する電気信号の振幅強度を光変調器の駆動が可能なレベルまで増幅する役割を果たす。一般的に変調器ドライバ回路は、光信号のシグナル−ノイズ比(S/N比)、シンボルレート、および多値度を高めるために、その出力信号に大きな信号強度、広い周波数帯域、および高い線形性を有することが望まれる。
従来の変調器ドライバの回路例を図14(A)に示し、変調器ドライバの入力振幅に対する出力振幅の応答例を図14(B)に示す。図14(A)に示すように、変調器ドライバはポストアンプ100からなる。
このような変調器ドライバにおいては、一般的に出力振幅が小さな領域では線形性が高く、リミット出力に近づくと非線形性が急激に強くなる。したがって、高い線形性を有した出力信号を得るためには、リミット出力よりも信号出力を下げた領域を用いる。例えば高い線形性を保つためにリミット出力の約70%の出力振幅領域で動作させる例が報告されている(非特許文献1参照)。
このような変調器ドライバにおいては、一般的に出力振幅が小さな領域では線形性が高く、リミット出力に近づくと非線形性が急激に強くなる。したがって、高い線形性を有した出力信号を得るためには、リミット出力よりも信号出力を下げた領域を用いる。例えば高い線形性を保つためにリミット出力の約70%の出力振幅領域で動作させる例が報告されている(非特許文献1参照)。
上記のように、必要な線形信号強度を担保するために、1.4倍程度(≒100/70)大きなリミット出力が可能な回路が必要である。大きな信号出力が可能な回路を実現するためには、より高い耐電圧を有するトランジスタが必要となるが、一般的にトランジスタの耐電圧性能と最大動作周波数性能とはトレードオフの関係が有るため、大きな信号強度と広い周波数帯域と高い線形性とを両立させることが可能な回路の実現が難しいという課題があった。
M.Nagatani et al.,"A 3-Vppd 730-mW Linear Driver IC Using InP HBT for Advanced Optical Modulations",2013 IEEE Compound Semiconductor Integrated Circuit Symposium
本発明は、上記課題を解決するためになされたもので、大きな耐電圧を有するトランジスタの使用を不要とし、大きな信号強度と広い周波数帯域と高い線形性とを両立させることができる線形増幅器を提供することを目的とする。
本発明の線形増幅器は、入力された電気信号を増幅するプリアンプと、このプリアンプの出力信号を増幅するポストアンプと、このポストアンプの出力信号の振幅を検出して、検出した振幅に応じた電圧を出力する振幅検出器と、この振幅検出器の出力電圧が参照電圧以下の場合、前記プリアンプのテール電流を一定値とし、前記振幅検出器の出力電圧が前記参照電圧より大きい場合、前記テール電流を減らして前記振幅検出器の出力電圧と前記参照電圧とが等しくなるように、前記プリアンプのテール電流源を制御する比較器とを備えることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記プリアンプのテール電流源は、エミッタ接地またはソース接地され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第1のトランジスタと、ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方に一定のバイアス電圧が入力され、ドレイン端子とソース端子のうちの他方が前記第1のトランジスタのベース端子またはゲート端子に接続された第2のトランジスタとから構成されることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記プリアンプのテール電流源は、ベース端子またはゲート端子に一定のバイアス電圧が入力され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第1のトランジスタと、ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方が前記第1のトランジスタのエミッタ端子またはソース端子に接続され、ドレイン端子とソース端子のうちの他方が接地された第2のトランジスタとから構成されることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記プリアンプのテール電流源は、ベース端子またはゲート端子に一定のバイアス電圧が入力され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第1のトランジスタと、ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方が前記第1のトランジスタのエミッタ端子またはソース端子に接続され、ドレイン端子とソース端子のうちの他方が接地された第2のトランジスタとから構成されることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記比較器は、反転入力端子に前記振幅検出器の出力電圧が入力され、非反転入力端子に前記参照電圧が入力されたオペアンプから構成されることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記比較器は、非反転入力端子に前記参照電圧が入力されたオペアンプと、一端が前記振幅検出器の出力端子に接続され、他端が前記オペアンプの反転入力端子に接続された抵抗と、一端が前記オペアンプの反転入力端子に接続され、他端が前記オペアンプの出力端子に接続された容量とから構成されることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記比較器は、非反転入力端子に前記参照電圧が入力されたオペアンプと、一端が前記振幅検出器の出力端子に接続され、他端が前記オペアンプの反転入力端子に接続された抵抗と、一端が前記オペアンプの反転入力端子に接続され、他端が前記オペアンプの出力端子に接続された容量とから構成されることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記ポストアンプは、カスコード型の差動アンプであることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記プリアンプは、ベース端子またはゲート端子に差動信号が入力され、増幅した差動信号をコレクタ端子またはドレイン端子から出力する差動構成の増幅トランジスタと、電源電圧と前記差動構成の増幅トランジスタのコレクタ端子またはドレイン端子との間に設けられた2つの負荷抵抗と、前記差動構成の増幅トランジスタに電流を供給する前記テール電流源とを少なくとも備えることを特徴とするものである。
また、本発明の線形増幅器の1構成例は、前記プリアンプの出力の直流電圧動作点が一定になるように、前記プリアンプの負荷抵抗から電流を引き抜くオートオフセット電圧コントロール回路をさらに備えることを特徴とするものである。
また、本発明の線形増幅器の1構成例において、前記プリアンプは、ベース端子またはゲート端子に差動信号が入力され、増幅した差動信号をコレクタ端子またはドレイン端子から出力する差動構成の増幅トランジスタと、電源電圧と前記差動構成の増幅トランジスタのコレクタ端子またはドレイン端子との間に設けられた2つの負荷抵抗と、前記差動構成の増幅トランジスタに電流を供給する前記テール電流源とを少なくとも備えることを特徴とするものである。
また、本発明の線形増幅器の1構成例は、前記プリアンプの出力の直流電圧動作点が一定になるように、前記プリアンプの負荷抵抗から電流を引き抜くオートオフセット電圧コントロール回路をさらに備えることを特徴とするものである。
本発明によれば、振幅検出器と比較器とを設けることにより、線形増幅器においてリミット出力までを考慮した大きな耐電圧を有するトランジスタの使用を不要とし、大きな信号強度と広い周波数帯域と高い線形性とを両立させることができる。
[第1の実施例]
以下、本発明の実施例について図面を参照して説明する。図1は本発明の第1の実施例に係る線形増幅器の構成例を示すブロック図である。線形増幅器は、図示しない光変調器を駆動するための電気信号(差動信号)を増幅するプリアンプ1と、プリアンプ1の出力信号を増幅するポストアンプ2と、ポストアンプ2の出力信号の振幅を検出して、検出した振幅に応じた電圧を出力する振幅検出器3と、振幅検出器3の出力電圧が参照電圧以下の場合、プリアンプ1のテール電流を一定値とし、振幅検出器3の出力電圧が参照電圧より大きい場合、テール電流を減らして振幅検出器3の出力電圧と参照電圧とが等しくなるように、プリアンプ1のテール電流源10を制御する比較器4とを備えている。
以下、本発明の実施例について図面を参照して説明する。図1は本発明の第1の実施例に係る線形増幅器の構成例を示すブロック図である。線形増幅器は、図示しない光変調器を駆動するための電気信号(差動信号)を増幅するプリアンプ1と、プリアンプ1の出力信号を増幅するポストアンプ2と、ポストアンプ2の出力信号の振幅を検出して、検出した振幅に応じた電圧を出力する振幅検出器3と、振幅検出器3の出力電圧が参照電圧以下の場合、プリアンプ1のテール電流を一定値とし、振幅検出器3の出力電圧が参照電圧より大きい場合、テール電流を減らして振幅検出器3の出力電圧と参照電圧とが等しくなるように、プリアンプ1のテール電流源10を制御する比較器4とを備えている。
本実施例では、振幅検出器3は、ポストアンプ2の出力振幅を検出する。比較器4は、振幅検出器3から出力された検出電圧Vdtを参照電圧Vrefと比較し、Vdt>Vref、すなわち検出電圧Vdtが参照電圧Vrefより大きい場合、プリアンプ1に流れる電流を低減して、Vdt≒Vref、すなわち検出電圧Vdtと参照電圧Vrefとが概ね等しくなるように、テール電流源10を制御する。
比較器4およびテール電流源10の具体的な構成例を図2、図3に示す。図2、図3の例では、比較器4としてオペアンプA40を用いている。また、図2の例では、テール電流源10を、コレクタ端子がプリアンプ1の増幅トランジスタ(不図示)に接続され、エミッタ端子が接地されたバイポーラトランジスタ(以下、トランジスタとする)Q100と、ゲート端子が比較器4の出力端子に接続され、ドレイン端子とソース端子のうちの一方に一定のバイアス電圧Vbias10が入力され、ドレイン端子とソース端子のうちの他方がトランジスタQ100のベース端子に接続された電界効果トランジスタ(以下、FETとする)Q101とから構成している。
一方、図3の例では、テール電流源10を、ベース端子に一定のバイアス電圧Vbias10が入力され、コレクタ端子がプリアンプ1の増幅トランジスタ(不図示)に接続されたトランジスタQ102と、ゲート端子が比較器4の出力端子に接続され、ドレイン端子とソース端子のうちの一方がトランジスタQ102のエミッタ端子に接続され、ドレイン端子とソース端子のうちの他方が接地されたFETQ103とから構成している。
振幅検出器3としては、ポストアンプ2の出力振幅が増加すれば出力電圧Vdtが増加するタイプの振幅検出器3であれば良い。振幅検出器3の検出電圧Vdtが参照電圧Vrefよりも小さくなるような振幅の差動信号がポストアンプ2から出力されている場合、比較器4からはHigh電圧(最大出力電圧)が常に出力され、FETQ101,Q103のドレイン−ソース間の抵抗値は小さな値となり、プリアンプ1に流れる電流が大きい状態が維持される。
一方で、プリアンプ1に入力される差動信号の振幅が増加し、振幅検出器3の出力電圧Vdtが参照電圧Vrefを超えると、比較器4の出力電圧が低下し、プリアンプ1を流れる電流が減少する。そのため、プリアンプ1の利得が低下し、ポストアンプ2の出力振幅は低下する。ここで、比較器4を構成するオペアンプA40の利得が充分大きければ、Vdt≒Vrefとなるまでポストアンプ2の出力振幅は低下する。
すなわち、本実施例の線形増幅器では、振幅検出器3の出力電圧Vdtが参照電圧Vref以下となるような出力振幅範囲では、オペアンプA40からはHigh電圧が出力され続け、プリアンプ1には予め定められた一定の電流が流れ続け、プリアンプ1およびポストアンプ2は一定の利得Aを有する増幅器として機能する。この場合、プリアンプ1に入力される差動信号の入力振幅をVin、ポストアンプ2から出力される差動信号の出力振幅をVoutとすると、Vin×A≒Voutが成り立つ。
ここで、振幅検出器3からの出力電圧Vdtが参照電圧Vrefと同程度になるときの出力振幅VoutをVout_limitと定める。Vin×A>Vout_limitとなる差動信号がプリアンプ1に入力されると、プリアンプ1を流れる電流が減少し、ポストアンプ2から出力される差動信号の振幅はVout_limit程度に維持される。
Vout_limitがポストアンプ2で必要な線形性が保てる出力振幅程度になるように参照電圧Vrefの値を設定することで、本実施例の線形増幅器では、ポストアンプ2において、図14(B)に示したリミット出力までの動作を想定する必要が無くなる。したがって、本実施例では、出力振幅がVout_limit以下のときにポストアンプ2の各トランジスタが耐電圧の範囲内で動作するように設計すれば良く、例えばポストアンプ2において回路構成やトランジスタパラメタ、材料が同じ条件化において、従来よりも大きな線形出力強度を実現できる。
図4は本実施例のプリアンプ1の構成例を示す回路図、図5は本実施例のポストアンプ2の構成例を示す回路図である。プリアンプ1は、ベース端子に一定のバイアス電圧Vbias11(Vbias11>Vbias10)が入力されたトランジスタQ10,Q11と、ベース端子が線形増幅器の信号入力端子INP,INN(プリアンプ1の信号入力端子)に接続され、コレクタ端子がトランジスタQ10,Q11のエミッタ端子に接続された増幅トランジスタQ12,Q13と、コレクタ端子がトランジスタQ12,Q13のエミッタ端子に接続されたトランジスタQ14,Q15と、ゲート端子が比較器4の出力端子に接続され、ドレイン端子に一定のバイアス電圧Vbias10が入力され、ソース端子がトランジスタQ14,Q15のベース端子に接続されたFETQ16と、ベース端子がトランジスタQ11,Q10のコレクタ端子に接続され、エミッタ端子がプリアンプ1の信号出力端子OUTP1,OUTN1に接続されたトランジスタQ17,18と、一端が電源電圧VCCに接続され、他端がトランジスタQ10,Q11のコレクタ端子に接続された抵抗R10,R11(負荷抵抗)と、一端がトランジスタQ12のエミッタ端子およびトランジスタQ14のコレクタ端子に接続され、他端がトランジスタQ13のエミッタ端子およびトランジスタQ15のコレクタ端子に接続された抵抗R12と、一端がトランジスタQ14,Q15のエミッタ端子に接続され、他端が接地された抵抗R13,R14と、一端がトランジスタQ17,Q18のエミッタ端子に接続され、他端が接地された電流源IS10,IS11とから構成される。
トランジスタQ14,Q15とFET16と抵抗R13,R14とは、テール電流源10を構成している。トランジスタQ14,Q15は図2のトランジスタQ100に相当し、FET16は図2のFETQ101に相当する。
なお、Q16を取り除いて、トランジスタQ14,Q15のベース端子にバイアス電圧Vbias10を入力し、抵抗R13,R14の代わりにトランジスタQ14,Q15のエミッタ端子と接地電圧との間に、図3に示したFETQ103を設けるようにしてもよい。
ポストアンプ2は、ベース端子に一定のバイアス電圧Vbias20が入力され、コレクタ端子が線形増幅器の信号出力端子OUTP,OUTN(ポストアンプ2の信号出力端子)に接続されたトランジスタQ20,Q21と、ベース端子がポストアンプ2の信号入力端子INP2,INN2に接続され、コレクタ端子がトランジスタQ20,Q21のエミッタ端子に接続された増幅トランジスタQ22,Q23と、一端が電源電圧VCCに接続され、他端がトランジスタQ20,Q21のコレクタ端子に接続された抵抗R20,R21と、一端がトランジスタQ22のエミッタ端子に接続され、他端がトランジスタQ23のエミッタ端子に接続された抵抗R22と、一端がトランジスタQ22,Q23のエミッタ端子に接続され、他端が接地された電流源IS20,IS21とから構成される。
プリアンプ1はテール電流源10を備えたカスコード型の差動アンプであり、同様にポストアンプ2はテール電流源(電流源IS20,IS21)を備えたカスコード型の差動アンプである。プリアンプ1については、出力信号の直流動作点をポストアンプ2の信号入力端子INP2,INN2で許容できる電圧範囲に落とすためのエミッタフォロワ(トランジスタQ17,Q18と電流源IS10,IS11)を備えている。
プリアンプ1、ポストアンプ2でそれぞれ信号増幅を行うため、回路内で最も大きな振幅の信号を扱うのはポストアンプ2の信号出力端子OUTP,OUTNである。そのため、それらの端子OUTP,OUTNに接続されるトランジスタQ20,Q21の耐電圧が、大きな信号振幅を出力させる上での律速要因となる。また、高速動作向けのバイポーラトランジスタでは、一般的にコレクタ−エミッタ間の耐電圧がコレクタ−ベース間の耐電圧やエミッタ−ベース間の耐電圧より小さくなる。
単に出力信号の振幅を低減させるためであれば、比較器4の出力によって制御する電流源をポストアンプ2の電流源としても良いが、ポストアンプ2の電流源の電流値を低下させると、ポストアンプ2の信号出力端子OUTP,OUTNの直流動作点が高くなり、トランジスタQ20,Q21のコレクタ電位が上昇する。トランジスタQ20,Q21のエミッタ端子電位は、ベース端子に印加される電位から閾値とオーバードライブ電圧の分だけ低下した電位となる。このため、ポストアンプ2の電流源の電流が減ることによって、僅かにエミッタ端子電位は上昇するものの、実際はコレクタ電位の上昇分が支配的であるために、トランジスタQ20,Q21のコレクタ−エミッタ間電圧は上昇する方向、すなわちトランジスタQ20,Q21の耐電圧を超えてしまう方向に変動する。
本実施例では、ポストアンプ2の信号出力端子OUTP,OUTNの直流動作点を一定に保ちながら出力振幅を抑制することが重要であり、そのためにプリアンプ1のテール電流源10を制御している。なお、本実施例では、ポストアンプ2の直前に接続されるプリアンプ1のテール電流源10を制御する例について説明しているが、更にプリアンプ1の前段にもアンプが備わる場合、その前段アンプの電流源を比較器4の出力で制御することも可能である。
また、電流源を制御する以外にもプリアンプの利得を低下させる回路機構は存在するが、その多くがプリアンプ内の信号線のどこかにトランジスタ等の素子を余分に接続することが必要であり、このような素子の寄生容量成分によってアンプ全体の信号通過帯域が劣化する。
本実施例のように、プリアンプ1のテール電流源10を構成するトランジスタ(Q14,Q15,Q100,Q102)のベース端子あるいはエミッタ端子に可変抵抗の役割をなすFET(Q16,Q101,Q103)を挿入する方法であれば、図2〜図4のいずれの例であっても信号が通過する配線ではなく、直流のバイアス電位やGND電位を与える端子にFETを追加していることになるため、追加したFETの寄生容量成分によって、線形増幅器全体の信号通過帯域が劣化することはない。
また、図4や図5の例では、カスコード型の差動アンプの例を示したが、本実施例ではプリアンプ1に、比較器4出力によって制御されるテール電流源が備わっていれば良く、図4や図5の例に限らず、通常の差動アンプなどの回路にも本発明を適用できることは明らかである。
図6に、差動信号の振幅を検出する振幅検出器3の一例を示す。振幅検出器3は、ベース端子が振幅検出器3の信号入力端子INP3,INN3(線形増幅器の信号出力端子OUTP,OUTN)に接続され、コレクタ端子が電源電圧VCCに接続されたトランジスタQ30,Q31と、コレクタ端子が電源電圧VCCに接続されたトランジスタQ32,Q33と、オペアンプA30と、一端が信号入力端子INP3に接続され、他端がトランジスタQ32,Q33のベース端子に接続された抵抗R30と、一端が信号入力端子INN3に接続され、他端がトランジスタQ32,Q33のベース端子に接続された抵抗R31と、一端がトランジスタQ30,Q31のエミッタ端子に接続され、他端が電源電圧VEE(接地電圧)に接続された抵抗R32と、一端がトランジスタQ32,Q33のエミッタ端子に接続され、他端が電源電圧VEEに接続された抵抗R33と、一端がトランジスタQ30,Q31のエミッタ端子に接続され、他端がオペアンプA30の反転入力端子に接続された抵抗R34と、一端がトランジスタQ32,Q33のエミッタ端子に接続され、他端がオペアンプA30の非反転入力端子に接続された抵抗R35と、一端がオペアンプA30の反転入力端子に接続され、他端が電源電圧VEEに接続された抵抗R36と、一端がオペアンプA30の非反転入力端子に接続され、他端がオペアンプA30の出力端子に接続された抵抗R37と、一端がトランジスタQ30,Q31のエミッタ端子に接続され、他端が電源電圧VEEに接続された容量C30とから構成される。
図6では、トランジスタQ30〜Q33を全て同じサイズに設定し、抵抗R30,R31を同じ抵抗値に設定し、R32,R33を同じ抵抗値に設定する。トランジスタQ30,31のエミッタ端子の接続点であるX端子には、トランジスタQ30,Q31と抵抗R32と容量C30とによって、信号入力端子INP3,INN3に入力された差動信号をピークホールドした信号が出力される。
一方、信号入力端子INP3,INN3に入力された差動信号の平均電圧が抵抗R30,R31によって検出される。そして、トランジスタQ32,33のエミッタ端子の接続点であるY端子には、トランジスタQ32,Q33と抵抗R33とによって、前記平均電圧の直流動作点を端子Xと揃えた信号が出力される。
振幅検出器3の出力電圧Vdtは、端子Xと端子Yの差信号を、オペアンプA30および抵抗R34〜R37によって構成される差動増幅器によって所望の利得で増幅した電圧である。図6に示す回路例では、信号入力端子INP3,INN3に入力される信号の差動振幅が大きいほど、高い出力電圧Vdtが出力され、信号入力端子INP3,INN3に入力される信号の差動振幅がゼロの場合には、端子X,Yが同電位となるため、低い出力電圧Vdtが出力される。
したがって、ポストアンプ2の出力信号の振幅Vout(=振幅検出器3の入力信号の振幅)が増加すれば出力電圧Vdtが増加するタイプの振幅検出器3が実現できる。
なお、本実施例では、図6で示した回路例の動作を説明したが、前述したとおりポストアンプ2の出力信号の振幅Voutが増加すれば出力電圧Vdtが増加するタイプの振幅検出器3であれば良く、振幅検出器3の構成は図6に示す例に限らない。
なお、本実施例では、図6で示した回路例の動作を説明したが、前述したとおりポストアンプ2の出力信号の振幅Voutが増加すれば出力電圧Vdtが増加するタイプの振幅検出器3であれば良く、振幅検出器3の構成は図6に示す例に限らない。
また、本実施例の説明では、電流源や差動増幅用のトランジスタを全てバイポーラトランジスタとした例で説明したが、FETを用いた回路でも同様の効果が得られることは明らかである。
[第2の実施例]
次に、本発明の第2の実施例について説明する。図7は本実施例に係る線形増幅器の構成例を示すブロック図、図8は本実施例に係る線形増幅器の別の構成例を示すブロック図であり、図1〜図3と同一の構成には同一の符号を付してある。
本実施例と第1の実施例との違いは、振幅検出器3の出力端子と比較器4aの入力端子(オペアンプA40の反転入力端子)との間に直列に抵抗R40を挿入し、オペアンプA40の反転入力端子と出力端子との間に容量C40を追加して、比較器4aをいわゆる積分器で構成している点である。
次に、本発明の第2の実施例について説明する。図7は本実施例に係る線形増幅器の構成例を示すブロック図、図8は本実施例に係る線形増幅器の別の構成例を示すブロック図であり、図1〜図3と同一の構成には同一の符号を付してある。
本実施例と第1の実施例との違いは、振幅検出器3の出力端子と比較器4aの入力端子(オペアンプA40の反転入力端子)との間に直列に抵抗R40を挿入し、オペアンプA40の反転入力端子と出力端子との間に容量C40を追加して、比較器4aをいわゆる積分器で構成している点である。
本発明では、ポストアンプ2の出力信号の振幅を検出する過程や、プリアンプ1の電流値を変化させてからポストアンプ2の出力信号の振幅が実際に変化するまでの過程に一定の遅延時間が発生する。第1の実施例の比較器4を構成するオペアンプA40の応答速度が上記遅延時間の総和に比べて速い場合、振幅検出器3の出力電圧Vdtが参照電圧Vrefを超えたことを比較器4が検知してから実際に振幅検出器3の出力電圧Vdtが参照電圧Vrefよりも低い値になるまでの間、比較器4の出力を下げ続けてしまい、その結果プリアンプ1の電流やポストアンプ2の出力振幅Voutが過度に低下してしまう。
その後、振幅検出器3の出力電圧Vdtが参照電圧Vrefより低くなったことを比較器4が検知し、比較器4の出力が上がるものの、振幅検出器3の出力電圧Vdtが参照電圧Vrefより低くなったことを比較器4が検知してから実際に振幅検出器3の出力電圧Vdtが参照電圧Vrefに到達するまでの間、比較器4の出力を上げ続けてしまい、プリアンプ1の電流やポストアンプ2の出力振幅Voutが過度に上昇してしまう現象が発生する。そして、出力振幅Voutの過度の低下と過度の上昇とが交互に発生して、線形増幅器の動作が不安定な状態に陥ってしまう危険性がある。このような不安定な状態に陥ると、過度に出力振幅Voutが上昇してしまう時間の間、ポストアンプ2の信号出力端子OUTP,OUTNに接続されるトランジスタQ20,Q21等が耐電圧を超えてしまう恐れがあるため、本発明の効果が充分に得られない可能性も生じる。
このため、本発明では、比較器の応答速度を、ポストアンプ2の出力信号の振幅を検出する過程や、プリアンプ1の電流値を変化させてからポストアンプ2の出力信号の振幅が実際に変化するまでの過程に費やされる遅延時間よりも低速に設定することが望ましい。
本実施例の積分器で構成される比較器4aは、オペアンプA40のミラー効果により容量C40をオペアンプA40の利得倍した容量値と、抵抗R40とから構成されるローパスフィルタの特性を有するため、小型かつ低速で動作する比較器を実現することが可能であり、線形増幅器をより安定的に動作させることが可能となる。
図7に示した本実施例の線形増幅器および従来の線形増幅器の入力振幅Vinに対する出力振幅Voutの特性を回路シミュレーションにより計算した結果を図9に示し、出力振幅Voutに対するTHD(全高調波歪)の特性を回路シミュレーションにより計算した結果を図10に示す。図9の200は従来の線形増幅器の入力振幅Vinに対する出力振幅Voutの特性を示し、201は本実施例の線形増幅器の入力振幅Vinに対する出力振幅Voutの特性を示している。また、図10の202は従来の線形増幅器の出力振幅Voutに対するTHDの特性を示し、203は本実施例の線形増幅器の出力振幅Voutに対するTHDの特性を示している。
ここでは、プリアンプ1とポストアンプ2と振幅検出器3と比較器4aとを構成する各トランジスタのパラメタとして、90nm世代のSiGe BiCMOSプロセスのパラメタを使用し、信号入力端子INP,INNに入力する差動信号として差動振幅150mVpp〜850mVppの1GHz正弦波信号を用いた。参照電圧Vrefは、ポストアンプ2の出力振幅Voutが2.25Vppのときの振幅検出器3の出力電圧Vdtに合わせて印加した。
なお、従来の線形増幅器については、図7の構成から比較器4aとFETQ101とを取り除き、プリアンプ1の電流源を構成するトランジスタQ100のベース端子に直接バイアス電圧Vbias10を印加し、ポストアンプ2のリミット出力が2.25Vpp程度になるようにポストアンプ2の電流値を調整した以外は、本実施例で提案した回路と同じ回路構成およびパラメタを用いた。
図9より、本実施例の線形増幅器は、出力振幅Voutの上限値を従来の線形増幅器と同程度に維持しながら、従来の線形増幅器よりも広範囲で線形動作(出力振幅Voutが入力振幅Vinに概ね比例)していることが確認できる。また、図10より、本実施例の線形増幅器は、1GHzの正弦波応答について従来の線形増幅器よりもTHDが広い範囲で優れており、例えば出力振幅Voutが2.2Vppの点で比較すると、従来の線形増幅器ではTHD≒9%であるのに対し、本実施例ではTHD≒2.3%であり、約4倍優れた線形性を実現できていることが分かる。
[第3の実施例]
次に、本発明の第3の実施例について説明する。図11は本実施例に係る線形増幅器の構成例を示すブロック図であり、図1〜図3、図7、図8と同一の構成には同一の符号を付してある。
本実施例と第1、第2の実施例との違いは、プリアンプ1の出力の直流電圧動作点が一定になるように、プリアンプ1の負荷抵抗から電流を引き抜くオートオフセット電圧コントロール回路(Automatic Offset Control、以下AOCとする)回路5を備える点である。
次に、本発明の第3の実施例について説明する。図11は本実施例に係る線形増幅器の構成例を示すブロック図であり、図1〜図3、図7、図8と同一の構成には同一の符号を付してある。
本実施例と第1、第2の実施例との違いは、プリアンプ1の出力の直流電圧動作点が一定になるように、プリアンプ1の負荷抵抗から電流を引き抜くオートオフセット電圧コントロール回路(Automatic Offset Control、以下AOCとする)回路5を備える点である。
前述したとおり、本発明では、ポストアンプ2の出力振幅Voutが所望の値以上に大きくなることを避けるためにプリアンプ1の電流を減らす方法を提案している。プリアンプ1を一般的な差動アンプで構成した場合、プリアンプ1の電流値が減ると、その出力端子の直流電圧動作点が変化する。例えば図4に示したプリアンプ1の場合、テール電流源10の電流値を減らすと、プリアンプ1の信号出力端子OUTP1,OUTN1の直流電圧動作点が上昇する。
図5に示したポストアンプ2を想定する場合、トランジスタQ22,Q23においてベース−コレクタ間のPN接合がON状態に入り、大電流が流れるレベルまで、プリアンプ1の信号出力端子OUTP1,OUTN1(ポストアンプ2の信号入力端子INP2,INN2))の直流動作点が上昇してしまうと、トランジスタQ22,Q23のベース端子を破壊してしまう恐れがある。
本実施例では、プリアンプ1の出力の直流電圧動作変動を抑制するAOC回路5を備えることで、プリアンプ1の電流を減らした場合においてもプリアンプ1の出力の直流電圧動作点を一定に保つことができ、直流電圧動作点の上昇によってポストアンプ2のトランジスタQ22,Q23が破壊される可能性を低減することができる。
本実施例のプリアンプ1とAOC回路5の回路例を図12に示す。プリアンプ1は、ベース端子が線形増幅器の信号入力端子INP,INN(プリアンプ1の信号入力端子)に接続された増幅トランジスタQ12,Q13と、コレクタ端子がトランジスタQ12,Q13のエミッタ端子に接続されたトランジスタQ14,Q15と、ゲート端子が比較器4の出力端子に接続され、ドレイン端子にバイアス電圧Vbias10が入力され、ソース端子がトランジスタQ14,Q15のベース端子に接続されたFETQ16と、ベース端子がトランジスタQ13,Q12のコレクタ端子に接続され、エミッタ端子がプリアンプ1の信号出力端子OUTP1,OUTN1に接続されたトランジスタQ17,18と、一端が電源電圧VCCに接続され、他端がトランジスタQ12,Q13のコレクタ端子に接続された抵抗R10,R11と、一端がトランジスタQ12のエミッタ端子およびトランジスタQ14のコレクタ端子に接続され、他端がトランジスタQ13のエミッタ端子およびトランジスタQ15のコレクタ端子に接続された抵抗R12と、一端がトランジスタQ14,Q15のエミッタ端子に接続され、他端が接地された抵抗R13,R14と、一端がトランジスタQ17,Q18のエミッタ端子に接続され、他端が接地された電流源IS10,IS11とから構成される。
なお、図12の例では、図4のトランジスタQ10,Q11を省いた構成を示しているが、図4と同様にトランジスタQ10,Q11を設けるようにしてもよい。また、第1、第2の実施例において、図12に示した構成のプリアンプ1を用いてもよい。
AOC回路5は、反転入力端子に参照電圧Vref2が入力されたオペアンプA50と、ベース端子がオペアンプA50の出力端子に接続され、コレクタ端子がトランジスタQ13のコレクタ端子およびトランジスタQ17のベース端子に接続されたトランジスタQ50と、ベース端子がオペアンプA50の出力端子に接続され、コレクタ端子がトランジスタQ12のコレクタ端子およびトランジスタQ18のベース端子に接続されたトランジスタQ51と、一端がプリアンプ1の信号出力端子OUTP1に接続された抵抗R50と、一端がプリアンプ1の信号出力端子OUTN1に接続された抵抗R51と、一端が抵抗R50,R51の他端に接続され、他端がオペアンプA50の非反転入力端子に接続された抵抗R52と、一端がオペアンプA50の非反転入力端子に接続され、他端がオペアンプA50の出力端子に接続された容量C50とから構成される。
本実施例では、プリアンプ1の信号出力端子OUTP1,OUTN1間に備わる抵抗R50,R51によって抽出されたプリアンプ1の出力のコモンモード電位と、参照電圧Vref2とをオペアンプA50に入力し、オペアンプA50の出力をトランジスタQ50,Q51のベース端子に接続する。このような構成により、プリアンプ1の出力のコモンモード電位と参照電圧Vref2とが概ね等しくなるようにトランジスタQ50,Q51に流れる電流値が制御される。
こうして、本実施例では、プリアンプ1を構成する差動アンプに流れる電流が増減し、プリアンプ1の利得の増減が生じた際にも、プリアンプ1の信号出力端子OUTP1,OUTN1のコモンモード電位を常に一定に維持することができる。
また、本実施例のようにプリアンプ1の信号出力端子OUTP1,OUTN1の直流動作点が一定に維持できることによって、例えば図13に示すようなテール電流源が無い差動アンプをポストアンプ2として用いてもよい。図13に示すポストアンプ2は、図5に示した回路において電流源IS20,IS21の代わりに、抵抗R23,R24を設けたものである。
本実施例によれば、プリアンプ1を構成する差動アンプに流れる電流が増減し、プリアンプ1の利得の増減が生じた際にも、ポストアンプ2を構成するトランジスタQ22,Q23に流れる直流電流を一定に保つことができる。図13の構成では、テール電流源が不要になる分、図5に示したポストアンプ2の構成よりも、電源電圧VCCを低い値に設定し易く、結果として低電力動作が実現し易いという利点もある。
なお、本実施例では、第2の実施例にAOC回路5を適用した例で説明しているが、第1の実施例にAOC回路5を適用してもよい。
なお、本実施例では、第2の実施例にAOC回路5を適用した例で説明しているが、第1の実施例にAOC回路5を適用してもよい。
また、第1の実施例で説明したとおり、第1〜第3の実施例では、バイポーラトランジスタをFETに置き換えてもよい。この場合には、第1〜第3の実施例で説明したベース端子をゲート端子に置き換え、エミッタ端子をソース端子に置き換え、コレクタ端子をドレイン端子に置き換えるようにすればよい。
本発明は、増幅器に適用することができる。
1…プリアンプ、2…ポストアンプ、3…振幅検出器、4,4a…比較器、5…AOC回路、10…テール電流源、A30,A40,A50…オペアンプ、Q10〜Q18,Q20〜Q23,Q30〜Q33,Q50,Q51,Q100〜Q103…トランジスタ、R10〜R14,R20〜R24,R30〜R37,R40,R50〜R52…抵抗、C30,C40,C50…容量、IS10,IS11,IS20,IS21…電流源。
Claims (8)
- 入力された電気信号を増幅するプリアンプと、
このプリアンプの出力信号を増幅するポストアンプと、
このポストアンプの出力信号の振幅を検出して、検出した振幅に応じた電圧を出力する振幅検出器と、
この振幅検出器の出力電圧が参照電圧以下の場合、前記プリアンプのテール電流を一定値とし、前記振幅検出器の出力電圧が前記参照電圧より大きい場合、前記テール電流を減らして前記振幅検出器の出力電圧と前記参照電圧とが等しくなるように、前記プリアンプのテール電流源を制御する比較器とを備えることを特徴とする線形増幅器。 - 請求項1記載の線形増幅器において、
前記プリアンプのテール電流源は、
エミッタ接地またはソース接地され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第1のトランジスタと、
ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方に一定のバイアス電圧が入力され、ドレイン端子とソース端子のうちの他方が前記第1のトランジスタのベース端子またはゲート端子に接続された第2のトランジスタとから構成されることを特徴とする線形増幅器。 - 請求項1記載の線形増幅器において、
前記プリアンプのテール電流源は、
ベース端子またはゲート端子に一定のバイアス電圧が入力され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第1のトランジスタと、
ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方が前記第1のトランジスタのエミッタ端子またはソース端子に接続され、ドレイン端子とソース端子のうちの他方が接地された第2のトランジスタとから構成されることを特徴とする線形増幅器。 - 請求項1乃至3のいずれか1項に記載の線形増幅器において、
前記比較器は、反転入力端子に前記振幅検出器の出力電圧が入力され、非反転入力端子に前記参照電圧が入力されたオペアンプから構成されることを特徴とする線形増幅器。 - 請求項1乃至3のいずれか1項に記載の線形増幅器において、
前記比較器は、
非反転入力端子に前記参照電圧が入力されたオペアンプと、
一端が前記振幅検出器の出力端子に接続され、他端が前記オペアンプの反転入力端子に接続された抵抗と、
一端が前記オペアンプの反転入力端子に接続され、他端が前記オペアンプの出力端子に接続された容量とから構成されることを特徴とする線形増幅器。 - 請求項1乃至5のいずれか1項に記載の線形増幅器において、
前記ポストアンプは、カスコード型の差動アンプであることを特徴とする線形増幅器。 - 請求項1乃至6のいずれか1項に記載の線形増幅器において、
前記プリアンプは、
ベース端子またはゲート端子に差動信号が入力され、増幅した差動信号をコレクタ端子またはドレイン端子から出力する差動構成の増幅トランジスタと、
電源電圧と前記差動構成の増幅トランジスタのコレクタ端子またはドレイン端子との間に設けられた2つの負荷抵抗と、
前記差動構成の増幅トランジスタに電流を供給する前記テール電流源とを少なくとも備えることを特徴とする線形増幅器。 - 請求項7記載の線形増幅器において、
前記プリアンプの出力の直流電圧動作点が一定になるように、前記プリアンプの負荷抵抗から電流を引き抜くオートオフセット電圧コントロール回路をさらに備えることを特徴とする線形増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018203543A JP6973353B2 (ja) | 2018-10-30 | 2018-10-30 | 線形増幅器 |
PCT/JP2019/040628 WO2020090466A1 (ja) | 2018-10-30 | 2019-10-16 | 線形増幅器 |
US17/284,240 US11323084B2 (en) | 2018-10-30 | 2019-10-16 | Linear amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018203543A JP6973353B2 (ja) | 2018-10-30 | 2018-10-30 | 線形増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020072321A JP2020072321A (ja) | 2020-05-07 |
JP6973353B2 true JP6973353B2 (ja) | 2021-11-24 |
Family
ID=70462380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018203543A Active JP6973353B2 (ja) | 2018-10-30 | 2018-10-30 | 線形増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11323084B2 (ja) |
JP (1) | JP6973353B2 (ja) |
WO (1) | WO2020090466A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022018825A1 (ja) * | 2020-07-21 | 2022-01-27 | 日本電信電話株式会社 | ドライバ回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10126349A (ja) * | 1996-10-14 | 1998-05-15 | Nec Eng Ltd | バースト光受信回路 |
US7692489B2 (en) * | 2004-12-16 | 2010-04-06 | Analog Devices, Inc. | Differential two-stage miller compensated amplifier system with capacitive level shifting |
JP2007150434A (ja) * | 2005-11-24 | 2007-06-14 | Sharp Corp | アナログ増幅器およびそれを用いた送受信装置 |
JP6585828B2 (ja) * | 2016-03-31 | 2019-10-02 | 日本電信電話株式会社 | ドライバ回路および光送信器 |
-
2018
- 2018-10-30 JP JP2018203543A patent/JP6973353B2/ja active Active
-
2019
- 2019-10-16 US US17/284,240 patent/US11323084B2/en active Active
- 2019-10-16 WO PCT/JP2019/040628 patent/WO2020090466A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US11323084B2 (en) | 2022-05-03 |
US20210359655A1 (en) | 2021-11-18 |
JP2020072321A (ja) | 2020-05-07 |
WO2020090466A1 (ja) | 2020-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
JP4032720B2 (ja) | 自動利得制御回路 | |
JP7115065B2 (ja) | トランスインピーダンスアンプ | |
KR20100067639A (ko) | 차동 전력 증폭기용 적응형 바이어스 회로 및 이를 포함하는 전력 증폭 시스템 | |
US20070212081A1 (en) | Optical signal receiving circuit and optical signal receiving apparatus | |
JP5459424B2 (ja) | 光受信回路用信号増幅器 | |
US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
US7319220B2 (en) | Trans-impedance amplifier with offset current | |
CN209787128U (zh) | 一种跨阻放大器和跨阻放大器电路 | |
JP6973353B2 (ja) | 線形増幅器 | |
US11362629B2 (en) | Transimpedance amplifier circuit | |
US6472908B1 (en) | Differential output driver circuit and method for same | |
JP6706105B2 (ja) | トランスインピーダンスアンプおよび光信号受信装置 | |
EP3672075B1 (en) | Gain-control stage for a variable gain amplifier | |
CN109428555B (zh) | 自举式应用布置及在单位增益跟随器中的应用 | |
JP2012028859A (ja) | 利得可変差動増幅回路 | |
US11394352B2 (en) | Transimpedance amplifier circuit | |
US10116269B1 (en) | Differential amplifier with extended bandwidth and THD reduction | |
JP2016220052A (ja) | 増幅回路 | |
JP3271163B2 (ja) | 広帯域増幅回路 | |
JP2016225777A (ja) | 振幅検出回路 | |
Self | Discrete transistor circuitry | |
JP2000223977A (ja) | 自動利得制御のための集積回路 | |
KR20000004276A (ko) | 자동이득 조절회로 | |
JPH07122948A (ja) | 差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6973353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |